CN104465761B - 超级结半导体装置及其制造方法 - Google Patents

超级结半导体装置及其制造方法 Download PDF

Info

Publication number
CN104465761B
CN104465761B CN201410244550.8A CN201410244550A CN104465761B CN 104465761 B CN104465761 B CN 104465761B CN 201410244550 A CN201410244550 A CN 201410244550A CN 104465761 B CN104465761 B CN 104465761B
Authority
CN
China
Prior art keywords
region
area
type
semiconductor device
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410244550.8A
Other languages
English (en)
Other versions
CN104465761A (zh
Inventor
全珖延
崔彰容
禹赫
赵文秀
权纯琢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of CN104465761A publication Critical patent/CN104465761A/zh
Application granted granted Critical
Publication of CN104465761B publication Critical patent/CN104465761B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Composite Materials (AREA)
  • Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供一种超级结半导体装置和一种制造该超级结半导体装置的方法。超级结半导体装置包括：n型半导体区域，设置在基底中；两个或更多个p型半导体区域，沿与基底的表面平行的方向交替地设置成邻近于n型半导体区域；p型主体区，设置在p型半导体区中的至少一个上；以及源区，设置在p型主体区中，n型离子注入区沿着n型半导体区域的下端和p型半导体区域的下端形成。

Description

超级结半导体装置及其制造方法
本申请要求于2013年9月17日在韩国知识产权局提交的第10-2013-0111887号韩国专利申请的权益，出于所有目的，该韩国专利申请的全部公开通过引用包含于此。
技术领域
下面的描述涉及一种半导体装置和一种用于制造该半导体装置的方法，例如，涉及一种具有超级结结构的半导体装置和一种用于制造该半导体装置的方法。
背景技术
在用于功率转换的功率集成电路(IC)设备中和在功率控制系统中经常使用高电压装置和高功率装置。平面栅金属氧化物半导体场效应晶体管(MOSFET)广泛地用作这样的高电压装置。
然而，在平面栅MOSFET中，为了维持电场在其外延区中的分布，需要在外延区中维持特定的最小的厚度，并且外延区需要具有特定的最小掺杂剂浓度。因此，由于电场分布与厚度以及掺杂浓度之间的关系，而难于得到具有小于特定的电阻分量的MOSFET。为了解决这个缺点，提出了超级结结构。
传统的超级结半导体装置包括具有一些与普通的MOSFET的p型阱结构和栅极相似性的组件。然而，在p型主体区的下端处，用于得到超级结特性的p型柱区形成在n型柱区中。结构的差异导致下面的效果。在普通的MOSFET中，当向其漏极施加电压时，耗尽层仅沿着竖直方向延伸。在超级结半导体装置中，当向其漏极施加电压时，耗尽层既沿着竖直方向延伸又沿着水平方向延伸。在这样的装置中，当在两个区域中的电荷的量相同时，由于n型区和p型区被耗尽，因此可以得到高的击穿电压。由于在竖直方向上不存在电荷，因此理论上在竖直方向上连续地产生电场。
然而，传统的具有超级结结构的半导体装置具有的问题是，由于接近漏区的漂移区的电阻比接近源区的漂移区的电阻高，因此在导通时不能得到高的电流密度。
专利文献：美国登记专利第7,345,342号
发明内容
提供本发明内容，从而以简化的形式介绍下面在具体实施方式中进一步描述的选择的要点。本发明内容并不意图确定要求保护的主题的关键特征或必要特征，也不意图用于帮助确定要求保护的主题的范围。
在一个总体方面中，提供了一种超级结半导体装置，所述超级结半导体装置包括：n型半导体区域，设置在基底中；两个或更多个p型半导体区域，沿与基底的表面平行的方向交替地设置成邻近于n型半导体区域；p型主体区，设置在p型半导体区中的至少一个上；以及源区，设置在p型主体区中，其中，n型离子注入区沿着n型半导体区域的下端和p型半导体区域的下端形成。
超级结半导体装置的总体方面还可以包括电连接到基底的漏电极和设置在p型主体区与源区上的源电极。
n型半导体区域的电荷的净数量与p型半导体区域的电荷的数量可以平衡。
p型半导体区域在竖直方向上的下部区域可以具有在p型半导体区域中最小的p型掺杂浓度。
在竖直方向上，n型半导体区域的下部区域的掺杂浓度可以比n型半导体区域的上部区域的掺杂浓度高。
p型半导体区域可以包括设置在下端处的第一区域和设置在上端处的第二区域，第一区域和第二区域可以具有不同的宽度。
位于下端的第一区域的宽度可以比位于上端的第二区域的宽度小。
在p型半导体区域的具有较小的宽度的下端的上方，p型半导体区域的掺杂浓度可以是恒定的。
在另一总体方面中，提供了一种半导体装置，所述半导体装置包括漏区；n型半导体区域，设置在漏区上方；两个或更多个p型半导体区域，沿与漏区平行的方向与n型半导体区域交替地设置；源区，设置在p型半导体区域上方，其中，邻近于漏区的n型半导体区域的宽度比邻近于源区的n型半导体区域的宽度大，以及邻近于漏区的p型半导体区域的宽度比邻近于源区的p型半导体区域的宽度小。
邻近于漏区的n型半导体区域的掺杂浓度可以比邻近于源区的n型半导体区域的掺杂浓度高，并且每个邻近于漏区的p型半导体区域的掺杂浓度可以比邻近于源区的p型半导体区域的掺杂浓度低。
在另一总体方面中，提供了一种形成超级结半导体装置的方法，所述方法涉及：在基底上方形成第一导电类型的第一外延层；通过利用第二导电类型的掺杂剂对第一外延层的两个或更多个区域掺杂来形成第二导电类型的第一柱区；通过利用第一导电类型的掺杂剂对第一柱区和第一外延层进行掺杂来形成离子注入区；以及在第一外延层和第一柱区上方形成第二外延层和第二柱区。
可以在第二外延层和第二柱区上方形成一个或更多个额外的外延层和额外的柱区，使得第一柱区、第二柱区以及所述一个或更多个额外的柱区对齐，以形成邻近于第一导电类型的柱结构的两个或更多个第二导电类型的柱结构，所述方法的总体方面还可以涉及在所述两个或更多个第二导电类型的柱结构上方形成主体区和源区。
所述方法的总体方面可以进一步涉及在主体区和源区上形成源电极；在所述两个或更多个第二导电类型的柱结构之间形成栅电极；以及在基底下方形成漏电极。
第二导电类型的柱结构的下端的宽度可以比第二导电类型的柱结构的上端的宽度窄。
第二导电类型的柱结构的下端可以对应于执行反向掺杂的结场效应(JFET)离子注入区。
在所述方法的总体方面中，可以不对第二柱区和形成在第二柱区上方的额外的柱区执行反向掺杂。
在形成离子注入区之后，所述两个或更多个第一柱区之间的第一外延层的掺杂浓度可以比所述两个或更多个第一柱区的净掺杂浓度高。
其他特征和方面将通过具体实施方式、附图以及权利要求而清楚。
附图说明
图1示出了超级结半导体装置的示例的剖视图。
图2A示出了根据本公开的超级结半导体装置的示例的剖视图。
图2B示出了超级结半导体装置的另一示例的剖视图。
图2C示出了超级结半导体装置的另一示例的剖视图。
图3A是示出超级结半导体装置的又一示例的视图。在这个示例中，超级结半导体装置是堆叠型半导体装置，并且利用曲线图示出了其杂质浓度分布曲线。
图3B是示出超级结半导体装置的又一示例的视图。在这个示例中，超级结装置是沟槽型半导体装置，并且利用曲线图示出了其杂质浓度分布曲线。
图4示出了超级结半导体装置的又一示例的剖视图及其杂质浓度分布曲线。
图5示出了超级结半导体装置的另一示例的剖视图及其杂质浓度分布曲线。
图6A至图6D示出了用于描述用于制造根据图3A的超级结半导体装置的方法的示例的剖视图。
图7A至图7C示出了用于描述用于制造根据图4的超级结半导体装置的方法的示例的剖视图。
图8A至图8C示出了用于描述用于制造根据图5的超级结半导体装置的方法的示例的剖视图。
在整个附图和具体实施方式中，除非另外描述或假设，否则相同的附图标记将被理解为指示相同的元件、特征和结构。附图可以不是按比例的，为了清楚、说明以及方便起见，可以夸大附图中元件的相对尺寸、比例和描述。
具体实施方式
提供下面详细的描述以有助于读者获得对这里描述的方法、设备和/或系统的全面理解。然而，对于本领域普通技术人员来讲，这里描述的系统、设备和/或方法的各种改变、修改和等同物将是清楚的。描述的工艺步骤和/或操作的进程是示例的，然而，工艺步骤和/或操作的顺序不限于这里阐述的顺序，并且除了必须以一定顺序发生的步骤和/或操作以外，可以如本领域所知地改变。另外，为了增加清楚性和简明性，可以省略对于本领域普通技术人员来说公知的功能和构造的描述。
这里描述的特征可以以不同的形式来实施，并且将不被解释为局限于这里描述的示例。相反，已经提供了这里描述的示例，使得该公开将是彻底的和完全的，并且该公开将向本领域普通技术人员传达本公开的全部范围。
除非另外表明，否则第一层“在”第二层或基底“上”的表述将被理解为覆盖下面两种情况：即，第一层直接接触第二层或基底的情况；一个或更多个其他层设置在第一层和第二层或基底之间的情况。
诸如“在……下方”、“在……之下”、“下面的”、“在……上方”和“上面的”等的空间相对表述可以用于便利地描述一个装置或元件与其他装置或元件之间的关系。空间相对表述可以被理解为包含附图中示出的方向以及装置在使用或操作中的其他方向。另外，装置可以被定向为其他方向，因此，空间相对表述的解释是以方位为基础的。
如这里使用的诸如“第一导电类型”和“第二导电类型”的表述可以指彼此相反的诸如N型或P型的导电类型，这里解释和举例说明的示例包含其的补充示例。
本公开的一方面提供了一种能够通过减少耗尽区的延伸来降低抵抗在漂移区中流动的电流的电阻的超级结半导体装置的示例，其中，耗尽区的延伸发生在接近漏区的漂移区中。
根据依据本公开的超级结半导体装置的示例，在n型材料额外地被注入到p型柱区的下端的情况下，由于耗尽区的尺寸减小，所以可以减小在使装置导通时流动的漏极电流的漏源电阻(漏源导通电阻，Rds/on)，p型柱区的长度或面积被形成为比位于上端处的其他部分的长度或面积小，以进一步减小漏源电阻(Rds/on)。
另外，由于单个单元的n型电荷的数量增多，因此为了使电荷的数量平衡，仅对相应的区域增加了离子剂量总数，从而位于下端处的p型浓度比位于其他部分处的p型浓度高。因此，装置的击穿电压的临界电场形成在p型柱区的下端处。因此，能够得到稳定的击穿波形并且能够根据反向电流显著地增加装置的内压。
然而，本公开包含各种修改和各种实施例。在它们中，现在将结合具体实施例方式和附图来详细描述某些示例。
通常，为了使超级结半导体装置导通，向漏区施加反向电压。通过施加的反向电压而使耗尽层在产生有p/n结的部分中延伸。因此，当漏极电流朝着源极流动时，耗尽层不移动。因此，在本公开中，为了确保大的电流在其中流动的非耗尽区，即使允许耗尽层延伸的区域小或者允许延伸的区域相同，也首先广泛地形成非耗尽区，以使得电流容易流动，从而能够减小漏源电阻(Rds/on)。此外，可以同时采用两种方法，并且可以确定用于使n型电荷的数量与p型电荷的数量平衡的最佳条件，以在有源区中在p型柱的下端处形成临界电场。
图1是根据本公开的超级结半导体装置的示例的剖视图。
参照图1，根据第一示例的超级结半导体装置包括栅电极10、源电极11、源区12、p型主体区13、p型柱区14、n型柱区15、漏区16、漏电极19以及栅极绝缘膜17。
具有超级结结构的半导体装置在具有高掺杂浓度的n型漏区16上包括n型柱区15和p型柱区14。n型柱区15和p型柱区14沿半导体装置的水平方向交替地形成。n型柱区15和p型柱区14是分别均匀地注入有n型掺杂剂和p型掺杂剂的区域。n型柱区15和p型柱区14可以分别被称为n型半导体区域和p型半导体区域。另外，p型柱区14形成在n型外延层(n型漂移层)30中，p型柱区14通过堆叠的p型离子注入区的柱形物形成。n型柱区15是n型外延层30的没有注入有p型离子的区域。n型外延层30的掺杂浓度和n型柱区15的掺杂浓度可以相同。
在一个示例中，通过使得n型柱区15的第二掺杂材料的掺杂浓度与注入到p型柱区14的第一掺杂材料的掺杂浓度相同，使n型柱区和p型柱区之间的电荷的数量(掺杂剂的总量)平衡。第一掺杂材料可以是p型掺杂材料，第二掺杂材料可以是n型掺杂材料。
此外，在这个示例中，p型柱区14的上端和下端在竖直方向上具有相同的掺杂浓度。
而且，在这个示例中，p型主体区13形成在p型柱区14上，第一掺杂材料的源区12选择性地形成在p型主体区13上。p型主体区13与p型柱区14接触以被电连接到p型柱区14。此外，由于p型主体区13电连接到源区12和源电极11，因此p型柱区14具有与源电极的电势相同的电势。栅极绝缘膜17设置在源区12和n型柱区15上。沟道区形成在源区12和n型柱区15之间。栅电极10形成在栅极绝缘膜17上，源电极11接触源区12和p型主体区13。n型柱区15是n型外延层的一部分。
虚线是表示由于p-n结而从p型区延伸到n型区的耗尽区的线。p-n结产生在p型柱区14和n型柱区15之间，虚线表示从两个相邻的p型柱区14延伸到n型柱区15的耗尽区。在这个示例中，p型柱区14的浓度具有不随着深度改变的恒定值。箭头表示耗尽区之间的宽度。例如，沿着两条虚线的两个箭头分别表示区域A和区域B的宽度。由于与区域B相比，区域A具有宽的宽度，因此与区域B相比，区域A中的电流的流动平稳。这是由于B区域的宽度小于A区域的宽度。
因此，n型柱区15的宽度变得越靠近于源电极11越宽，或者变得沿向上方向更宽。这是由于n型柱区15的电阻引起电压降。p型柱区14的电势是源电极11的电势，然而，由于n型柱区15的电势的电压降而产生电势梯度。例如，当在源电极11和漏电极19之间施加10V的电压时，在半导体装置的靠近于漏电极19的部分处产生10V的电场，在中间部分处产生5V的电场。因此，减小的电场使延伸到n型外延层(即，n型柱区15)的耗尽区减小。
当电子从源电极11朝着漏电极19移动时，由于电子穿过具有非常窄的宽度的区域B，因此需要更高的漏极电压。当施加更高的漏极电压时，由于耗尽区从p型柱区14沿水平方向延伸到n型柱区15得多，因此n型柱区15几乎变成耗尽区，从而可能导致夹断(pinch-off)。结果，装置特性可能由该夹断来确定。当引起夹断时，漏极电流饱和，从而电流密度不增大。
同时，参照图2A，当对p型柱区14和n型柱区15的位于漏区16上的下端执行毯覆式(blanket)的n型离子注入时，防止上述夹断，使得能够确保高电流密度。n型掺杂材料被注入到n型柱区15和p型柱区14的下端(第一区域14a)。在下面的描述中，掺杂区被称为结型场效应晶体管离子注入(JFET IMP)区。
n型掺杂浓度在n型柱区15的底部区域中增大，然而，在p型柱区14的底部区域中的p型掺杂浓度通过JFET离子注入的反向掺杂而局部减小。尽管与p型柱区14的上端的初始离子剂量总数相同的初始离子剂量总数被注入到p型柱区14的底部区域，但是通过n型JFET离子注入的反向掺杂来执行补偿，使得下端的净p型掺杂浓度比上端的净掺杂浓度相对低。通过这样做，耗尽区在前述反向偏压状态(截止状态)下从p型柱区14延伸到n型柱区15得少。因此，在导通状态下通过反向偏压，耗尽层难于在下端中延伸。
因此，减少的耗尽层使电流流过的路径变宽，从而能够降低漏源电阻(Rds/on)。此外，可以防止夹断，使得能够确保更高的电流密度。虽然p型离子在n型柱区15的中心中扩散，但是当其更靠近n型柱区15的中心时浓度降低，使得与不执行JFET离子注入的情况相比可以得到更高的n型掺杂浓度。结果，能够进一步降低电阻。
此外，当n型材料被注入到n型柱区15时，由于栅电极和漏电极之间的反向电容值Cgd增大，因此能够呈现不容易受装置的振动或EMI影响的优点。
此外，当n型掺杂材料注入到p型柱区14的下端的第一区域14a时，为了使相同数量的电荷平衡，p型离子剂量总数进一步增加了相同数量的电荷，使得可以增大p型柱区14的p型掺杂浓度。通过这样做，p型柱区14和n型柱区15之间的电荷的数量通过增加p型浓度由JFET离子注入而导致的增加的n型浓度而平衡。然而，可以不执行用于确保p型柱区14的更高的浓度的p型离子注入。可以根据装置特性来确定电荷的数量平衡或电荷的数量不平衡。
可以在不使用特定掩模的情况下对p型柱区执行JFET离子注入，或者可以通过使用特定掩模来仅对n型柱区15执行离子注入。当不使用掩模时，由于工艺的数量减小，因此存在成本减少的优势。因此，优选地，在不利用掩模的情况下执行毯覆式离子注入。
在根据本公开的示例中，可以将n型材料注入到p型柱区14的上端。然而，由于与在p型柱区14的下端处执行JFET离子注入的装置相比击穿电极进一步减，所以在示例中，在p型柱区14的下端执行JFET离子注入。
图2B是示出根据另一示例的超级结半导体装置的示例的视图。
为了减小耗尽区沿水平方向从p型柱区14到n型柱区15的延伸，将位于p型柱区14的下端处的第一区域14a的面积设置成比位于p型柱区14的上端处的第二区域14b的面积小。即，在这个示例中，位于p型柱区14的下端处的第一区域14a的水平长度比位于p型柱区14的上端处的第二区域14b的水平长度短。在一个示例中，p型柱区14的具有较短的水平长度的下端可以具有竖直长度J，竖直长度J为p型柱区14的沿着竖直方向的竖直长度L的大约50％至5％或者至少大约30％至10％。p型柱区14的下端的竖直长度J在10μm以下范围。然而，下端的竖直长度J不限于此。
如上所述，为了防止耗尽层在n型柱区15的靠近漏区的区域中的延伸，位于p型柱区14的底部区域处的第一区域14a需要变窄，而不是对底部区域另外执行JFET离子注入。即，在面积或长度(柱宽度)方面，位于p型柱区14的下端处的第一区域14a可以比上部分或下部分小。
虽然耗尽层如图1中所示出地延伸，但是由于位于p型柱区14的下端处的第一区域14a减小，因此耗尽层被延伸。因此，能够确保与n型柱区15的上端相似的电流流动区域。
另外，由于p型柱区14的上部和中部(即，第二区域14b)具有相同的面积，因此p型柱区的上部和中部具有相同的浓度。然而，当与上部的离子的数量相同的数量的离子被注入到柱区的下部(即，第一区域14a)时，由于第一区域的面积减小，因此在位于p型柱区的下端处的第一区域14a中p型浓度局部降低。因此，为了使p型柱区14和n型柱区15之间的电荷的数量平衡，即，为了使p型柱区和n型柱区具有相同数量的电荷，能够将高浓度p型离子注入到p型柱区14的下部。因此，位于下端处的p型掺杂浓度可以比位于上端处的p型掺杂浓度高。当位于下端处的p型浓度增加时，由于电场增加到与其他部分的电场相同的电场值，因此在p型柱区14的下端处形成装置的击穿电压的临界电场。因此，可以得到稳定的击穿电压，从而显著地增加装置在截止状态下的内压。当电荷的数量不平衡时，击穿电压稍微降低。因此，平衡电荷的数量十分重要。
图2C示出了组合了在图2A中示出的示例和在图2B中示出的示例的特征的又一示例。即，结场效应晶体管离子注入(JFET IMP)区18存在于p型柱区14的下端和n型柱区15的下端处，p型柱区14的底部14a的宽度比p型柱区14的其他部分的宽度窄。通过这样做，由于全部呈现了前述效果，因此能够确保更大量的电流。
如上所述，在本公开中，当向p型柱区14的下端额外地注入n型材料时，可以减小耗尽区的面积。因此，进一步确保在装置导通时漏极电流在其中流动的区域，从而可以减小漏源电阻(Rds/on)。另外，由于p型柱区的下端14a的宽度变窄，因此通过变窄的宽度来减少到n型柱区15的扩散。为此，能够在n型柱区15的电流流动区域中得到更小的漏源电阻(Rds/on)。因此，能够得到高电流密度。
此外，由于在单个单元中n型电荷的数量增加，因此需要使电荷的数量平衡。为此，当仅增加位于下端的p型浓度时，由于位于下端的电场与其他部分的电场相比增大，因此装置的击穿电压的临界电场形成在p型柱区的下端处。结果，与电场在其他部分处增加的装置相比，可以得到稳定的击穿电压。另外，显著地增加装置在截止状态下的内压。
本公开可应用于其中形成有n型柱区15和p型柱区14并同时沉积有外延层30的外延堆叠型半导体装置，或者可应用于其中沟槽被用于形成n型柱区15和p型柱区14的沟槽型半导体装置。
图3A和图3B包括呈现超级结半导体装置的另一示例的剖视图。此外，图3A和图3B包括示出堆叠型半导体装置的示例的视图以及n型和p型杂质浓度分布曲线。
参照图3A，在超级结半导体装置中，对p型柱区14和n型柱区15的下端执行JFET离子注入。当执行JFET离子注入时，与n型柱区15的上端相比，在JFET离子注入区中n型柱区15的n型浓度增加。同时，与位于p型柱区14的上端处的p型掺杂浓度相比，位于p型柱区14的下端处的净掺杂浓度降低。这是因为JFET离子注入掺杂是作为n型杂质的反向掺杂。由于如杂质浓度分布曲线(图3A的(b)部分)中所示，位于上端和下端处的初始p型离子注入浓度相同，因此上端和下端具有相同的掺杂浓度。然而，n型杂质被引入到下端处。因此，如果得到净掺杂浓度分布曲线(未示出)，则位于上端处的净掺杂浓度会按照下降的曲线来起伏。
在图3B中示出的沟槽型超级结半导体装置的示例与外延堆叠型半导体装置相似。因此，为了简洁起见，省略了重复的描述。
另外，在图4中示出的半导体装置中，p型柱区14的最末端区域(第一区域14a)的宽度或横断面积比p型柱区14的上部区域的宽度或横断面积小。因此，参照浓度分布曲线(b)，p型浓度降低，而n型浓度恒定。通过这样做，可以减少耗尽区延伸到n型柱区15。在这个示例中，为了使电荷的数量平衡，可以有意地进一步增加位于最末端区域处的p型浓度。当n型区域和p型区域之间的电荷的数量平衡时，能够防止击穿电压的降低。通过这样做，n型掺杂浓度分布曲线和p型掺杂浓度分布曲线可以具有相同的浓度(未示出)。
图5是示出其中p型柱区14的最末端区域14a的宽度或横断面积减小且同时执行JFET离子注入的半导体装置的示例的视图。n型浓度通过n型JFET离子注入来增加，由于离子注入的面积减小，因此总的来说p型柱区14的p型浓度降低。然而，为了使如上所述的电荷的数量平衡，因此可以进一步增加位于最末端区域处的p型浓度。当进一步增加p型浓度时，需要通过增加的n型浓度来补偿p型浓度。在这个示例中，尽管可以显著增加电场，但是与其中位于其他区域处的电场增加的装置相比，更有利的是增加位于最末端区域处的p型浓度。由于接近n型漏电极的区域的电场高，因此电场被抵消，从而能够确保稳定的击穿电压。
图6A至图6D是示出用于制造根据图3A的超级结半导体装置的方法的示例的剖视图。
参照图6A，用于制造超级结半导体装置的方法涉及在其上形成有漏区16的N+基底上生长n型第一外延层15。在这个示例中，漏区16具有比n型第一外延层大的掺杂浓度。然后，在n型第一外延层中通过利用掩模形成具有p型掺杂剂的第一p型柱区18。当去除掩模时，通过利用诸如砷(As)或磷(P)的n型掺杂剂将离子注入到整个表面，从而形成JFET离子注入区，如图6B中所示。随后，如图6C中所示，生长第二外延层15a，并形成第二p型柱区18a。然后，形成第三柱区、第四柱区和第五柱区18b、18c、15b和15c。随后，为了使n型杂质和p型杂质扩散，可以在高温下执行退火处理。
然后，如图6D中所示形成MOSFET。顺序地形成栅极绝缘膜17和栅电极10，并注入用于形成p型主体区13的离子和用于形成源区的离子。随后，执行退火处理以使p型主体区13的p型掺杂剂和源区12的n型掺杂剂扩散。然后，形成层间绝缘膜20，蚀刻层间绝缘膜的一部分以形成用于连接源区12和p型主体区13的源电极11。
图7A至图7C是示出用于制造超级结半导体装置的方法的另一示例的剖视图。得到的超级结半导体装置可以对应于图4中示出的半导体装置。
参照附图，在图7A至图7C中示出的用于制造根据图4的超级结半导体装置的方法与参照图6A至图6C描述的方法相似。因此，为了简洁，省略了重复的描述。参照图7A，在其上形成有漏区16的高浓度的n型(N+)基底上生长低浓度的n型(n-或n)第一外延层15。然后，通过利用掩模形成具有p型掺杂剂的第一p型柱区18。随后，生长第二外延层15a，并形成p型柱区18a。第二p型柱区18a形成为具有比第一柱区18的最大宽度D或面积大的最大宽度C。然后，形成具有与第二柱区18a的面积或宽度相似的面积或宽度的第三柱区18b、第四柱区18c以及第五柱区18d。随后，可以在高温下执行退火以使n型掺杂剂和p型掺杂剂扩散。图7C的制造工艺与图6C的制造工艺相似，第一柱区18的宽度比第二柱区18a至第五柱区18d的宽度窄。
图8A至图8C是示出用于制造根据图5的超级结半导体装置的方法的另一示例的剖视图。
参照图8A，在n型半导体基底16上生长第一外延层15。然后，通过利用掩模形成具有p型掺杂剂的第一p型柱区18。当利用掩模注入离子时，第一柱区18的面积/大小C需要被限定为使得第一柱区被打开以具有比下面将描述的第二柱区18a的面积/尺寸D小的面积/尺寸。随后，去除用于形成第一p型柱区18的掩模，并将离子注入到具有n型掺杂剂的整个表面上以形成JFET离子注入区。然后，如图8B中所示，生长第二外延层15a，形成第二p型柱区18a。随后，形成第三柱区18b、第四柱区18c和第五柱区18d。然后，可以在高温下执行退火处理以使n型掺杂剂和p型掺杂剂扩散。图8C的制造工艺与图6C的制造工艺或图7C的制造工艺相似。
尽管本公开包括具体的示例，但是本领域普通技术人员将清楚的是，在不脱离权利要求及其等同物的精神和范围的情况下可以在这些示例中做出形式和细节上的各种改变。这里描述的示例将仅以描述性含义被考虑，而不出于限制的目的。在每个实施例中的多个特征或方面的描述将被看作可适用于其他示例中的相似特征或方面。如果以不同的顺序执行描述的技术，和/或如果以不同的方式结合和/或由其他组件和它们的等同物替代或补充描述的系统、结构、装置或电路中的组件，可以获得合适的结果。因此，本公开的范围不被具体实施方式限定，而被权利要求及其等同物限定，并且权利要求及其等同物的范围内的所有变形将被解释为被包括在本公开中。

Claims (17)

1.一种超级结半导体装置，所述超级结半导体装置包括：
n型半导体区域，设置在基底中；
两个或更多个p型半导体区域，沿与基底的表面平行的方向交替地设置成邻近于n型半导体区域；
p型主体区，设置在p型半导体区域中的至少一个上；以及
源区，设置在p型主体区中，
其中，n型离子注入区形成为遍布于n型半导体区域的下部分和p型半导体区域的下部分中。
2.根据权利要求1所述的超级结半导体装置，所述超级结半导体装置还包括：
漏电极，电连接到基底；以及
源电极，设置在p型主体区和源区上。
3.根据权利要求1所述的超级结半导体装置，其中，n型半导体区域的电荷的净数量与p型半导体区域的电荷的数量平衡。
4.根据权利要求1所述的超级结半导体装置，其中，p型半导体区域在竖直方向上的下部区域具有在p型半导体区域中最小的p型掺杂浓度。
5.根据权利要求1所述的超级结半导体装置，其中，在竖直方向上，n型半导体区域的下部区域的掺杂浓度比n型半导体区域的上部区域的掺杂浓度高。
6.根据权利要求1所述的超级结半导体装置，其中，p型半导体区域包括设置在下部分处的第一区域和设置在上部分处的第二区域，第一区域和第二区域具有不同的宽度。
7.根据权利要求6所述的超级结半导体装置，其中，位于下部分的第一区域的宽度比位于上部分的第二区域的宽度小。
8.根据权利要求7所述的超级结半导体装置，其中，在p型半导体区域的具有较小的宽度的下部分的上方，p型半导体区域的掺杂浓度是恒定的。
9.一种半导体装置，所述半导体装置包括：
漏区；
n型半导体区域，设置在漏区上方；
两个或更多个p型半导体区域，沿与漏区平行的方向与n型半导体区域交替地设置；
源区，设置在p型半导体区域上方，
其中，p型半导体区域具有邻近于漏区的第一区域和邻近于源区的第二区域，
其中，第一区域的宽度小于第二区域的宽度，第一区域的竖直长度短于第二区域的竖直长度，
其中，邻近于漏区的n型半导体区域的掺杂浓度比邻近于源区的n型半导体区域的掺杂浓度高。
10.根据权利要求9所述的半导体装置，其中，每个邻近于漏区的p型半导体区域的掺杂浓度比邻近于源区的p型半导体区域的掺杂浓度低。
11.一种形成超级结半导体装置的方法，所述方法包括：
在基底上方形成第一导电类型的第一外延层；
通过利用第二导电类型的掺杂剂对第一外延层的两个或更多个区域掺杂来形成第二导电类型的第一柱区；
通过利用第一导电类型的掺杂剂对第一柱区和第一外延层进行掺杂来形成离子注入区；以及
分别在第一外延层和第一柱区上方形成第一导电类型的第二外延层和第二导电类型的第二柱区，使得第一外延层和第二外延层形成第一导电类型的柱结构，并且使得第一柱区和第二柱区形成邻近于第一导电类型的柱结构的两个或更多个第二导电类型的柱结构。
12.根据权利要求11所述的方法，其中，第一导电类型的柱结构还包括形成在第二外延层上方且与第二外延层对齐的一个或更多个额外的外延层，所述两个或更多个第二导电类型的柱结构还包括形成在第二柱区上方且与第二柱区对齐的一个或更多个额外的柱区，
所述方法还包括在所述两个或更多个第二导电类型的柱结构上方形成主体区和源区。
13.根据权利要求12所述的方法，所述方法还包括：
在主体区和源区上形成源电极；
在所述两个或更多个第二导电类型的柱结构之间形成栅电极；以及
在基底下方形成漏电极。
14.根据权利要求12所述的方法，其中，第二导电类型的柱结构的下部分的宽度比第二导电类型的柱结构的上部分的宽度窄。
15.根据权利要求14所述的方法，其中，第二导电类型的柱结构的下部分对应于执行反向掺杂的结场效应离子注入区。
16.根据权利要求14所述的方法，其中，不对第二柱区和形成在第二柱区上方的额外的柱区执行反向掺杂。
17.根据权利要求11所述的方法，其中，在形成离子注入区之后，所述两个或更多个第一柱区之间的第一外延层的掺杂浓度比所述两个或更多个第一柱区的净掺杂浓度高。
CN201410244550.8A 2013-09-17 2014-06-04 超级结半导体装置及其制造方法 Active CN104465761B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130111887A KR101795828B1 (ko) 2013-09-17 2013-09-17 초접합 반도체 소자 및 제조 방법
KR10-2013-0111887 2013-09-17

Publications (2)

Publication Number Publication Date
CN104465761A CN104465761A (zh) 2015-03-25
CN104465761B true CN104465761B (zh) 2019-05-03

Family

ID=52580092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410244550.8A Active CN104465761B (zh) 2013-09-17 2014-06-04 超级结半导体装置及其制造方法

Country Status (5)

Country Link
US (2) US9190469B2 (zh)
KR (1) KR101795828B1 (zh)
CN (1) CN104465761B (zh)
DE (1) DE102014112810B4 (zh)
TW (1) TWI602300B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570542B2 (en) 2014-04-01 2017-02-14 Infineon Technologies Ag Semiconductor device including a vertical edge termination structure and method of manufacturing
CN104241376B (zh) 2014-09-01 2017-12-05 矽力杰半导体技术(杭州)有限公司 超结结构及其制备方法和半导体器件
US10784372B2 (en) * 2015-04-03 2020-09-22 Magnachip Semiconductor, Ltd. Semiconductor device with high voltage field effect transistor and junction field effect transistor
KR101975630B1 (ko) * 2015-04-03 2019-08-29 매그나칩 반도체 유한회사 접합 트랜지스터와 고전압 트랜지스터 구조를 포함한 반도체 소자 및 그 제조 방법
CN107408574B (zh) * 2015-04-30 2021-03-30 苏州东微半导体股份有限公司 一种半导体超级结功率器件及其制造方法
CN107123674A (zh) * 2016-02-25 2017-09-01 苏州东微半导体有限公司 一种半导体超结功率器件
US10516050B2 (en) * 2016-07-29 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming stressor, semiconductor device having stressor, and method for forming the same
DE102016114229B3 (de) 2016-08-01 2017-12-07 Infineon Technologies Austria Ag Transistorbauelement mit einer zwei schichten umfassenden feldelektrodeund sein herstellverfahren
CN106847880B (zh) 2017-01-23 2019-11-26 矽力杰半导体技术(杭州)有限公司 一种半导体器件及其制备方法
CN107871787B (zh) 2017-10-11 2021-10-12 矽力杰半导体技术(杭州)有限公司 一种制造沟槽mosfet的方法
US11031478B2 (en) * 2018-01-23 2021-06-08 Infineon Technologies Austria Ag Semiconductor device having body contacts with dielectric spacers and corresponding methods of manufacture
CN111989778B (zh) * 2018-04-20 2024-02-13 艾鲍尔半导体 小间距超结mosfet结构和方法
CN110047759A (zh) 2019-04-28 2019-07-23 矽力杰半导体技术(杭州)有限公司 沟槽型mosfet器件制造方法
CN111969041B (zh) * 2020-08-26 2022-03-29 电子科技大学 一种超结vdmos
CN115513275A (zh) * 2021-06-07 2022-12-23 华润微电子（重庆）有限公司 超结mosfet器件
CN113540210A (zh) * 2021-06-18 2021-10-22 西安电子科技大学 一种新的超级结器件及其制备方法
US20240047516A1 (en) * 2022-08-03 2024-02-08 Lawrence Livermore National Security, Llc Superjunction devices formed by field assisted diffusion of dopants

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102760770A (zh) * 2012-06-11 2012-10-31 电子科技大学 一种抗单粒子辐照的超结vdmos器件
CN102844867A (zh) * 2011-02-11 2012-12-26 株式会社电装 碳化硅半导体器件及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283535A (ja) 1996-04-18 1997-10-31 Toyota Motor Corp 半導体装置の製造方法
JPH1074939A (ja) 1996-08-30 1998-03-17 Matsushita Electric Works Ltd パワーｍｏｓｆｅｔ
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
DE69833743T2 (de) 1998-12-09 2006-11-09 Stmicroelectronics S.R.L., Agrate Brianza Herstellungmethode einer integrierte Randstruktur für Hochspannung-Halbleiteranordnungen
JP4240752B2 (ja) * 2000-05-01 2009-03-18 富士電機デバイステクノロジー株式会社 半導体装置
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US20030073289A1 (en) 2001-10-11 2003-04-17 Koninklijke Philips Electronics N.V. Trench-gate semiconductor devices and their manufacture
DE10245049B4 (de) 2002-09-26 2007-07-05 Infineon Technologies Ag Kompensationshalbleiterbauelement
JP2007036213A (ja) * 2005-06-20 2007-02-08 Toshiba Corp 半導体素子
US7462909B2 (en) * 2005-06-20 2008-12-09 Kabushiki Kaisha Toshiba Semiconductor device and method of fabricating the same
DE102006002065B4 (de) * 2006-01-16 2007-11-29 Infineon Technologies Austria Ag Kompensationsbauelement mit reduziertem und einstellbarem Einschaltwiderstand
DE102006061994B4 (de) 2006-12-21 2011-05-05 Infineon Technologies Austria Ag Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben
JP4564509B2 (ja) * 2007-04-05 2010-10-20 株式会社東芝 電力用半導体素子
CN101868856B (zh) * 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
JP4530036B2 (ja) * 2007-12-17 2010-08-25 株式会社デンソー 半導体装置
JP2009272397A (ja) 2008-05-02 2009-11-19 Toshiba Corp 半導体装置
KR101342536B1 (ko) 2012-04-02 2013-12-17 (주)대영오앤이 연료전지용 기액분리장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102844867A (zh) * 2011-02-11 2012-12-26 株式会社电装 碳化硅半导体器件及其制造方法
CN102760770A (zh) * 2012-06-11 2012-10-31 电子科技大学 一种抗单粒子辐照的超结vdmos器件

Also Published As

Publication number Publication date
DE102014112810A1 (de) 2015-03-19
US9190469B2 (en) 2015-11-17
KR101795828B1 (ko) 2017-11-10
TW201513355A (zh) 2015-04-01
KR20150032425A (ko) 2015-03-26
TWI602300B (zh) 2017-10-11
CN104465761A (zh) 2015-03-25
US9496335B2 (en) 2016-11-15
US20150076600A1 (en) 2015-03-19
US20160035825A1 (en) 2016-02-04
DE102014112810B4 (de) 2019-09-19

Similar Documents

Publication Publication Date Title
CN104465761B (zh) 超级结半导体装置及其制造方法
JP7215898B2 (ja) ワイドバンドギャップ半導体デバイスおよびワイドバンドギャップ半導体デバイスの形成方法
CN104752511B (zh) 场效应半导体器件及其制造
US9048250B2 (en) Method of manufacturing a super-junction semiconductor device
CN107482061B (zh) 超结器件及其制造方法
US10256325B2 (en) Radiation-hardened power semiconductor devices and methods of forming them
US9166005B2 (en) Semiconductor device with charge compensation structure
US7227226B2 (en) Semiconductor device with buried-oxide film
CN106463503A (zh) 半导体装置
CN103531611B (zh) 包括存储区和边缘区的超结半导体器件
US20080237774A1 (en) Semiconductor device
US20080150073A1 (en) Integrated circuit including a charge compensation component
CN105280688B (zh) 超级结半导体器件
US8273622B2 (en) Semiconductor with a dynamic gate-drain capacitance
DE102014110006A1 (de) Ladungskompensations-Halbleitervorrichtungen
CN105870162A (zh) 基于SiC的超结半导体器件
CN109980017A (zh) 一种新型sgt超级结mosfet结构
CN105006489B (zh) 半导体二极管
CN108110057B (zh) 超结金属氧化物场效应晶体管
JP2020064910A (ja) スイッチング素子
CN108574012A (zh) 超结vdmos器件及其制备方法
US8901651B2 (en) Power semiconductor device
US20170352725A1 (en) Power semiconductor device and method of fabricating the same
CN109698228A (zh) 一种超级结器件及制造方法
CN110212017B (zh) 一种具有阻性场板的超结带槽横向耐压区

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant