CN115513275A - 超结mosfet器件 - Google Patents
超结mosfet器件 Download PDFInfo
- Publication number
- CN115513275A CN115513275A CN202110631921.8A CN202110631921A CN115513275A CN 115513275 A CN115513275 A CN 115513275A CN 202110631921 A CN202110631921 A CN 202110631921A CN 115513275 A CN115513275 A CN 115513275A
- Authority
- CN
- China
- Prior art keywords
- conductivity type
- super
- mosfet device
- type
- conductive type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 210000000746 body region Anatomy 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000005019 vapor deposition process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种超结MOSFET器件，包括：第一导电类型的衬底；第一导电类型的缓冲层，位于衬底上；超结结构，位于缓冲层上，超结结构包括沿横向依次交替间隔分布的多个第一导电类型柱和第二导电类型柱，第二导电类型不同于第一导电类型；其中，若干第二导电类型柱局部和/或整体发生偏移，以使第一导电类型柱具有2个以上不同的横向尺寸；第二导电类型的体区，位于第二导电类型柱的上方；源极结构，位于体区内，源极结构包括相互接触的第一导电类型的源区和第二导电类型的欧姆接触区；栅极结构，与第一导电类型柱及源极结构相接触。本发明经改善的结构设计，可使得其电容下降斜率更缓，由此可以有效缓解器件在应用时的电磁干扰等问题。
Description
技术领域
本发明涉及半导体器件领域，特别是涉及一种超结MOSFET器件。
背景技术
超结MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)是基于电荷平衡理论提出的一种MOSFET器件，与传统的MOSFET器件相比，其在轻掺杂漂移区内引入P柱，形成了N柱与P柱交替的结构。在耐压状态下，P柱与N柱相互耗尽，因此漂移区近似于本征区，此时漂移区电场从传统MOSFET器件的三角形分布优化为近似梯形分布，提高了器件的击穿电压；由于超结MOSFET器件的P柱能够对N柱进行横向耗尽，因此N柱的掺杂浓度可以提高，在相同的BV下，超结MOSFET器件的Ron∝BV1.32，打破了硅极限，实现了更低的导通电阻。
在现有的超结MOSFET器件中，N柱的宽度是一定的，因此在各个元胞中P柱对N柱的耗尽速度相同，并且与平面MOSFET器件相比，P柱对N柱的耗尽速度很快，使得所以其结电容比平面MOSFET器件小很多，造成超结MOSFET器件的开关速度很快。虽然快的开关速度可以减小开关损耗，但是过快的开关速度在实际应用中会引起电磁干扰(EMI)的问题，限制了超结MOSFET器件的应用。因此，如何通过工艺和器件结构改善超结MOSFET器件的EMI成为亟待解决的问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种新的超结MOSFET器件，用于解决现有技术中的超结MOSFET器件中的N柱的宽度固定，因此在各个元胞中P柱对N柱的耗尽速度相同，导致开关速度很快，容易引起电磁干扰(EMI)等问题。
为实现上述目的及其他相关目的，本发明提供一种超结MOSFET器件，所述超结MOSFET器件包括：
第一导电类型的衬底；
第一导电类型的缓冲层，位于所述衬底上；
超结结构，位于所述缓冲层上，所述超结结构包括沿横向依次交替间隔分布的多个第一导电类型柱和第二导电类型柱，第二导电类型不同于第一导电类型；其中，若干所述第二导电类型柱局部和/或整体发生偏移，以使第一导电类型柱具有2个以上不同的横向尺寸；
第二导电类型的体区，位于所述第二导电类型柱的上方；
源极结构，位于所述体区内，所述源极结构包括相互接触的第一导电类型的源区和第二导电类型的欧姆接触区；
栅极结构，与所述第一导电类型柱及所述源极结构相接触。
在一可选方案中，若干所述第二导电类型柱的下部分沿同一方向进行不同距离的位移。
在另一可选方案中，若干所述第二导电类型柱的下部分沿同一方向进行相同距离的位移。
在另一可选方案中，若干所述第二导电类型柱的上部分沿同一方向进行不同距离的位移。
在另一可选方案中，若干所述第二导电类型柱的上部分沿同一方向进行相同距离的位移。
在又以可选方案中，若干所述第二导电类型柱整体沿同一方向进行不同距离的位移。
在又一可选方案中，若干所述第二导电类型柱整体沿同一方向进行相同距离的位移。
作为示例，所述栅极结构包括平面栅和沟槽栅的任意一种。
作为示例，所述超结结构通过沟槽工艺或多次外延工艺形成。
作为示例，所述衬底包括硅、锗、锗硅、绝缘体上硅和碳化硅衬底中的任意一种或多种的结合。
可选地，第二导电类型柱的偏移距离不超过一个元胞的距离，以使各元胞内保持电荷平衡状态。
作为示例，所述第一导电类型为N型，第二导电类型为P型。
作为示例所述超结MOSFET器件还包括源极金属层和漏极金属层，所述源极金属层与所述源极结构相接触，且延伸到所述栅极结构上方，所述漏极金属层位于所述衬底背离所述缓冲层的表面。
作为示例，所述体区、源极结构以及栅极结构随所述第二导电类型柱进行同方向且同距离的移动。
如上所述，本发明的超结MOSFET器件，具有以下有益效果：本发明经改善的结构设计，使若干第二导电类型柱局部和/或整体发生偏移而使得第一导电类型柱具有2个以上不同的横向尺寸，第二导电类型柱之间的间距不同使得其横向耗尽速度不同，宽间距的耗尽速度更慢，使得其电容下降斜率更缓，可以减小开关时电压的剧烈变化，由此可以有效缓解器件在应用时的电磁干扰等问题。
附图说明
图1-6显示为本发明提供的超结MOSFET器件于不同示例中的截面结构示意图。
图7显示为本发明的超结MOSFET器件与传统超结MOSFET器件仿真的电容曲线对比图。
元件标号说明
1 源极金属层
2 栅极介质层
3 栅极导电层
4 栅氧化层
5 欧姆接触区
6 源区
7 体区
8a-8g N柱
9a-9f P柱
10 缓冲层
11 衬底
12 漏极金属层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。如在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。为使图示尽量简洁，各附图中并未对所有的结构全部标示。
现有的超结MOSFET器件中，N柱的宽度是一定的，因此在各个元胞中P柱对N柱的耗尽速度相同，并且与平面MOSFET器件相比，P柱对N柱的耗尽速度很快，使得所以其结电容比平面MOSFET器件小很多，造成超结MOSFET器件的开关速度很快，过快的开关速度在实际应用中会引起电磁干扰(EMI)的问题。对此，本发明提出了一种改善方案。
具体地，如图1至6所示，本发明提供一种超结MOSFET器件，所述超结MOSFET器件包括：
第一导电类型的衬底11；
第一导电类型的缓冲层10，位于所述衬底11上；
超结结构，位于所述缓冲层10上，所述超结结构包括沿横向依次交替间隔分布的多个第一导电类型柱和第二导电类型柱，第二导电类型不同于第一导电类型；其中，若干(包括单个或2个及以上)所述第二导电类型柱局部和/或整体发生偏移，以使第一导电类型柱具有2个以上不同的横向尺寸，比如通过单个或2个及以上第二导电类型柱发生局部偏移而使同一第一导电类型柱具有多个不同的横向尺寸，和/或2个及以上第二导电类型柱发生整体偏移(但当所述第二导电类型柱均发生整体偏移时，偏移的距离不完全相同或完全不同)，以使得多个不同的第一导电类型柱的横向尺寸不同；
第二导电类型的体区7，位于所述第二导电类型柱的上方；
源极结构，位于所述体区7内，所述源极结构包括相互接触的第一导电类型的源区6和第二导电类型的欧姆接触区5；
栅极结构，与所述第一导电类型柱及所述源极结构相接触。
本发明经改善的结构设计，使若干第二导电类型柱局部和/或整体发生偏移而使得第一导电类型柱具有2个以上不同的横向尺寸，第二导电类型柱之间的间距不同使得其横向耗尽速度不同，宽间距的耗尽速度更慢，使得其电容下降斜率更缓，可以减小开关时电压的剧烈变化，由此可以有效缓解器件在应用时的电磁干扰等问题。
本实施例中，作为示例，所述第一导电类型为N型，第二导电类型为P型，因而第一导电类型柱为N柱而第二导电类型柱为P柱。相依地，体区7为轻掺杂的P区，源区6为重掺杂的N区，欧姆接触区5为重掺杂的P区。当然，在其他示例中，也可以是第一导电类型为P型而第二导电类型为N型，但本说明书中将重点以第一导电类型柱为N柱而第二导电类型柱为P柱的情况进行详细说明。所述超结结构可通过沟槽工艺形成，比如先于缓冲层10上形成第一N型掺杂层，然后对该第一N型掺杂层进行光刻刻蚀以形成多个间隔分布的沟槽，之后采用气相沉积工艺于对应的沟槽内填充P型材料以形成N柱和P柱的下部分，之后于第一N型掺杂层上形成第二N型掺杂层，再经光刻刻蚀以及气相沉积工艺形成N柱和P柱的上部分以形成所述超结结构。当然，在其他示例中，所述超结结构也可以经多次外延工艺形成，对此不做详细展开。
作为示例，所述衬底11包括但不限于硅、锗、锗硅、绝缘体上硅和碳化硅等半导体衬底11中的任意一种或多种的结合。所述缓冲层10可通过离子注入工艺和/或气相沉积工艺形成于所述衬底11上，形成缓冲层10有助于避免所述超结结构中的离子扩散至所述衬底11中，有助于确保器件的抗击穿性能。
作为示例，所述栅极结构包括平面栅和沟槽栅的任意一种。比如本说明书附图中均以平面栅为例，该平面栅位于所述第一导电类型柱的上方，并延伸到所述体区7和所述源区6上方。该平面栅自下而上包括栅氧化层4、栅极导电层3及栅介质层2，所述栅氧化层4包括但不限于氧化硅，可通过热氧化工艺形成；所述栅极导电层3包括但不限于多晶硅层，所述栅介质层2包括但不限于氮化硅层，形成栅极导电层3和栅介质层2的工艺包括但不限于气相沉积工艺。当所述栅极结构为沟槽栅时，栅氧化层和栅极导电层可形成于位于第一导电类型柱内的沟槽内并显露于第一导电类型柱的表面，且与源区6和体区7相接触，而栅极介质层位于栅氧化层和栅极导电层的表面。
所述超结MOSFET器件还包括源极金属层1和漏极金属层12，在一示例中，所述源极金属层1位于所述欧姆接触区5和源区6表面，并与所述欧姆接触区5相接触，且延伸到所述栅极结构上方(即覆盖所述栅极结构)，所述漏极金属层12位于所述衬底11背离所述缓冲层10的表面，所述源极金属层1包括但不限于铝层，所述漏极金属层12包括但不限于钛层、镍层和银层中的一种或多种。当然，在其他示例中，所述源极金属层1和漏极金属层12的设置还可以有其他方式，对此不做严格限制。所述超结MOSFET器件还可以进一步包括与所述源极金属层和漏极金属层电连接的引出电极。
作为示例，所述第二导电类型柱的偏移距离不超过一个元胞的距离，以使各元胞内保持电荷平衡状态；其中，元胞是指器件有源区的最小重复单元。
下面结合附图对本发明做进一步说明。
如图1所示，本示例中的超结MOSFET器件的超结结构包含交替排列的N柱(8a,8b,8c,8d,8e,8f，8g)和P柱(9a,9b,9c,9d,9e,9f)，若干所述第二导电类型柱(比如2个或2个以上P柱)的下部分沿同一方向进行不同距离的位移(当仅单个第二导电类型柱的下部分发生位移时，可以认为其他第二导电类型柱的下部分的位移为零)。参考图1可以看到，左边的半元胞里，P柱9a，9b，9c的下部分以元胞(超结结构)中心为基准，均往右位移了W2、W3和W4的距离，其中，W2、W3和W4完全不同或不完全相同。
在另一示例中，若干所述第二导电类型柱(比如2个或2个以上P柱)的下部分沿同一方向进行相同距离的位移。比如如图2所示，左边的半元胞里，P柱9a，9b，9c的下部分均往右位移了W5的距离。
在又一示例中，若干所述第二导电类型柱(比如单个或2个或2个以上P柱)的上部分沿同一方向进行不同距离的位移。参考图3可以看到，左边的半元胞里，P柱9a，9b，9c的上部分分别往左位移了W6、W7、W8的距离，其中，W6、W7、W8完全不同或不完全相同。
在又一示例中，若干所述第二导电类型柱(比如2个或2个以上P柱)的上部分沿同一方向进行相同距离的位移，比如如图4所示，左边的半元胞里，P柱9a，9b，9c的上部分均往左位移了W9的距离。
在又一示例中，若干(比如单个或2个或2个以上P柱)所述第二导电类型柱整体沿同一方向进行不同距离的位移，比如如图5所示，P柱9b，9c整体均往右位移了W10和W11的距离，W10和W11不同。
在又一示例中，若干所述第二导电类型柱(比如单个或2个或2个以上P柱，但非全部)整体沿同一方向进行相同距离的位移。如图6所示，此实施例中，P柱9a，9b，9c整体均往右位移了W12的距离。
在其他示例中，所述体区7、源极结构以及栅极结构可随所述第二导电类型柱进行同方向且同距离的移动，更确切地说是随所述第二导电类型柱的上部分进行同方向且同距离的移动以确保各结构之间的连接关系不变。
需要特别说明的是，所述“上部分”和“下部分”可以第二导电类型柱的高度的中间点为界将第二导电类型柱分为上下两部分，但并不以此为限，可以在其他高度将第二导电类型柱分为两部分。在其他示例中，还可以把单个第二导电类型柱分为上中下三个部分，或分为4个及以上的部分，各部分可进行相同或不同距离的位移，以使第一导电类型柱具有多个不同的横向尺寸，对此不做严格限制。但从工艺的角度考虑，优选将第二导电类型柱分为上下两部分进行局部偏移，或对若干第二导电类型柱进行整体偏移。
发明人对传统的具有单一宽度的N柱的超结MOSFET器件和本发明的超结MOSFET器件的性能进行了验证比较，图7为本申请的超结MOSFET器件与传统超结MOSFET器件仿真的电容曲线对比图。可以看到，本发明的超结MOSFET器件的输出电容曲线和反向传输电容曲线的下降斜率相较于传统超结MOSFET器件有所变缓，这表明本发明的超结MOSFET器件可以缓解器件在应用时的电磁干扰(EMI)问题。
综上所述，本发明提供一种超结MOSFET器件，所述超结MOSFET器件包括：第一导电类型的衬底；第一导电类型的缓冲层，位于所述衬底上；超结结构，位于所述缓冲层上，所述超结结构包括沿横向依次交替间隔分布的多个第一导电类型柱和第二导电类型柱，第二导电类型不同于第一导电类型；其中，若干所述第二导电类型柱局部和/或整体发生偏移，以使第一导电类型柱具有2个以上不同的横向尺寸；第二导电类型的体区，位于所述第二导电类型柱的上方；源极结构，位于所述体区内，所述源极结构包括相互接触的第一导电类型的源区和第二导电类型的欧姆接触区；栅极结构，与所述第一导电类型柱及所述源极结构相接触。本发明经改善的结构设计，使若干第二导电类型柱局部和/或整体发生偏移而使得第一导电类型柱具有2个以上不同的横向尺寸，第二导电类型柱之间的间距不同使得其横向耗尽速度不同，宽间距的耗尽速度更慢，使得其电容下降斜率更缓，可以减小开关时电压的剧烈变化，由此可以有效缓解器件在应用时的电磁干扰等问题。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (10)
1.一种超结MOSFET器件，其特征在于，所述超结MOSFET器件包括：
第一导电类型的衬底；
第一导电类型的缓冲层，位于所述衬底上；
超结结构，位于所述缓冲层上，所述超结结构包括沿横向依次交替间隔分布的多个第一导电类型柱和第二导电类型柱，第二导电类型不同于第一导电类型；其中，若干所述第二导电类型柱局部和/或整体发生偏移，以使第一导电类型柱具有2个以上不同的横向尺寸；
第二导电类型的体区，位于所述第二导电类型柱的上方；
源极结构，位于所述体区内，所述源极结构包括相互接触的第一导电类型的源区和第二导电类型的欧姆接触区；
栅极结构，与所述第一导电类型柱及所述源极结构相接触。
2.根据权利要求1所述的超结MOSFET器件，其特征在于，若干所述第二导电类型柱的下部分沿同一方向进行相同或不同距离的位移。
3.根据权利要求1所述的超结MOSFET器件，其特征在于，若干所述第二导电类型柱的上部分沿同一方向进行相同或不同距离的位移。
4.根据权利要求1所述的超结MOSFET器件，其特征在于，若干所述第二导电类型柱整体沿同一方向进行相同或不同距离的位移。
5.根据权利要求1所述的超结MOSFET器件，其特征在于，所述栅极结构包括平面栅和沟槽栅的任意一种，所述衬底包括硅、锗、锗硅、绝缘体上硅和碳化硅衬底中的任意一种或多种的结合。
6.根据权利要求1所述的超结MOSFET器件，其特征在于，所述超结结构通过沟槽工艺或多次外延工艺形成。
7.根据权利要求1所述的超结MOSFET器件，其特征在于，所述第一导电类型为N型，第二导电类型为P型。
8.根据权利要求1所述的超结MOSFET器件，其特征在于，第二导电类型柱的偏移距离不超过一个元胞的距离，以使各元胞内保持电荷平衡状态。
9.根据权利要求1所述的超结MOSFET器件，其特征在于，所述超结MOSFET器件还包括源极金属层和漏极金属层，所述源极金属层与所述源极结构相接触，且延伸到所述栅极结构上方，所述漏极金属层位于所述衬底背离所述缓冲层的表面。
10.根据权利要求1-9任一项所述的超结MOSFET器件，其特征在于，所述体区、源极结构以及栅极结构随所述第二导电类型柱进行同方向且同距离的移动。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110631921.8A CN115513275A (zh) | 2021-06-07 | 2021-06-07 | 超结mosfet器件 |
| EP22819134.2A EP4273933A1 (en) | 2021-06-07 | 2022-03-16 | Super junction mosfet device |
| PCT/CN2022/081143 WO2022257529A1 (zh) | 2021-06-07 | 2022-03-16 | 超结mosfet器件 |
| KR1020237026510A KR20230125837A (ko) | 2021-06-07 | 2022-03-16 | 초접합 mosfet 소자 |
| US18/275,614 US20240038837A1 (en) | 2021-06-07 | 2022-03-16 | Super junction mosfet device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110631921.8A CN115513275A (zh) | 2021-06-07 | 2021-06-07 | 超结mosfet器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115513275A true CN115513275A (zh) | 2022-12-23 |
Family
ID=84425734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110631921.8A Pending CN115513275A (zh) | 2021-06-07 | 2021-06-07 | 超结mosfet器件 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20240038837A1 (zh) |
| EP (1) | EP4273933A1 (zh) |
| KR (1) | KR20230125837A (zh) |
| CN (1) | CN115513275A (zh) |
| WO (1) | WO2022257529A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117276348B (zh) * | 2023-11-17 | 2024-03-08 | 深圳辰达半导体有限公司 | 一种高耐压超结mosfet及其制作方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080017897A1 (en) * | 2006-01-30 | 2008-01-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
| CN101826554A (zh) * | 2010-05-04 | 2010-09-08 | 无锡新洁能功率半导体有限公司 | 具有超结结构的半导体器件及其制造方法 |
| CN102412260B (zh) * | 2010-09-25 | 2014-07-09 | 上海华虹宏力半导体制造有限公司 | 超级结半导体器件的终端保护结构及制作方法 |
| KR101795828B1 (ko) * | 2013-09-17 | 2017-11-10 | 매그나칩 반도체 유한회사 | 초접합 반도체 소자 및 제조 방법 |
| CN106024859B (zh) * | 2016-05-25 | 2019-06-04 | 电子科技大学 | 一种超结半导体器件终端结构 |
| CN107464837B (zh) * | 2017-08-07 | 2020-07-31 | 电子科技大学 | 一种超结功率器件 |
| JP2019096840A (ja) * | 2017-11-28 | 2019-06-20 | 新電元工業株式会社 | Ｍｏｓｆｅｔ及び電力変換回路 |
| CN112864219A (zh) * | 2019-11-12 | 2021-05-28 | 南通尚阳通集成电路有限公司 | 超结器件及其制造方法 |
| CN111785625A (zh) * | 2020-06-30 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 超级结器件的工艺方法 |
-
2021
- 2021-06-07 CN CN202110631921.8A patent/CN115513275A/zh active Pending
-
2022
- 2022-03-16 WO PCT/CN2022/081143 patent/WO2022257529A1/zh active Application Filing
- 2022-03-16 KR KR1020237026510A patent/KR20230125837A/ko unknown
- 2022-03-16 US US18/275,614 patent/US20240038837A1/en active Pending
- 2022-03-16 EP EP22819134.2A patent/EP4273933A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP4273933A1 (en) | 2023-11-08 |
| US20240038837A1 (en) | 2024-02-01 |
| WO2022257529A1 (zh) | 2022-12-15 |
| KR20230125837A (ko) | 2023-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6849880B1 (en) | Power semiconductor device | |
| US8294235B2 (en) | Edge termination with improved breakdown voltage | |
| US20060060916A1 (en) | Power devices having trench-based source and gate electrodes | |
| US20090166722A1 (en) | High voltage structures and methods for vertical power devices with improved manufacturability | |
| EP1745517A2 (en) | Insulated gate semiconductor device | |
| WO2015141212A1 (ja) | 半導体装置 | |
| CN111081779A (zh) | 一种屏蔽栅沟槽式mosfet及其制造方法 | |
| CN107564965B (zh) | 一种横向双扩散mos器件 | |
| CN114188410A (zh) | 屏蔽栅沟槽型功率mosfet器件 | |
| US6559502B2 (en) | Semiconductor device | |
| CN107546274B (zh) | 一种具有阶梯型沟槽的ldmos器件 | |
| CN115513275A (zh) | 超结mosfet器件 | |
| CN115332338B (zh) | 一种调节动态特性的超结vdmos器件及制备方法 | |
| EP4128362B1 (en) | Power semiconductor device | |
| JP6173987B2 (ja) | 半導体装置 | |
| KR102572223B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
| CN216213475U (zh) | 屏蔽栅沟槽型功率mosfet器件 | |
| US11316021B2 (en) | High density power device with selectively shielded recessed field plate | |
| US9048312B2 (en) | Semiconductor device and method for forming the same | |
| CN107863378B (zh) | 超结mos器件及其制造方法 | |
| US9773902B2 (en) | Trench-gate semiconductor device and method for forming the same | |
| CN210015858U (zh) | 超结器件结构 | |
| CN114512536B (zh) | 超结半导体器件 | |
| KR102627999B1 (ko) | 전력 반도체 소자 제조 방법 | |
| KR20120016268A (ko) | 반도체 장치용 3ｄ 채널 구조물 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |