CN106024859B - 一种超结半导体器件终端结构 - Google Patents
一种超结半导体器件终端结构 Download PDFInfo
- Publication number
- CN106024859B CN106024859B CN201610353060.0A CN201610353060A CN106024859B CN 106024859 B CN106024859 B CN 106024859B CN 201610353060 A CN201610353060 A CN 201610353060A CN 106024859 B CN106024859 B CN 106024859B
- Authority
- CN
- China
- Prior art keywords
- conduction type
- type semiconductor
- drift region
- conductive
- doping area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 84
- 230000001413 cellular effect Effects 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 12
- 238000009413 insulation Methods 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 34
- 230000015556 catabolic process Effects 0.000 abstract description 13
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 8
- 230000003834 intracellular effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001727 in vivo Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于纵向超结半导体器件技术领域，具体的说涉及一种超结半导体器件终端结构。本发明的终端结构，第一种导电类型半导体漂移条宽度可调节，达到从元胞区到边界的一个渐变，使终端电荷能够更好的平衡，从而提高器件耐压；其次本发明的第二种导电类型表面掺杂区一直将第二种导电类型的半导体柱覆盖，并向边界有一段延伸，以保证完全覆盖两种类型半导体漂移区的交界位置，降低表面尖峰电场，第二种导电类型表面掺杂区内第一种导电类型表面掺杂区向下提供正电荷中心，进一步降低器件表面电场，从而降低超结终端表面发生击穿的几率，提高器件的整体耐压。
Description
技术领域
本发明属于功率半导体器件技术领域，具体的说涉及一种超结半导体器件终端结构。
背景技术
超结的提出打破了传统耐压与比导之间2.5次方的硅极限关系，在高耐压同时器件具有更低的比导通电阻。由超结理论，加大漂移区PN条掺杂浓度可有效降低器件的比导通电阻，减小PN条宽度能使PN条之间的耗尽更加完全，从而提高耐压。因此绝大多数超结器件的元胞设计都具有掺杂浓度高，条宽小的特点。而传统超结器件终端都延用与元胞内相同间距相等的PN条作为其终端承受耐压，这种PN条掺杂浓度高，间距小，往往容差很低，加上终端边缘的辅助耗尽很容易由于终端电荷非平衡而发生击穿。而且PN条的浓度大，PN结上的电场斜率较大，电场峰值谷值相差较大，使得击穿时电压很低，很难达到器件元胞设计时所受的耐压值。由于体内优化及最短路径，击穿多发生在终端表面。
发明内容
本发明所要解决的，就是针对上述问题，提出提出一种超结功率器件终端结构，以调节器件边缘的电荷平衡，改善器件边缘的表面电场分布，从而提高器件耐压。
为实现上述目的，本发明采用如下技术方案：
一种超结半导体器件终端结构，包括第一种导电类型半导体衬底1和位于第一种导电类型半导体衬底1上表面的第一种导电类型半导体漂移区11；所述第一种导电类型半导体漂移区11中具有多个第二种导电类型半导体漂移区21，第一种导电类型半导体漂移区11和第二种导电类型半导体漂移区21交替排列设置，形成多个垂直于第一种导电类型半导体衬底1表面的PN结；所述第一种导电类型半导体漂移区11上层一端具有第二种导电类型元胞区延伸阱23，第二种导电类型元胞区延伸阱23下表面与一个第二种导电类型半导体漂移区21的上表面连接；第二种导电类型元胞区延伸阱23的部分上表面具有金属电极41，第一种导电类型半导体漂移区11的上表面和第二种导电类型元胞区延伸阱23的部分上表面具有绝缘层31，金属电极41和绝缘层31连接；其特征在于，相邻的第二种导电类型半导体漂移区21之间的间距，从靠近第二种导电类型元胞区延伸阱23一侧到远离第二种导电类型元胞区延伸阱23一侧逐渐增加；在第二种导电类型半导体漂移区21顶部与绝缘层31之间具有第二种导电类型表面掺杂区22；在第二种导电类型表面掺杂区22顶部与绝缘层31之间具有第一种导电类型表面掺杂区12。
进一步的，所述第一种导电类型表面掺杂区12的一端与第二种导电类型元胞区延伸阱23接触，另一端向远离第二种导电类型元胞区延伸阱23的一侧延伸直至超过最后一个第二种导电类型半导体漂移区21,且第二种导电类型表面掺杂区22在靠近第二种导电类型元胞区延伸阱23的一侧的端面与第一种导电类型表面掺杂区12的端面沿器件垂直方向齐平，另一端向远离第二种导电类型元胞区延伸阱23的一侧延伸直至超过第一种导电类型表面掺杂区12的另一个端面。
进一步的，所述第二种导电类型表面掺杂区22的结深等于第二种导电类型元胞区延伸阱23的结深。
进一步的，所述第一种导电类型表面掺杂区12位于第二种导电类型表面掺杂区22内与绝缘层31相邻，呈断续分布在表面。
本发明的有益效果为，能够有效抑制终端电荷非平衡现象，避免器件由于终端电荷非平衡而发生击穿。同时能够改善器件终端表面电场，提高器件终端击穿电压。本发明简单可行工艺难度较低，能很好地解决终端耐压问题，同时减小终端的尺寸，缩小芯片面积。
附图说明
图1是传统终端结构；
图2是本发明给出的一种表面掺杂超结终端结构示意图；
图3是本发明给出的另一种表面掺杂超结终端结构示意图；
图4和图5是超结延伸整个漂移区的本发明结构；
图6是本发明给出的与元胞内阱接触区同步掺杂表面结构示意图；
图7是本发明对超结平面栅器件的应用；
图8是本发明对超结槽栅器件的应用；
图9是加场板后的本发明结构；
图10是加场限环后的本发明结构；
图11是Medici仿真传统结构与本发明的表面电场比较；图(a)是传统的，图(b)是本发明的；
图12是Medici仿真传统结构与本发明的等势线比较；图(a)是传统的，图(b)是本发明的。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
如图1所示，为传统的超结纵向器件终端结构剖面图，包括第一种导电类型半导体衬底1、第一种导电类型半导体漂移区11、第二种导电类型半导体漂移区21、第二种导电类型元胞区延伸阱23、绝缘层31、金属电极41；其第一种导电类型半导体漂移区11和第二种导电类型半导体漂移区21在第一种导电类型半导体衬底1上，并且相互交替呈周期性排列，共同构成器件漂移区，绝缘层31位于漂移区上方，第二种导电类型元胞区延伸阱23位于绝缘层31和漂移区之间与元胞内第二种导电类型阱相连，金属层41位于第二种导电类型元胞区延伸阱23上方。
如图2所示，为本发明提供的一种超结终端器件结构剖面图，包括第一种导电类型半导体衬底1和位于第一种导电类型半导体衬底1上表面的第一种导电类型半导体漂移区11；所述第一种导电类型半导体漂移区11中具有多个第二种导电类型半导体漂移区21，第一种导电类型半导体漂移区11和第二种导电类型半导体漂移区21交替排列设置，形成多个垂直于第一种导电类型半导体衬底1表面的PN结；所述第一种导电类型半导体漂移区11上层一端具有第二种导电类型元胞区延伸阱23，第二种导电类型元胞区延伸阱23下表面与一个第二种导电类型半导体漂移区21的上表面连接；第二种导电类型元胞区延伸阱23的部分上表面具有金属电极41，第一种导电类型半导体漂移区11的上表面和第二种导电类型元胞区延伸阱23的部分上表面具有绝缘层31，金属电极41和绝缘层31连接；其特征在于，相邻的第二种导电类型半导体漂移区21之间的间距，从靠近第二种导电类型元胞区延伸阱23一侧到远离第二种导电类型元胞区延伸阱23一侧逐渐增加；在第二种导电类型半导体漂移区21顶部与绝缘层31之间具有第二种导电类型表面掺杂区22，第二种导电类型表面掺杂区22与绝缘层31连接；第二种导电类型表面掺杂区22顶部与绝缘层31之间具有第一种导电类型表面掺杂区12。所述第一种导电类型表面掺杂区12的一端与第二种导电类型元胞区延伸阱23接触，另一端向远离第二种导电类型元胞区延伸阱23的一侧延伸直至超过最后一个第二种导电类型半导体漂移区21,且第二种导电类型表面掺杂区22在靠近第二种导电类型元胞区延伸阱23的一侧的端面与第一种导电类型表面掺杂区12的端面沿器件垂直方向齐平，另一端向远离第二种导电类型元胞区延伸阱23的一侧延伸直至超过第一种导电类型表面掺杂区12的另一个端面。
上述方案中，第二种导电类型半导体漂移区21之间的间距从靠近元胞区到终端边界按一定规律变化，以更好的达到终端区域电荷平衡，从而提高器件的终端耐压。传统超结器件终端P条和N条的宽度固定，但在终端区域时往往边界大面积的N型漂移区会对超结区域辅助耗尽，使终端区域难以达到理想状态的电荷平衡。本发明给出的终端第一种导电类型半导体漂移条宽度可调节，达到从元胞区到边界的一个渐变，使终端电荷能够更好的平衡，从而提高器件耐压。其次本发明的第二种导电类型表面掺杂区22一直将第二种导电类型的半导体柱21覆盖，并向边界有一段延伸，以保证完全覆盖两种类型半导体漂移区的交界位置，使表面电场比较均匀，从而降低超结终端表面发生击穿的几率，同时降低两种类型半导体漂移区的交界位置在半导体表面的高电场，其内第一种导电类型表面掺杂区12与第二种导电类型表面掺杂区22相互产生耗尽，从而提供正电荷，产生一个向下的电场，与器件原有向上的电场相抵消，从而进一步降低器件的表面电场，使高电场区域集中在器件内部，提高器件耐压。
图3给出了本发明的一种改进结构，其第一种导电类型表面掺杂区12为断续结构，位于第二种导电类型表面掺杂区22顶部与绝缘层31之间。此结构能够加强第一种导电类型表面掺杂区12和第二种导电类型表面掺杂区22之间的相互耗尽，同时由于表面不连续可以减小表面漏电流。但由于第一种导电类型表面掺杂区12为分段结构会在表面引入附加的PN结横向电场，引起表面电场波动，其波动与原表面电场相叠加形成断续结构表面电场。
图4和图5为本发明提供的一种PN条延伸到衬底超结终端器件结构剖面图。图2和图3中第一种导电类型半导体漂移区11在第一种导电类型半导体衬底1上直接外延形成，而第二种导电类型半导体漂移区21并未与第一种导电类型半导体衬底1接触，其间有第一种导电类型半导体漂移区11隔开，由于第二种导电类型半导体漂移区21与第一种导电类型半导体衬底1之间的第一种导电类型半导体漂移区11的存在，其相当于超结器件底部存在第一种导电类型半导体缓冲层，其缓冲层电场对击穿电压的降低起到了一定的缓冲作用，可以增大第二种导电类型半导体漂移区21的掺杂容差，让工艺更容易实现。此外相同漂移区厚度条件下半超结的刻蚀深度相对较浅，多次外延注入的次数更少，也使得工艺更加容易。而图4和图5第二种导电类型半导体漂移区21直接连接在衬底上，其可通过PN条同时注入掺杂形成，也可通过深槽刻蚀形成，其PN条长度相当，电荷平衡更好控制，可以根据实际应用需求适当选择。
图6为本发明提供的一种与体内第二种导电类型阱同步掺杂终端表面终端结构剖面图，其中所述第二种导电类型元胞区延伸阱23和第二种导电类型表面掺杂区22由同步工艺形成，其共同连成一体。该方案在工艺制作上减少了版次和离子注入次数，工艺更加简单，成本降低，可行度高。但其第二种导电类型表面掺杂区22的浓度随第二种导电类型元胞区延伸阱23浓度的改变而改变，不可调节，此外其结深与第二种导电类型元胞区延伸阱23相同，相对有所增加。因为结深较深，若掺杂浓度较高，则表面无法完全耗尽，会存在较大的表面泄露电流，对器件产生不利影响，若掺杂浓度低，则第二种导电类型表面掺杂区22的边缘与第一种导电类型半导体漂移区11之间会存在较大的电场，易在第二种导电类型表面掺杂区22的边缘发生击穿。该方案虽然在工艺上更加简单，但其在耐压和器件性能上会产生不利影响。
图7和图8给出了本发明对平面栅及槽栅VDMOS的应用实例，表明本发明可用于多种超结器件结构。此外，其第二种导电类型半导体漂移区21的宽度可与元胞内的相等，也可比元胞内第二种导电类型半导体漂移区宽度窄或有所改变，可根据具体应用需求而定。PN条的最小宽度依赖于制造的工艺水平和外延层的刻蚀深度，终端区域条宽越窄，相同掺杂浓度下其电场峰值也就越低，相同条数下其终端面积更小，其调节的灵活性也越高。终端第二种导电类型半导体漂移区21的浓度也可以比元胞内第二种导电类型半导体漂移区21的浓度低，从而减小终端区域的击穿。
图9还包括了场板45，所述场板45在靠近金属电极41的绝缘层31的上方，对金属电极41、第二种导电类型元胞区延伸阱23的电场集中起缓解作用，可有效降低第二种导电类型元胞区延伸阱23周围的电场集中引起的击穿，将电场延伸到较宽的表面区域，而场板边缘位于第二种导电类型半导体漂移区21上方可降低场板边缘引起的电场集中，可利用第一种导电类型和第二种导电类型漂移区的耗尽引入电荷，从而对场板的边缘电场峰值起到一定的降低。总的来说，场板的引入降低了由于电场线集中所引起的峰值电场，将电场分散到了较大的区域，缓解了电场集中引起的器件击穿，而其边缘位于第二种导电类型半导体漂移区21上方可进一步降低引入场板后场板边缘电场较集中而引起的击穿。
图10还包括第一种导电类型截止环19、金属电极49，所述第一种导电类型截止环19位于漂移区边缘上方，第二种导电类型表面掺杂区22外层，所述金属电极49位于第一种导电类型截止环19上方。在终端边缘加截止环，由于终端截止环与第一种导电类型半导体漂移区11为同种导电类型掺杂，且电位相同，能使由源端引起的电场线终止于第一种导电类型截止环19和第一种导电类型半导体漂移区11边界，耗尽便不会向器件边缘外扩展，同样终止于第一种导电类型截止环19和第一种导电类型半导体漂移区11边界。在器件终端边缘加上截止环，能够保护同衬底上其他器件能够正常工作，减小芯片面积，提高电路整体性能。
图11为传统结构和本发明的器件终端表面电场比较，图(a)为传统结构的Medici仿真表面电场图，图(b)为本发明的Medici仿真表面电场图。从图中可以看出，传统结构漂移区表面没有进行表面掺杂，表面电场峰值很高，超过2*105V/cm,PN条表面电场在两边浮动电位P条附近达到最大，中间浮动P条处略低。而本发明P条与第二种导电类型元胞区延伸阱23相连，接在源端电位上，可增加PN结间电荷，提高耐压。如图(b)所示本发明表面每个PN条为周期的电场峰值和谷值差距较小，虽然整个曲线呈一定的幅度，峰值没有传统结构高，但平均电场密度更大，相同峰值下耐压提高。第二种导电类型表面掺杂区22比第二种导电类型半导体漂移区21在边界有一段延伸，使其终端区域的面积稍有增大，但第二种导电类型表面掺杂区22缓解了表面电场尖峰，降低了周期性电场峰值和谷值之间的差距，提高表面电场平均值，耐压提高。表面第一种导电类型表面掺杂区12的存在，会与第二种导电类型表面掺杂区22相互耗尽，从而提供一个向下的电场，使得器件表面电场进一步降低。
图12为Medici仿真传统结构与本发明击穿时的等势线比较。图(a)为传统结构的等势线图，图(b)为本发明的终端等势线图。从图中可以看出本发明终端结构的等势线更加均匀，电势容量相对较高。在传统结构中边缘PN结电场较大，而本发明边缘电场较小，这是由于终端电荷非平衡所致，由于P条和N条在终端的掺杂和间距都与元胞内相等，而中断边缘非超结区域全为第一种导电类型杂质，其会对超结区域辅助耗尽，从而向左提供了大量的正电荷中心，使得边缘电场变大，而容易发生击穿。而本发明终端采用变间距掺杂结构，使得终端PN条可调节，从而减小边缘电荷非平衡的产生，进而提高终端区域的耐压，从而提高器件的整体耐压。
本发明的工作原理为：
本发明给出一种以调整终端第二种导电类型漂移区之间的间距来达到终端电荷近似平衡的方案，提高器件终端区的击穿电场，该方案只需更改第二种导电类型杂质注入时的光刻板，工艺实现简单，效果显著。本发明还在漂移区PN结表面增加了第二种导电类型表面掺杂区(22)和第一种导电类型表面掺杂区(12)，减弱了半导体区表面的电场峰值，提高器件的终端耐压。综上所述，本发明通过调整第二种导电类型漂移区之间的间距和引入表面两种杂质类型掺杂区，提高了超结纵向器件的终端耐压，提供了一种提高超结纵向器件终端击穿电压的技术方案。
Claims (1)
1.一种超结半导体器件终端结构，包括第一种导电类型半导体衬底(1)和位于第一种导电类型半导体衬底(1)上表面的第一种导电类型半导体漂移区(11)；所述第一种导电类型半导体漂移区(11)中具有多个第二种导电类型半导体漂移区(21)，第一种导电类型半导体漂移区(11)和第二种导电类型半导体漂移区(21)交替排列设置，形成多个垂直于第一种导电类型半导体衬底(1)表面的PN结；所述第一种导电类型半导体漂移区(11)上层一端具有第二种导电类型元胞区延伸阱(23)，第二种导电类型元胞区延伸阱(23)下表面与一个第二种导电类型半导体漂移区(21)的上表面连接；第二种导电类型元胞区延伸阱(23)的部分上表面具有金属电极(41)，第一种导电类型半导体漂移区(11)的上表面和第二种导电类型元胞区延伸阱(23)的部分上表面具有绝缘层(31)，金属电极(41)和绝缘层(31)连接；其特征在于，相邻的第二种导电类型半导体漂移区(21)之间的间距，从靠近第二种导电类型元胞区延伸阱(23)一侧到远离第二种导电类型元胞区延伸阱(23)一侧逐渐增加；在第二种导电类型半导体漂移区(21)顶部与绝缘层(31)之间具有第二种导电类型表面掺杂区(22)；在第二种导电类型表面掺杂区(22)顶部与绝缘层(31)之间具有第一种导电类型表面掺杂区(12)；
所述第一种导电类型表面掺杂区(12)的一端与第二种导电类型元胞区延伸阱(23)接触，另一端向远离第二种导电类型元胞区延伸阱(23)的一侧延伸直至超过最后一个第二种导电类型半导体漂移区(21),且第二种导电类型表面掺杂区(22)在靠近第二种导电类型元胞区延伸阱(23)的一侧的端面与第一种导电类型表面掺杂区(12)的端面沿器件垂直方向齐平，另一端向远离第二种导电类型元胞区延伸阱(23)的一侧延伸直至超过第一种导电类型表面掺杂区(12)的另一个端面；
所述第一种导电类型表面掺杂区(12)位于第二种导电类型表面掺杂区(22)内与绝缘层(31)相邻，呈断续分布在表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610353060.0A CN106024859B (zh) | 2016-05-25 | 2016-05-25 | 一种超结半导体器件终端结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610353060.0A CN106024859B (zh) | 2016-05-25 | 2016-05-25 | 一种超结半导体器件终端结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106024859A CN106024859A (zh) | 2016-10-12 |
| CN106024859B true CN106024859B (zh) | 2019-06-04 |
Family
ID=57094527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610353060.0A Expired - Fee Related CN106024859B (zh) | 2016-05-25 | 2016-05-25 | 一种超结半导体器件终端结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106024859B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102018123596A1 (de) * | 2017-10-27 | 2019-05-02 | Infineon Technologies Ag | Halbleitervorrichtung mit Abschlussstruktur, die Feldzonen enthält, und Herstellungsverfahren |
| CN109065602A (zh) * | 2018-07-25 | 2018-12-21 | 深圳市诚朗科技有限公司 | 一种功率器件的终端结构及其制作方法 |
| CN110212014A (zh) * | 2019-04-30 | 2019-09-06 | 上海功成半导体科技有限公司 | 超结器件终端结构及其制备方法 |
| CN115513275A (zh) * | 2021-06-07 | 2022-12-23 | 华润微电子（重庆）有限公司 | 超结mosfet器件 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080135926A1 (en) * | 2006-11-20 | 2008-06-12 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN103199104A (zh) * | 2013-03-05 | 2013-07-10 | 矽力杰半导体技术(杭州)有限公司 | 一种晶圆结构以及应用其的功率器件 |
-
2016
- 2016-05-25 CN CN201610353060.0A patent/CN106024859B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080135926A1 (en) * | 2006-11-20 | 2008-06-12 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN103199104A (zh) * | 2013-03-05 | 2013-07-10 | 矽力杰半导体技术(杭州)有限公司 | 一种晶圆结构以及应用其的功率器件 |
Non-Patent Citations (1)
| Title |
|---|
| 超结 MOSFET功率器件的终端技术分析;荆吉利等;《固体电子学研究与进展》;20091231;第29卷(第4期);第542页第1段-第545页最后1段，附图4 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106024859A (zh) | 2016-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108198851B (zh) | 一种具有载流子存储效应的超结igbt | |
| CN102110716B (zh) | 槽型半导体功率器件 | |
| CN106024859B (zh) | 一种超结半导体器件终端结构 | |
| CN102969358B (zh) | 一种横向高压功率半导体器件 | |
| CN102184939B (zh) | 一种具有高k介质槽的半导体功率器件 | |
| CN102804386A (zh) | 半导体器件 | |
| JP2008516451A (ja) | 低ミラーキャパシタンスのｍｏｓゲート構造トランジスタ | |
| US10008590B2 (en) | Semiconductor device with trench edge termination | |
| KR101933235B1 (ko) | 전력 반도체 디바이스 | |
| KR20170030122A (ko) | 전력용 반도체 소자 | |
| KR20120002455A (ko) | 전력 반도체 디바이스 | |
| CN108321193A (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN105321999B (zh) | 半导体装置以及半导体装置的制造方法 | |
| CN106887466A (zh) | 一种二维类超结ldmos器件及其制备方法 | |
| CN113838922A (zh) | 具有载流子浓度增强的分离栅超结igbt器件结构及方法 | |
| CN109119460A (zh) | 一种超结功率器件终端结构及其制备方法 | |
| CN108447905A (zh) | 一种具有沟槽隔离栅极结构的超结igbt | |
| CN108899363B (zh) | 能降低导通压降和关断损耗的沟槽栅igbt器件 | |
| WO2015074432A1 (zh) | 具有浮结结构的igbt | |
| CN108074963A (zh) | 超结器件及其制造方法 | |
| CN104103522A (zh) | 一种高耐压超结终端结构的制备方法 | |
| US11139391B2 (en) | IGBT device | |
| CN105355656B (zh) | 能降低米勒电容的超结igbt器件 | |
| CN103594504A (zh) | 具有半超结结构的igbt | |
| CN108598152B (zh) | 一种超结器件终端结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190604 |