CN101771088A - Pn结和肖特基结混合式二极管及其制备方法 - Google Patents
Pn结和肖特基结混合式二极管及其制备方法 Download PDFInfo
- Publication number
- CN101771088A CN101771088A CN201010023066A CN201010023066A CN101771088A CN 101771088 A CN101771088 A CN 101771088A CN 201010023066 A CN201010023066 A CN 201010023066A CN 201010023066 A CN201010023066 A CN 201010023066A CN 101771088 A CN101771088 A CN 101771088A
- Authority
- CN
- China
- Prior art keywords
- semiconductor substrate
- germanium
- junction
- diode
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 239000004065 semiconductor Substances 0.000 claims abstract description 58
- 229910052751 metal Inorganic materials 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 33
- 230000004888 barrier function Effects 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 21
- 229910021332 silicide Inorganic materials 0.000 claims description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 229910017052 cobalt Inorganic materials 0.000 claims description 8
- 239000010941 cobalt Substances 0.000 claims description 8
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 8
- 229910052732 germanium Inorganic materials 0.000 claims description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 5
- 229910021339 platinum silicide Inorganic materials 0.000 claims description 5
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 5
- 229910000676 Si alloy Inorganic materials 0.000 claims description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- DDHRUTNUHBNAHW-UHFFFAOYSA-N cobalt germanium Chemical compound [Co].[Ge] DDHRUTNUHBNAHW-UHFFFAOYSA-N 0.000 claims description 4
- TXFYZJQDQJUDED-UHFFFAOYSA-N germanium nickel Chemical compound [Ni].[Ge] TXFYZJQDQJUDED-UHFFFAOYSA-N 0.000 claims description 4
- CKSRCDNUMJATGA-UHFFFAOYSA-N germanium platinum Chemical compound [Ge].[Pt] CKSRCDNUMJATGA-UHFFFAOYSA-N 0.000 claims description 4
- ZPPUVHMHXRANPA-UHFFFAOYSA-N germanium titanium Chemical compound [Ti].[Ge] ZPPUVHMHXRANPA-UHFFFAOYSA-N 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 229910000765 intermetallic Inorganic materials 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 230000014759 maintenance of location Effects 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 description 1
- 238000005272 metallurgy Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于微电子技术领域，具体公开了一种PN结和肖特基结混合式二极管及其制备方法。该二极管包括半导体衬底、该半导体衬底上与其掺杂类型相反的区域A、导体层B，所述半导体衬底与所述区域A接触处形成PN结，所述导体层B同时与所述半导体衬底和所述区域A接触，所述导体层B与所述半导体衬底形成肖特基结，所述导体层B与所述区域A形成欧姆接触。本发明的二极管具有工作电流高、开关速度快、漏电流小、击穿电压高和制备工艺简单等优点。
Description
技术领域
本发明属于微电子器件技术领域，涉及半导体器件及其制备方法，更具体的说，涉及二极管及其制备方法。
背景技术
采用扩散、合金、离子注入等制造工艺，可以在一块半导体中获得不同掺杂的两个区域，一边成为施主占优势的N型半导体，另一边成为受主占优势的P型半导体，P型区和N型区之间的冶金学边界称为PN结。
PN结具有单向导电性。当正向偏压超过阈值电压，PN结开始导通。电流随着电压成指数增长。外加反向电压时，漏电流很小并且饱和，反向电压超过击穿电压时，将发生击穿现象，电流突然增大。
PN结具有一定的电容效应，它由两方面的因素决定。一是势垒电容，二是扩散电容。平衡时，PN结势垒区中存在电荷，加正偏压时势垒宽度减小，多子流入空间电荷区，相当于电容充电；加负偏压时势垒宽度增大，空间电荷区载流子流出成为耗尽区，相当于电容放电，此为势垒电容。PN结扩散区少子电荷会随偏压变化，可以把它看成电容，此即扩散电容。势垒电容和扩散电容均是非线性电容。
金属和半导体接触，可以分为整流接触和欧姆接触。实际上，若半导体掺杂浓度很高，则一般形成欧姆接触，无论加正偏压还是负偏压，都表现出较低的阻抗。反之，则形成整流接触，整流接触的金半结又称为肖特基结。
半导体的逸出功一般比金属的小，故当金属与半导体(以N型为例)接触时，电子就从半导体流入金属，在半导体表面层内形成一个由带正电不可移动的杂质离子组成的空间电荷区，在此区中存在一个由半导体指向金属的电场，形成一个肖特基势垒。电子必须具有高于这一势垒的能量才能越过势垒流入金属。当平衡时，肖特基势垒的高度是金属和半导体的逸出功的差值。当金属接正电压时，空间电荷区中的电场减小，势垒降低，载流子容易通过；反之势垒升高，载流子不易通过。因此肖特基结具有单向导电的整流特性。肖特基结也有与PN结较为相似的电容特性。
PN结外加偏压突然改变方向时，少数载流子不能立即被去除，开关速度收到这种少数载流子储存效应的限制。而肖特基结中电流是由多子传导的，由于没有少数载流子的储存，贮存时间可以忽略不计，因此，频率仅受RC时间常数限制。由于这个原因，肖特基结开关时间更加理想。
由于多子电流高于少子电流，肖特基结中饱和电流远高于具有同样面积的PN结。因此，对于同样的电流，肖特基结上的正向压降比PN结上的低。肖特基结的开启电压低于PN结，肖特基结的反向电流则高于PN结。另外，肖特基结上常存在额外的漏电流和软击穿，不利于器件的制造。
发明内容
有鉴于此，本发明提出一种二极管，该二极管同时具有开关速度快、漏电流小，击穿电压高等优点。
同时，本发明提供一种上述二极管的制备方法。
本发明提出的二极管，是一种PN结和肖特基结混合式二极管。其结构包括半导体衬底、该半导体衬底上与其掺杂类型相反的区域A、导体层B，所述半导体衬底与所述区域A接触处形成PN结，所述导体层B同时与所述半导体衬底和所述区域A接触，所述导体层B与所述半导体衬底形成肖特基结，所述导体层B与所述区域A形成欧姆接触。
优选地，所述半导体衬底是硅、锗、锗硅合金、SOI结构或GOI结构，所述半导体衬底的掺杂浓度在1x1014~1x1019cm-3之间。
优选地，所述区域A的掺杂浓度高于所述半导体衬底的掺杂浓度。
优选地，所述导体层B为金属或金属和所述半导体衬底形成的金属化合物。
优选地，所述的金属化合物为硅化镍、锗化镍、硅化钴、锗化钴、硅化钛、锗化钛、硅化铂、锗化铂中的任意一种或者为它们之中几种的混合物。
本发明提出制造二极管的方法，包括：首先在半导体衬底上生长一层绝缘层，用光刻和刻蚀的方法在该绝缘层中形成窗口；淀积一层阻挡层，然后用各向异性干法刻蚀方法除去大部分阻挡层，只在窗口边缘区域留下由该阻挡层形成的侧墙；用扩散或者离子注入等方法在所述半导体衬底上形成PN结，然后刻蚀除去留存的侧墙；在衬底表面淀积一层金属，退火后除去未与上述半导体衬底反应的金属，留下覆盖全部窗口区域的导体层。
优选地，所述半导体衬底是硅、锗、锗硅合金、SOI结构或GOI结构。
优选地，所述阻挡层与所述绝缘层为不同种材料。
优选地，所述金属为镍、钴、钛、铂中的任意一种，或者为它们之中几种的混合物。
优选地，所述导体层为硅化镍、锗化镍、硅化钴、锗化钴、硅化钛、锗化钛、硅化铂、锗化铂中的任意一种，或者它们之中几种的混合物。
本发明方法制造的二极管结构包括由PN结和肖特基结组成的混合结，所述二极管结构具有工作电流高、开关速度快、漏电流小，击穿电压高和制备工艺简单等优点。
这些目标以及本发明的内容和特点，将经过下面的的附图说明进行详细的讲解
附图说明
图1是本发明一个实例使用的半导体衬底的截面示意图。
图2是继图一后在半导体衬底上生长绝缘层后的截面示意图。
图3是继图二后通过光刻和刻蚀方法在绝缘层中形成窗口的截面示意图。
图4是继图三后生长阻挡层后的截面示意图。
图5是继图四进行刻蚀步骤后的截面示意图。
图6是继图五后形成PN结后的截面示意图。
图7是继图六后去掉侧墙后的截面示意图。
图8是继图七后淀积金属后的截面示意图。
图9是继图八后完成工艺步骤后形成的混合结二极管的截面示意图。
具体实施方式
下面结合附图对本发明提出的PN结与肖特基结混合式二极管结构与制造工艺进行详细的描述。后面的描述中，相同的附图标记表示相同的组件，对其重复描述将省略。在后面的参考附图中，为了方便说明，放大或者缩小了不同层和区域的尺寸，所以所示大小并不一定代表实际尺寸，也不反映尺寸的比例关系。
图1是本发明一个实例中使用的半导体衬底的截面示意图。首先准备硅衬底101并完成生长前的各项工艺如清洗和去除硅表面的天然二氧化硅薄层等。在该实例中，所述的半导体衬底为单晶硅。
如图2所示，在衬底上生长一层绝缘层202，如二氧化硅或氮化硅等。然后用光刻和刻蚀的方法在希望形成二极管的区域去掉绝缘层，形成窗口，此时截面形状如图3所示。
如图4所示，在衬底上生长一层阻挡层403，为了在后续的去除该阻挡层403步骤中对绝缘层202拥有选择性，阻挡层403与绝缘层202应为不同种的材料。
用各向异性干法刻蚀的方法除去大部分阻挡层403，仅保留窗口边缘的部分，刻蚀后的截面如图5所示，阻挡层403被刻蚀后形成沿着窗口边缘的侧墙结构413。
如图6所示，使用扩散或离子注入等方法，在半导体硅衬底101表面形成杂质类型与衬底相反、掺杂浓度较高的区域604，若半导体硅衬底101为N型掺杂则区域604为高掺杂的P型，若半导体硅衬底101101为P型掺杂则604为高掺杂的N型，即在原半导体衬底101和新形成的区域604之间形成一个PN结。
如图7所示，用干法刻蚀或者湿法腐蚀等方法去掉侧墙413，裸露出窗口底部的半导体衬底表面。
接着，如图8所示，在衬底上淀积一层金属805，退火后除去未反应的金属，如图9所示，衬底表面形成一层金属硅化物906。金属硅化物906覆盖整个窗口底部的半导体衬底表面，同时与原先的半导体衬底101和新形成的高掺杂半导体区域604接触。由于新形成的半导体区域604掺杂浓度很高，其与金属硅化物906之间形成欧姆接触；而原先的半导体衬底101掺杂浓度较低，其与金属硅化物906之间形成肖特基接触。金属805可以为镍、钴、钛、铂中的任意一种或者为它们之间的混合物，退火之后，金属805和硅衬底反应形成相应的金属硅化物：硅化镍、硅化钴、硅化钛、硅化铂或者它们之间的混合物；如果半导体衬底为锗，则金属805和锗衬底形成相应的金属锗化物。
在不偏离本发明精神的基础上，也可以选用其他工艺方法形成成金属硅化物层906。
在以上实例中，为了保证金属硅化物906与衬底101之间形成肖特基结，衬底101的初始掺杂浓度需控制在1x1014~1x1019cm-3；为了保证金属硅化物906与新形成的高掺杂区域604之间形成欧姆接触，区域604的掺杂浓度一般应高于1x1019cm-3。特别需要说明的是，本发明中使用的半导体衬底101不限定于硅衬底，还可包括锗，硅锗合金，SOI(绝缘体上的硅)或GOI(绝缘体上的锗)结构等。
上面所说的工艺流程和方法可以根据实际应用的不同进行组合，也就是说，上面所说的工艺步骤和方法可以在不偏离本发明精神和内容的情况下根据需要进行相应的调整。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。
Claims (10)
1.一种PN结和肖特基结混合式二极管，其特征在于该二极管结构包括半导体衬底、该半导体衬底上与其掺杂类型相反的区域A、导体层B，所述半导体衬底与所述区域A接触处形成PN结，所述导体层B同时与所述半导体衬底和所述区域A接触，所述导体层B与所述半导体衬底形成肖特基结，所述导体层B与所述区域A形成欧姆接触。
2.根据权利要求1所述二极管，其特征在于：所述半导体衬底是硅、锗、锗硅合金、SOI结构或GOI结构，所述半导体衬底的掺杂浓度在1x1014~1x1019cm-3之间。
3.根据权利要求1所述二极管，其特征在于所述区域A的掺杂浓度高于所述半导体衬底的掺杂浓度。
4.根据权利要求1所述二极管，其特征在于所述导体层B为金属，或金属和所述半导体衬底形成的金属化合物。
5.根据权利要求4所述二极管，其特征在于所述的金属化合物为硅化镍、锗化镍、硅化钴、锗化钴、硅化钛、锗化钛、硅化铂、锗化铂中的任意一种，或者为它们之中几种的混合物。
6.一种如权利要求1所述二极管的制备方法，其特征在于具体步骤为：
首先在半导体衬底上生长一层绝缘层，用光刻和刻蚀的方法在该绝缘层中形成窗口；淀积一层阻挡层，然后用各向异性干法刻蚀方法除去大部分阻挡层，只在窗口边缘区域留下由该阻挡层形成的侧墙；
用扩散或者离子注入方法在所述半导体衬底上形成PN结，然后刻蚀除去留存的侧墙；
在衬底表面淀积一层金属，退火后除去未与上述半导体衬底反应的金属，留下覆盖全部窗口区域的导体层。
7.根据权利要求6所述的方法，其特征在于所述半导体衬底是硅、锗、锗硅合金、SOI结构或GOI结构。
8.根据权利要求6所述的方法，其特征在于所述阻挡层与所述绝缘层为不同种材料。
9.根据权利要求6所述的方法，其特征在于所述金属为镍、钴、钛、铂中的任意一种，或者为它们之中几种的混合物。
10.根据权利要求6所述的方法，其特征在于所述导体层为硅化镍、锗化镍、硅化钴、锗化钴、硅化钛、锗化钛、硅化铂、锗化铂中的任意一种，或者它们之中几种的混合物。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010023066A CN101771088A (zh) | 2010-01-21 | 2010-01-21 | Pn结和肖特基结混合式二极管及其制备方法 |
| US13/255,501 US20120292733A1 (en) | 2010-01-21 | 2011-01-04 | Mixed Schottky/P-N Junction Diode and Method of Making |
| PCT/CN2011/000014 WO2011088736A1 (zh) | 2010-01-21 | 2011-01-04 | Pn结和肖特基结混合式二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010023066A CN101771088A (zh) | 2010-01-21 | 2010-01-21 | Pn结和肖特基结混合式二极管及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101771088A true CN101771088A (zh) | 2010-07-07 |
Family
ID=42503810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010023066A Pending CN101771088A (zh) | 2010-01-21 | 2010-01-21 | Pn结和肖特基结混合式二极管及其制备方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20120292733A1 (zh) |
| CN (1) | CN101771088A (zh) |
| WO (1) | WO2011088736A1 (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011088736A1 (zh) * | 2010-01-21 | 2011-07-28 | 复旦大学 | Pn结和肖特基结混合式二极管及其制备方法 |
| CN102709317A (zh) * | 2012-06-07 | 2012-10-03 | 电子科技大学 | 一种低开启电压二极管 |
| CN106129126A (zh) * | 2016-08-31 | 2016-11-16 | 上海格瑞宝电子有限公司 | 一种沟槽肖特基二极管及其制备方法 |
| CN106298775A (zh) * | 2015-05-20 | 2017-01-04 | 北大方正集团有限公司 | 一种混合整流二极管及其制作方法 |
| CN107946352A (zh) * | 2017-09-20 | 2018-04-20 | 重庆中科渝芯电子有限公司 | 一种欧姆接触和肖特基接触超级势垒整流器及其制作方法 |
| CN110189996A (zh) * | 2010-12-27 | 2019-08-30 | 索泰克公司 | 半导体结构及其制造方法、使用该半导体结构的器件 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230058186A1 (en) * | 2021-08-20 | 2023-02-23 | Tokyo Electron Limited | Ultra-shallow dopant and ohmic contact regions by solid state diffusion |
| CN115954358B (zh) | 2023-03-14 | 2023-05-26 | 合肥晶合集成电路股份有限公司 | 一种半导体装置的制造方法及半导体装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5962893A (en) * | 1995-04-20 | 1999-10-05 | Kabushiki Kaisha Toshiba | Schottky tunneling device |
| JP2003158259A (ja) * | 2001-09-07 | 2003-05-30 | Toshiba Corp | 半導体装置及びその製造方法 |
| DE10219107B4 (de) * | 2002-04-29 | 2011-03-31 | Globalfoundries Inc. | SOI-Transistorelement mit einem verbesserten Rückseitenkontakt und ein Verfahren zur Herstellung desselben und Verfahren zur Herstellung eines Ohmschen Kontaktes auf einem Substrat |
| EP1540733B1 (en) * | 2002-09-19 | 2008-07-16 | Quantum Semiconductor, LLC | Light-sensing device |
| EP2560210B1 (en) * | 2003-09-24 | 2018-11-28 | Nissan Motor Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7304354B2 (en) * | 2004-02-17 | 2007-12-04 | Silicon Space Technology Corp. | Buried guard ring and radiation hardened isolation structures and fabrication methods |
| DE102004036971B4 (de) * | 2004-07-30 | 2009-07-30 | Advanced Micro Devices, Inc., Sunnyvale | Technik zur Bewertung lokaler elektrischer Eigenschaften in Halbleiterbauelementen |
| US7737532B2 (en) * | 2005-09-06 | 2010-06-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid Schottky source-drain CMOS for high mobility and low barrier |
| CN101540343B (zh) * | 2009-04-14 | 2011-08-24 | 西安电子科技大学 | 偏移场板结构的4H-SiC PiN/肖特基二极管及其制作方法 |
| CN101771088A (zh) * | 2010-01-21 | 2010-07-07 | 复旦大学 | Pn结和肖特基结混合式二极管及其制备方法 |
-
2010
- 2010-01-21 CN CN201010023066A patent/CN101771088A/zh active Pending
-
2011
- 2011-01-04 US US13/255,501 patent/US20120292733A1/en not_active Abandoned
- 2011-01-04 WO PCT/CN2011/000014 patent/WO2011088736A1/zh active Application Filing
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011088736A1 (zh) * | 2010-01-21 | 2011-07-28 | 复旦大学 | Pn结和肖特基结混合式二极管及其制备方法 |
| CN110189996A (zh) * | 2010-12-27 | 2019-08-30 | 索泰克公司 | 半导体结构及其制造方法、使用该半导体结构的器件 |
| CN102709317A (zh) * | 2012-06-07 | 2012-10-03 | 电子科技大学 | 一种低开启电压二极管 |
| CN102709317B (zh) * | 2012-06-07 | 2014-12-03 | 电子科技大学 | 一种低开启电压二极管 |
| CN106298775A (zh) * | 2015-05-20 | 2017-01-04 | 北大方正集团有限公司 | 一种混合整流二极管及其制作方法 |
| CN106298775B (zh) * | 2015-05-20 | 2019-12-24 | 北大方正集团有限公司 | 一种混合整流二极管及其制作方法 |
| CN106129126A (zh) * | 2016-08-31 | 2016-11-16 | 上海格瑞宝电子有限公司 | 一种沟槽肖特基二极管及其制备方法 |
| CN107946352A (zh) * | 2017-09-20 | 2018-04-20 | 重庆中科渝芯电子有限公司 | 一种欧姆接触和肖特基接触超级势垒整流器及其制作方法 |
| CN107946352B (zh) * | 2017-09-20 | 2023-10-24 | 重庆中科渝芯电子有限公司 | 一种欧姆接触和肖特基接触超级势垒整流器及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2011088736A1 (zh) | 2011-07-28 |
| US20120292733A1 (en) | 2012-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101771088A (zh) | Pn结和肖特基结混合式二极管及其制备方法 | |
| US8421181B2 (en) | Schottky barrier diode with perimeter capacitance well junction | |
| CN204391108U (zh) | 肖特基装置 | |
| KR101955055B1 (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| CN102354685A (zh) | 包括功率二极管的集成电路 | |
| CN101834141A (zh) | 一种不对称型源漏场效应晶体管的制备方法 | |
| US20190006351A1 (en) | Semiconductor structure and fabrication method thereof | |
| US20170288047A1 (en) | Shallow-Trench Semi-Super-Junction VDMOS Device and Manufacturing Method Therefor | |
| CN205789989U (zh) | 电子装置 | |
| CN105789331A (zh) | 半导体整流器件及其制作方法 | |
| US8143680B2 (en) | Gated diode with non-planar source region | |
| US20160211258A1 (en) | Reverse-Conducting Gated-Base Bipolar-Conduction Devices and Methods with Reduced Risk of Warping | |
| CN204424259U (zh) | 电子器件 | |
| US9224806B2 (en) | Edge termination structure with trench isolation regions | |
| US9276096B2 (en) | Structure of a trench MOS rectifier and method of forming the same | |
| CN103199018B (zh) | 场阻断型半导体器件的制造方法和器件结构 | |
| US10971580B2 (en) | Silicon carbide schottky diodes with tapered negative charge density | |
| US10217638B2 (en) | Method for removing crystal originated particles from a crystalline silicon body using an etch process | |
| US9704966B1 (en) | Fin-based RF diodes | |
| CN110931569A (zh) | 具有肖特基金属结的半导体装置及其制作方法 | |
| US10032937B2 (en) | Monolithic series switching semiconductor device having low-resistance substrate contact structure and method | |
| CN108321211A (zh) | Tmbs半导体器件及其制作方法、电子装置 | |
| CN111384149B (zh) | 沟槽型igbt及其制备方法 | |
| CN104617141A (zh) | 半导体器件及其制造方法 | |
| Kim et al. | A low knee voltage and high breakdown voltage of 4H-SiC TSBS employing poly-Si/Ni Schottky scheme |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20100707 |