CN106298775B - 一种混合整流二极管及其制作方法 - Google Patents
一种混合整流二极管及其制作方法 Download PDFInfo
- Publication number
- CN106298775B CN106298775B CN201510259943.0A CN201510259943A CN106298775B CN 106298775 B CN106298775 B CN 106298775B CN 201510259943 A CN201510259943 A CN 201510259943A CN 106298775 B CN106298775 B CN 106298775B
- Authority
- CN
- China
- Prior art keywords
- layer
- insulating layer
- active region
- metal layer
- region junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种混合整流二极管及其制作方法，该二极管的有源区由若干个单胞并联构成，所述单胞包括依次层叠设置的背面金属层、N+衬底区、N‑外延层、位于N‑外延层内的P+有源区结、位于N‑外延层上的正面金属层；其特征在于，所述单胞还包括一绝缘层，所述绝缘层在所述N‑外延层之上且在所述正面金属层之下，并依次分段设置在所述P+有源区结的两侧且至少有一侧与所述P+有源区结不相连接，位于所述绝缘层与所述P+有源区结不相连接处的的所述正面金属层与所述N‑外延层接触形成肖特基势垒，用以实现使反向漏电流减小的作用。
Description
技术领域
本发明涉及半导体器件制造技术领域，更具体的说，涉及一种混合整流二极管及其制作方法。
背景技术
功率整流器件作为功率半导体体系中最基本、最常用且不可或缺的一部分，以其在高压直流输电、电源和马达等领域的重要作用而备受关注。整流器件作为交流到直流的转换器件，要求单向导通特性，即正向导通时开启电压低，导通电阻小，而反向时阻断电压高，反向漏电小。
目前，商用的功率二极管主要有PN二极管和肖特基势垒二极管(SBD)两大类。PN二极管和肖特基势垒二极管是最常用的两种功率整流器。肖特基二极管的I-V特性与PN结二极管非常类似，但电流成分不同。单极型的肖特基二极管比双极型PN二极管有更快的开关速度，然而，肖特基二极管的反向漏电流大，击穿电压低，并不适合高压应用。因此同时拥有SBD二极管快速导通特性和PN二极管耐高压特性的器件是最好的选择。B.J.Baliga等人于1984年提出了将PN二极管和SBD二极管结合在一起，即结势垒肖特基二极管(JBS)，因此极大地拓展了肖特基势垒二极管的应用前景。
结势垒肖特基(JBS)二极管选取了PN结二极管和SBD二极管的优点的同时摒弃了各自的不足，除了具有高耐压、大电流、高频特性好以及低导通压降等特点外，还具有低开关损耗和抗过流过压能力。
但是当在JBS上施加反向压降电场发生变化时，器件中的SBD的肖特基势垒起主要作用，并且PN结之间形成耗尽区，由于PN结在硅表面相交的地方电场最强同时会在相交处产生漏电通道，因此形成了PN结表面漏电，肖特基势垒受外加电压的影响不能被形成的耗尽区完全屏蔽，从而无法有效地抑制肖特基势垒的电场强度的降低，反向漏电流因此不能降低。
发明内容
本发明实施例提供一种混合整流二极管，增加了一层绝缘层，使得反向漏电流由于绝缘层的隔离作用而降低。
为实现上述目的，本发明实施例提供了如下技术方案：
一种混合整流二极管，该二极管的有源区由若干个单胞并联构成，所述单胞包括依次层叠设置的背面金属层、N+衬底区、N-外延层、位于N-外延层内的P+有源区结、位于N-外延层上的正面金属层；所述单胞还包括一绝缘层，所述绝缘层在所述N-外延层之上且在所述正面金属层之下，并依次分段设置在所述P+有源区结的两侧且至少有一侧与所述P+有源区结不相连接，位于所述绝缘层与所述P+有源区结不相连接处的的所述正面金属层与所述N-外延层接触形成肖特基势垒。
其中，所述绝缘层在所述N-外延层之上且在所述正面金属层之下，并依次分段设置在所述P+有源区结的两侧，包括：所述P+有源区结的两侧均不与所述绝缘层相连接。
较佳地，所述绝缘层是二氧化硅层。
所述正面金属层包括能够形成肖特基势垒的第一金属层和位于所述第一金属层之上的用于封装的第二金属层。
较佳地，所述第一金属层是钛，或者是镍，或者是鉬，或者是钛镍鉬合金。
基于上述混合整流二极管的结构，本发明还提供一种混合整流二极管的制作方法，包括：提供硅材料的N+半导体衬底；在所述N+半导体衬底上形成N-外延层；在N-外延层上淀积形成绝缘层；对所述绝缘层进行光刻工艺，形成与所述绝缘层不相连接的有源区结窗口；对所述有源区结窗口进行离子注入，形成P+有源区结；在所述P+有源区结和绝缘层之上淀积形成正面金属层；对所述N+半导体衬底的底部淀积形成背面金属层。
进一步地，所述对该绝缘层进行光刻工艺，形成与绝缘层不相连接的有源区结窗口，包括:在所述绝缘层之上涂敷光刻胶，通过第一掩膜版刻蚀形成有源区结初始窗口之后再涂敷光刻胶，通过第二掩膜版形成有源区结窗口，所述有源区结窗口与所述绝缘层至少有一侧不相连接。
其中，所述绝缘层是二氧化硅层，是通过先生长一层硅酸乙酯后再进行低温热解工艺形成。
进一步地，所述在所述有源区结和绝缘层之上淀积形成正面金属层，具体为：在所述有源区结和绝缘层之上通过金属溅射方法形成具有肖特基势垒接触的第一金属层；在所述第一金属层上通过金属溅射方法形成一层用于封装的第二金属层。
进一步地，所述第一金属层是将钛，或者是镍，或者是鉬，或者是钛镍鉬合金与所述钛、镍、鉬的氮化物淀积后高温快速退火形成。
在本发明混合整流二极管结构中，所述绝缘层分段覆盖在P+有源区结两侧的外延层之上，且所述绝缘层至少有一侧和所述P+有源区结不相连接，这样做的效果是一方面所述绝缘层与所述P+有源区结不相连接处的正面金属层与所述N-外延层接触形成肖特基势垒，另一方面在整流二极管工作在反向压降时，PN结在硅表面相交的地方电场最强，通过绝缘层的隔离作用避免在硅表面相交处产生漏电通道，进而减少表面漏电，进一步增强PN结的耗尽区将肖特基界面屏蔽于高场之外的作用，抑制了肖特基势垒电场强度的降低效应，使反向漏电流大大减小。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1和图2为本发明的一种混合整流二极管器件结构示意图；
图3为本发明实施例中制作混合整流二极管器件的方法流程示意图；
图4a至图4f为本发明实施例公开的混合整流二极管器件的具体制作工艺流程示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明实施例一提出了一种混合整流二极管，其结构如图1所示，图1为该混合整流二极管的剖面图，下面结合图1和图2对其结构组成进行详细说明。
一种混合整流二极管，该器件的有源区由若干个单胞并联构成，所述单胞包括依次层叠设置的背面金属层107、N+衬底区101、N-外延层102、位于N-外延层内102的P+有源区结104、位于N-外延层上的正面金属层；所述单胞还包括一绝缘层103，所述绝缘层103在所述N-外延层102之上且在所述正面金属层之下，并依次分段设置在所述P+有源区结104的两侧且至少有一侧与所述P+有源区结104不相连接，位于所述绝缘层103与所述P+有源区结104不相连接处的的所述正面金属层与所述N-外延层102接触形成肖特基势垒。
其中，所述绝缘层103在所述N-外延层102之上且在所述正面金属层之下，并依次分段设置在所述P+有源区结104的两侧且至少有一侧与所述P+有源区结104不相连接，这种结构一方面绝缘层103之上的正面金属层可以与N-外延层102接触形成肖特基势垒，另一方面在整流二极管工作在反向压降时，通过绝缘层103的隔离作用减少PN结表面漏电，进一步增强PN结的耗尽区将肖特基界面屏蔽于高场之外的作用，抑制了肖特基势垒降低效应，使反向漏电流大大减小。
较佳地，所述绝缘层103在所述N-外延层102之上且在所述正面金属层之下，并依次分段设置在所述P+有源区结104的两侧，包括：所述P+有源区结104的两侧均不与所述绝缘层103相连接。如图2所示，因为二极管器件在反向压降的时候，PN结会沿着PN结曲面耗尽，这种结构的PN结耗尽层可以更早到达绝缘层103的下方，绝缘层103的隔离作用减少PN结表面漏电，对于漏电的改善作用更好。
较佳地，所述绝缘层103是二氧化硅层，绝缘层103在二极管器件设计时，会综合考虑生产设备能力，依次分段设置在所述P+有源区结104的两侧的宽度一般不会超过1.5～2um，太宽会浪费芯片面积，增加成本，另外二氧化硅不仅绝缘而且应力较小基本不会影响器件的整体性能。
其中，所述正面金属层包括能够形成肖特基势垒的第一金属层105和位于所述第一金属层105之上的用于封装的第二金属层106。较佳地，所述第一金属层105是钛，或者是镍，或者是，或者是钛镍合金。因为这类金属或其结合的合金与N-外延层接触可以形成肖特基势垒，第二金属层106一般采用的是钛(Ti)钨(W)铝(Al)合金或钛(Ti)镍(Ni)银(Ag)合金作为阳极，易于焊接封装。
以上为本发明实施例的混合整流二极管结构，为了更好的理解本发明，以下结合实施例二对其制作方法进行详细的描述。如图3，该方法包括以下步骤：
步骤S201：提供硅材料的N+半导体衬底；在所述N+半导体衬底上形成N-外延层；在N-外延层上淀积形成绝缘层；
步骤S202：对所述绝缘层进行光刻工艺，形成与所述绝缘层不相连接的有源区结窗口
步骤S203：对所述有源区结窗口进行离子注入，形成P+源区结；
步骤S204：在所述P+有源区结和绝缘层之上淀积形成正面金属层；对所述N+半导体衬底的底部淀积形成背面金属层。
其中，在步骤S202中还包括，在所述绝缘层之上涂敷光刻胶，通过第一掩膜版刻蚀形成有源区结初始窗口之后再涂敷光刻胶，通过第二掩膜版形成有源区结窗口，所述有源区结窗口与所述绝缘层至少有一侧不相连接。
较佳地，所述有源区结窗口与所述绝缘层两侧都不相连接。
进一步地，所述绝缘层是二氧化硅层，是通过先生长一层硅酸乙酯后再进行低温热解工艺形成。
其中，所述在所述有源区结和绝缘层之上淀积形成正面金属层，具体为：在所述有源区结和绝缘层之上通过金属溅射方法形成具有肖特基势垒接触的第一金属层；在所述第一金属层上通过金属溅射方法形成一层用于封装的第二金属层。较佳地，所述第一金属层是将钛，或者是镍，或者是，或者是钛镍合金与所述钛、镍、的氮化物淀积后高温快速退火形成。
需要说明的是，本发明提供的N+衬底区的材料是半导体材料(如硅、砷、碳化硅等)。具有N-导电类型的外延区的材料是半导体材料(如硅、碳化硅等)，而且具有一定的厚度，并且与同样具有导电类型的衬底区的厚度比是一定的。在器件的衬底上外延出一层外延层的方法可以采用物理气相淀积外延，也可以采用分子束外延的方法等。
作为背面金属层或者第二金属层的材料采用的是钛(Ti)钨(W)铝(Al)合金或钛(Ti)镍(Ni)银(Ag)合金，这种材料的金属材质易于器件的封装，然后分别作为器件的阴极、阳极。
具体地，通过以下图4a至图4f的工艺制作步骤图对混合整流二极管的制作流程进行说明。
如图4a所示，首先，提供一硅材料的N型重掺杂的半导体衬底401，在所述半导体衬底上采用CVD(Chemical Vapor Deposition，化学气相沉积)工艺生长一层轻掺杂的N型外延层402，然后在外延层上面再通过CVD工艺一次性生长一层绝缘层403。
如图4b所示，在所述绝缘层403之上涂敷光刻胶，通过第一掩膜版刻蚀形成有源区结初始窗口之后再涂敷光刻胶，通过第二掩膜版形成有源区结窗口，所述有源区结窗口与所述绝缘层403至少有一侧不相连接。
如图4c所示，利用剩余的光刻胶作侧墙，对所述有源区结窗口进行离子注入，形成P型重掺杂的P+有源区结404，侧墙的阻挡作用可以实现离子注入的目的，而且侧墙是利用剩余的光刻胶形成的，无需要新增其他的工艺步骤，简单有效。
如图4d所示，采用剥离溶液溶解光刻胶层，以去除光刻胶层，对器件表面进行DHF酸液清洗，提高接触特性。
如图4e所示，在所述绝缘层403和外延层402之上淀积第一金属层405，所述第一金属层405是将钛，或者是镍，或者是，或者是钛镍合金与所述钛、镍、的氮化物淀积后高温快速退火形成。
如图4f所示，通过金属溅射在第一金属层405上淀积第二金属层406，形成正面金属层以完成器件封装，对所述N+半导体衬底的底部进行背面金属层407淀积蒸发，形成阴极电极。作为背面金属层407或者第二金属层406的材料采用的是钛(Ti)钨(W)铝(Al)合金或钛(Ti)镍(Ni)银(Ag)合金。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围之内。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (7)
1.一种混合整流二极管，该二极管的有源区由若干个单胞并联构成，所述单胞包括依次层叠设置的背面金属层、N+衬底区、N-外延层、位于N-外延层内的P+有源区结、位于N-外延层上的正面金属层；其特征在于，所述单胞还包括一绝缘层，所述绝缘层在所述N-外延层之上且在所述正面金属层之下，并依次分段设置在所述P+有源区结的两侧且只有一侧与所述P+有源区结不相连接，位于所述绝缘层与所述P+有源区结不相连接处的所述正面金属层与所述N-外延层接触形成肖特基势垒，所述绝缘层是二氧化硅层，所述绝缘层的宽度大于等于1.5um，且小于等于2um。
2.如权利要求1所述的混合整流二极管，其特征在于，所述正面金属层包括能够形成肖特基势垒的第一金属层和位于所述第一金属层之上的用于封装的第二金属层。
3.如权利要求2所述的混合整流二极管，其特征在于，所述第一金属层是钛，或者是镍，或者是钼 ，或者是钛镍钼 合金。
4.一种混合整流二极管的制作方法，其特征在于：
提供硅材料的N+半导体衬底；
在所述N+半导体衬底上形成N-外延层；
在N-外延层上淀积形成绝缘层，所述绝缘层是二氧化硅层，所述绝缘层的宽度大于等于1.5um，且小于等于2um；
在所述绝缘层之上涂敷光刻胶，通过第一掩膜版刻蚀形成有源区结初始窗口之后再涂敷光刻胶，通过第二掩膜版形成有源区结窗口，所述有源区结窗口与所述绝缘层只有一侧不相连接；
对所述有源区结窗口进行离子注入，形成P+有源区结；
在所述P+有源区结和绝缘层之上淀积形成正面金属层；
对所述N+半导体衬底的底部淀积形成背面金属层。
5.如权利要求4所述的方法，其特征在于，所述绝缘层是通过先生长一层硅酸乙酯后再进行低温热解工艺形成。
6.如权利要求4所述的方法，其特征在于，在所述P+有源区结和绝缘层之上淀积形成正面金属层，具体为：
在所述有源区结和绝缘层之上通过金属溅射方法形成具有肖特基势垒接触的第一金属层；
在所述第一金属层上通过金属溅射方法形成一层用于封装的第二金属层。
7.如权利要求6所述的方法，其特征在于，所述第一金属层是将钛，或者是镍，或者是钼，或者是钛镍钼 合金与所述钛、镍、钼 的氮化物淀积后高温快速退火形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510259943.0A CN106298775B (zh) | 2015-05-20 | 2015-05-20 | 一种混合整流二极管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510259943.0A CN106298775B (zh) | 2015-05-20 | 2015-05-20 | 一种混合整流二极管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106298775A CN106298775A (zh) | 2017-01-04 |
| CN106298775B true CN106298775B (zh) | 2019-12-24 |
Family
ID=57633865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510259943.0A Active CN106298775B (zh) | 2015-05-20 | 2015-05-20 | 一种混合整流二极管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106298775B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE542709C2 (en) * | 2018-05-22 | 2020-06-30 | Ascatron Ab | Buried grid with shield in a wide band gap material |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101771088A (zh) * | 2010-01-21 | 2010-07-07 | 复旦大学 | Pn结和肖特基结混合式二极管及其制备方法 |
| CN103606551A (zh) * | 2013-10-18 | 2014-02-26 | 泰科天润半导体科技（北京）有限公司 | 碳化硅沟槽型半导体器件及其制作方法 |
| CN103681318A (zh) * | 2012-09-18 | 2014-03-26 | 桂林斯壮微电子有限责任公司 | 使用硅的选择氧化技术制造结势垒肖特基二极管的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006080177A (ja) * | 2004-09-08 | 2006-03-23 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
-
2015
- 2015-05-20 CN CN201510259943.0A patent/CN106298775B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101771088A (zh) * | 2010-01-21 | 2010-07-07 | 复旦大学 | Pn结和肖特基结混合式二极管及其制备方法 |
| CN103681318A (zh) * | 2012-09-18 | 2014-03-26 | 桂林斯壮微电子有限责任公司 | 使用硅的选择氧化技术制造结势垒肖特基二极管的方法 |
| CN103606551A (zh) * | 2013-10-18 | 2014-02-26 | 泰科天润半导体科技（北京）有限公司 | 碳化硅沟槽型半导体器件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106298775A (zh) | 2017-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109478571B (zh) | 半导体装置及半导体装置的制造方法 | |
| JP5011069B2 (ja) | 小さな寄生抵抗を有する低電圧ダイオードおよび製造方法 | |
| CN108962977B (zh) | 一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法 | |
| US20130140584A1 (en) | Semiconductor device | |
| CN103515451B (zh) | 双凹沟槽式肖特基势垒元件 | |
| Xiao et al. | 5 kV multi-channel AlGaN/GaN power Schottky barrier diodes with junction-fin-anode | |
| WO2013121532A1 (ja) | ワイドバンドギャップ半導体装置 | |
| US10062746B2 (en) | Semiconductor rectifier and manufacturing method thereof | |
| CN103579375B (zh) | 一种SiC肖特基二极管及其制作方法 | |
| CN106876256B (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| JP5106604B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003318413A (ja) | 高耐圧炭化珪素ダイオードおよびその製造方法 | |
| CN107978642A (zh) | 一种GaN基异质结二极管及其制备方法 | |
| CN110600535A (zh) | 一种肖特基二极管芯片及其制备方法 | |
| CN112038393A (zh) | 一种碳化硅功率二极管器件及其制备方法 | |
| Lynch et al. | Design considerations for high voltage SiC power devices: An experimental investigation into channel pinching of 10kV SiC junction barrier schottky (JBS) diodes | |
| JP5406508B2 (ja) | 横型ｓｂｄ半導体装置 | |
| CN212725323U (zh) | 一种碳化硅mps器件 | |
| JP2002541682A (ja) | パンチスルーダイオード及び同ダイオードを製造する方法 | |
| JP2012248736A (ja) | 半導体装置 | |
| CN106298775B (zh) | 一种混合整流二极管及其制作方法 | |
| CN114497181B (zh) | 一种功率器件的体内复合终端结构及制备方法 | |
| CN106876471B (zh) | 双槽umosfet器件 | |
| CN105810756B (zh) | 一种混合pin肖特基二极管及其制备方法 | |
| CN115206790A (zh) | 垂直结构肖特基二极管制作工艺及肖特基二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220727 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 5 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |