WO2013121532A1 - ワイドバンドギャップ半導体装置 - Google Patents
ワイドバンドギャップ半導体装置 Download PDFInfo
- Publication number
- WO2013121532A1 WO2013121532A1 PCT/JP2012/053506 JP2012053506W WO2013121532A1 WO 2013121532 A1 WO2013121532 A1 WO 2013121532A1 JP 2012053506 W JP2012053506 W JP 2012053506W WO 2013121532 A1 WO2013121532 A1 WO 2013121532A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- band gap
- wide band
- gap semiconductor
- region
- conductivity type
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 93
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- 230000008021 deposition Effects 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000012535 impurity Substances 0.000 claims description 40
- 230000000737 periodic effect Effects 0.000 claims description 6
- 229910002601 GaN Inorganic materials 0.000 claims description 5
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical group [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 description 24
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 23
- 229910010271 silicon carbide Inorganic materials 0.000 description 22
- 239000010410 layer Substances 0.000 description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 238000000151 deposition Methods 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 230000005684 electric field Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000779 depleting effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- MTPVUVINMAGMJL-UHFFFAOYSA-N trimethyl(1,1,2,2,2-pentafluoroethyl)silane Chemical compound C[Si](C)(C)C(F)(F)C(F)(F)F MTPVUVINMAGMJL-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- IYYIVELXUANFED-UHFFFAOYSA-N bromo(trimethyl)silane Chemical group C[Si](C)(C)Br IYYIVELXUANFED-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
ワイドバンドギャップ半導体デバイスにおいて、金属/ワイドバンドギャップ半導体界面を有する装置の逆方向電圧印加時のリーク電流の増加や、オン抵抗の増加を抑制することを課題とし、第1導電型の高濃度ワイドバンドギャップ半導体基板と、該半導体基板上に形成された第1導電型の低濃度のワイドバンドギャップ半導体堆積膜と、該半導体堆積膜上に形成され、該半導体堆積膜との間でショットキー界面領域を構成する金属膜と、該半導体堆積膜の金属膜周辺部に対応する領域に形成された第2導電型の領域とを含み、該半導体堆積膜における該ショットキー界面領域は、第2導電型の領域に囲まれて複数個の周期的な島領域を構成している。
Description
本発明は、ワイドバンドギャップ半導体上に形成された金属/ワイドバンドギャップ半導体界面を有し、ワイドバンドギャップ半導体と金属膜との界面の一部がショットキー界面であるようなワイドバンドギャップ半導体装置に関するものである。
高耐圧、大電流を制御するパワー半導体素子の材料としては、従来シリコン単結晶が用いられている。パワー半導体素子にはいくつかの種類があり、用途に合わせてそれらが使い分けられているのが現状である。例えばバイポーラトランジスタやIGBT(絶縁ゲート型バイポーラトランジスタ)は、電流密度は多く取れるものの高速でのスイッチングができず、バイポーラトランジスタは数kHzが、IGBTでは数十kHz程度の周波数がその使用限界である。
一方パワーMOSFETは、大電流は取れないものの、数MHzまでの高速で使用できる。しかしながら、市場では大電流と高速性を兼ね備えたパワーデバイスへの要求は強く、IGBTやパワーMOSFETはその改良に力が注がれ、現在ではほぼ材料限界に近いところまで開発が進んできた。パワー半導体素子の観点からの材料検討も行われ、炭化珪素(以下SiCと略す)が次世代のパワー半導体素子として、低オン電圧、高速・高温特性に優れた素子であることから、注目を集めている(非特許文献1参照)。
SiCは化学的に非常に安定な材料であり、バンドギャップが3eVと広く、高温でも半導体として極めて安定的に使用できる。また、最大電界強度もシリコンより1桁以上大きいからである。これは、またもう一つのワイドバンドギャップ半導体材料の窒化ガリウム(以下GaN)にもあてはまる。
ワイドバンドギャップ半導体には、シリコンと同様に、金属を表面に堆積させることにより整流特性のあるショットキーバリアダイオードを製造できる。これらの理由から、ワイドバンドギャップ半導体を基板材料とした高耐圧で低オン抵抗のショットキーバリアダイオードが実現できる。
理想的な整流特性を有するダイオードは逆方向電圧を印加したときに電流は流れず、順方向電圧の印加に対しては抵抗を有しない。しかし、一般的に製造されるダイオードは逆方向電圧を印加すると微量の電流(リーク電流)が流れ、順方向にはいくらかの抵抗(オン抵抗)を有する。ショットキー界面を有する装置、例えばショットキーバリアダイオードはショットキーバリアハイトが大きいとリーク電流を抑えて耐圧を上げることができるが、オン抵抗が大きくなる。逆にショットキーバリアハイトが小さいとオン抵抗が小さくなるが、リーク電流が大きくなる。
理想的な整流特性を有するダイオードは逆方向電圧を印加したときに電流は流れず、順方向電圧の印加に対しては抵抗を有しない。しかし、一般的に製造されるダイオードは逆方向電圧を印加すると微量の電流(リーク電流)が流れ、順方向にはいくらかの抵抗(オン抵抗)を有する。ショットキー界面を有する装置、例えばショットキーバリアダイオードはショットキーバリアハイトが大きいとリーク電流を抑えて耐圧を上げることができるが、オン抵抗が大きくなる。逆にショットキーバリアハイトが小さいとオン抵抗が小さくなるが、リーク電流が大きくなる。
このように、逆方向電気特性のリーク電流と順方向電気特性のオン抵抗にはトレードオフの関係がある。これらの理由から、ショットキーバリアダイオード製造には用途に応じた金属が選択されるが、製造されたショットキーバリアダイオードのショトッキーバリアハイトは、半導体の電子親和力と金属の仕事関数によって特徴付けられるため、必ずしも用途に最適なショットキーバリアダイオードを製造することができない。
前述したようにワイドバンドギャップ半導体ショットキーバリアダイオードであってもショットキーバリアハイトが低ければリークが多くなる。この問題を解決する手段としてジャンクションバリアショットキー構造(以下JBS構造と略す)を採用したダイオードが利用されている。JBS構造は、第1導電型半導体のショットキー電極を第2導電型の半導体で挟むことによりショットキー界面部の第1導電型半導体を空乏化することによりリーク電流を抑えている。また、空乏層の厚さ(ショットキー界面から半導体基板方向に広がった空乏層の幅)が広くなればなるほどリーク電流は抑えられる。
一般的なJBS構造は、ショットキー界面を形成している第1導電型半導体と第2導電型半導体を交互にストライプ上に配置された構造(非特許文献2参照)や第1導電型半導体と第2導電型半導体を交互に同心円状に配置された構造(特許文献1参照)が利用されている。しかし、第2導電型半導体から離れた第1導電型半導体と金属のショットキー界面部分では空乏層の厚さが狭くなるためリーク電流を低減させる効果が薄れてしまう。また、リーク電流を抑えるために空乏層幅を広げる目的で、第1導電型半導体を挟んでいる第2導電型半導体の領域の距離を縮小するとオン抵抗が大きくなってしまう。
IEEE Transaction on Electron Devices(Vol.36,p.1811,1989)
Mater.Sci.Forum,600-603(2009)939
本発明は、ワイドバンドギャップ半導体デバイスにおいて、金属/ワイドバンドギャップ半導体界面を有する装置の逆方向電圧印加時のリーク電流の増加や、オン抵抗の増加を抑制することを課題とする。
上記課題は、次のようなワイドバンドギャップ半導体装置により解決される。
(1)第1導電型の高濃度ワイドバンドギャップ半導体基板と、該第1導電型の高濃度ワイドバンドギャップ半導体基板上に形成された第1導電型の低濃度のワイドバンドギャップ半導体堆積膜と、該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜上に形成され、該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜との間でショットキー界面領域を構成する金属膜と、該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜の金属膜周辺部に対応する領域に形成された第2導電型の領域とを含み、該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜における該ショットキー界面領域は、第2導電型の領域に囲まれて複数個の周期的な島領域を構成していることを特徴とするワイドバンドギャップ半導体装置。
(2)上記金属膜と上記島領域との接触面積をS1、上記第1導電型の低濃度のワイドバンドギャップ半導体堆積膜の不純物濃度をN1、上記金属膜と上記第2導電型の領域との接触面積をS2、上記第2導電型の領域の不純物濃度をN2とした場合、S2×N2≧S1×N1を満たすことを特徴とする(1)に記載のワイドバンドギャップ半導体装置。
(3)上記島領域の形状は、正多角形であることを特徴とする(1)又は(2)に記載のワイドバンドギャップ半導体装置。
(4)上記島領域の形状は、円形であることを特徴とする(1)又は(2)に記載のワイドバンドギャップ半導体装置。
(5)上記ワイドバンドギャップ半導体は、炭化珪素であることを特徴とする(1)ないし(4)のいずれかに記載のワイドバンドギャップ半導体装置。
(6)上記ワイドバンドギャップ半導体は、窒化ガリウムであることを特徴とする(1)ないし(4)のいずれかに記載のワイドバンドギャップ半導体装置。
(1)第1導電型の高濃度ワイドバンドギャップ半導体基板と、該第1導電型の高濃度ワイドバンドギャップ半導体基板上に形成された第1導電型の低濃度のワイドバンドギャップ半導体堆積膜と、該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜上に形成され、該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜との間でショットキー界面領域を構成する金属膜と、該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜の金属膜周辺部に対応する領域に形成された第2導電型の領域とを含み、該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜における該ショットキー界面領域は、第2導電型の領域に囲まれて複数個の周期的な島領域を構成していることを特徴とするワイドバンドギャップ半導体装置。
(2)上記金属膜と上記島領域との接触面積をS1、上記第1導電型の低濃度のワイドバンドギャップ半導体堆積膜の不純物濃度をN1、上記金属膜と上記第2導電型の領域との接触面積をS2、上記第2導電型の領域の不純物濃度をN2とした場合、S2×N2≧S1×N1を満たすことを特徴とする(1)に記載のワイドバンドギャップ半導体装置。
(3)上記島領域の形状は、正多角形であることを特徴とする(1)又は(2)に記載のワイドバンドギャップ半導体装置。
(4)上記島領域の形状は、円形であることを特徴とする(1)又は(2)に記載のワイドバンドギャップ半導体装置。
(5)上記ワイドバンドギャップ半導体は、炭化珪素であることを特徴とする(1)ないし(4)のいずれかに記載のワイドバンドギャップ半導体装置。
(6)上記ワイドバンドギャップ半導体は、窒化ガリウムであることを特徴とする(1)ないし(4)のいずれかに記載のワイドバンドギャップ半導体装置。
本発明によれば、ワイドバンドギャップ半導体上に形成されたショットキー界面を有する装置において、金属堆積膜と第1導電型の界面がショットキー界面である領域の周囲を第2導電型の領域に囲まれている構造で周期的に配置されているJBS構造を持つダイオードを設計することで、第2導電型の領域によって増加するオン抵抗の増加を回避できるとともに、リーク電流の抑えられた装置を製造できる。さらに、低ショットキーバリアハイトを持つショットキー界面を形成することや第1導電型半導体の不純物濃度を上げることでオン抵抗低減の効果を増加させることができる。
本発明は、第1導電型の高濃度ワイドバンドギャップ半導体基板と、該第1導電型の高濃度ワイドバンドギャップ半導体基板上に形成された第1導電型の低濃度のワイドバンドギャップ半導体堆積膜と、該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜上に形成され、該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜との間でショットキー界面領域を構成する金属膜と、該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜の金属膜周辺部に対応する領域に形成された第2導電型の領域とを含み、該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜における該ショットキー界面領域は、第2導電型の領域に囲まれて複数個の周期的な島領域を構成していることを特徴とするワイドバンドギャップ半導体装置である。
JBS構造では第1導電型の領域を空乏化するときの電圧が低いほどリーク電流は低くなる。第2導電型の領域をストライプ状に配置されたJBS構造では、一次元モデルで示されるように空乏層の広がり方が第1導電型半導体の不純物濃度と、第2導電型半導体の不純物濃度によって決まってしまう。
しかし、第2導電型の領域をストライプ状ではなく、第1導電型の領域を囲む形にすることにより、四方から第1導電型の領域を空乏化することができる。このため、同じ面積の第1導電型の領域を空乏化するための電圧が低くなるためリーク電流が抑えられる効果や、第1導電型の不純物濃度を上げてオン抵抗の低減する効果が期待できる。
しかし、第2導電型の領域をストライプ状ではなく、第1導電型の領域を囲む形にすることにより、四方から第1導電型の領域を空乏化することができる。このため、同じ面積の第1導電型の領域を空乏化するための電圧が低くなるためリーク電流が抑えられる効果や、第1導電型の不純物濃度を上げてオン抵抗の低減する効果が期待できる。
また、ショットキー界面の第1導電型の領域を空乏化させるためには、ショットキー界面を形成している面積の第1導電型半導体のキャリア総量よりも第2導電型半導体領域のキャリア総量の方が多くなければならない。このため、上記金属膜と上記島領域との接触面積をS1、上記第1導電型の低濃度のワイドバンドギャップ半導体堆積膜の不純物濃度をN1、上記金属膜と上記第2導電型の領域との接触面積をS2、上記第2導電型の領域の不純物濃度をN2とした場合、S2×N2≧S1×N1を満たすように設計する。
(第一実施形態)
図1は、本発明に係る第一実施形態であるSiC-JBSダイオードの断面図である。1×1018cm-3の窒素がドーピングされた厚さ300μmの(0001)面を有する高濃度n型SiC基板1表面上に、1.8×1016cm-3の窒素がドーピングされた厚さ6μmのn型のSiC堆積膜2を持ち、高濃度にリンをドーピングされたチャンネルストッパー3、高濃度のアルミニウムがドーピングされたp型不純物領域4、さらに電界を分散させるための、アルミニウムがドーピングされたp型不純物領域5が電界緩和領域となるp型不純物領域4から、周囲に1.5μm間隔で6本持ち、裏面にオーミック電極6、0.5μmの厚さの酸化シリコンで形成された層間絶縁膜である7、アルミニウムで形成された電極パッド9、外部装置との接続の為のボンディングワイヤー11をもつショットキーバリアダイオードである。ここで、ショットキー電極8は、たとえばチタンシリサイドと炭化チタンからなり、ショットキー電極8の下にp型不純物領域12が形成されている。ショットキー電極8はp型不純物領域4と4μm重なっている。
図1は、本発明に係る第一実施形態であるSiC-JBSダイオードの断面図である。1×1018cm-3の窒素がドーピングされた厚さ300μmの(0001)面を有する高濃度n型SiC基板1表面上に、1.8×1016cm-3の窒素がドーピングされた厚さ6μmのn型のSiC堆積膜2を持ち、高濃度にリンをドーピングされたチャンネルストッパー3、高濃度のアルミニウムがドーピングされたp型不純物領域4、さらに電界を分散させるための、アルミニウムがドーピングされたp型不純物領域5が電界緩和領域となるp型不純物領域4から、周囲に1.5μm間隔で6本持ち、裏面にオーミック電極6、0.5μmの厚さの酸化シリコンで形成された層間絶縁膜である7、アルミニウムで形成された電極パッド9、外部装置との接続の為のボンディングワイヤー11をもつショットキーバリアダイオードである。ここで、ショットキー電極8は、たとえばチタンシリサイドと炭化チタンからなり、ショットキー電極8の下にp型不純物領域12が形成されている。ショットキー電極8はp型不純物領域4と4μm重なっている。
図2は、本発明の第一実施形態として示したSiCショットキーバリアダイオードのレイアウト図の一例である。図2のI-I線にそった断面が図1Aにあたる。チャンネルストッパー3は構造全体を囲むように配置され、ショットキー電極8の形状は角に電界の集中が起こらないように、150μmの曲率を持った正方形とし、ショットキー電極8の周囲は終端構造用のp型不純物領域4と等間隔に4μm重なるように配置され、終端構造用のp型不純物領域4とFLR構造用のp型不純物領域5は等間隔になるように角の曲率を変化させた形状をもち、電極パッド9は外部装置との接続のため一部を露出するようにパッシベーション膜10を形成している。ここで、外部装置との接続の為に、ボンディングワイヤー11が露出された電極バッド9に接続される。
ショットキー電極8の下で窒素がドープされたn型層領域の最長部が3μmの正方形の形状で配置されアルミニウムがドーピングされた幅2μmのp型の領域で囲まれている島領域が周期的に配置されてp型不純物領域12が形成されている。このことから、リーク電流とオン抵抗が抑えられたJBSダイオードを提供することができる。
ショットキー電極8の下で窒素がドープされたn型層領域の最長部が3μmの正方形の形状で配置されアルミニウムがドーピングされた幅2μmのp型の領域で囲まれている島領域が周期的に配置されてp型不純物領域12が形成されている。このことから、リーク電流とオン抵抗が抑えられたJBSダイオードを提供することができる。
なお、本実施形態では、SiC(0001)面基板上のSiCに製造されたショットキーバリアダイオードの構造について説明したが、(000-1)面基板にも、同様に適用でき、GaNなどのワイドバンドギャップ半導体でも同様に適用できる。また、SiC基板上に製造されたショットキーバリアダイオードのショットキー界面を形成する金属をチタンを例として説明したが、チタンに限らずショットキー界面を形成する物質であれば同様に適用できる。また、島領域の形状を四角形としたが円形・三角形・六角形など周期的に配置できる形状であれば本発明の効果は得られることは言うまでもない。また、電界緩和構造としてp型で形成された不純物領域4、p型で形成された不純物領域5は、フローティングリミッティングリング(FLR)構造を構造例としてあげたが、ジャンクションターミネーションエクステンション(JTE)構造、フローティングプレート構造等のような電界緩和構造でも本発明の効果は得られることは言うまでもない。また、n型のSiC基板にp型の電界緩和領域を形成した構造を構造例としてあげたが、p型のSiC基板にn型の電界緩和領域を形成した構造等のような異なる導電型を利用した構造でも本発明の効果は得られることは言うまでもない。
図3のA~Fは、本発明の第一実施形態に示したJBS構造ダイオードの製造工程を示した断面図である。
図3Aにおいて、1×1018cm-3の窒素がドーピングされた厚さ300μmの(0001)面を有する高濃度n型基板1表面上には、1.8×1016cm-3の窒素がドーピングされた厚さ6μmの低濃度n型堆積膜2が堆積される。
図3Aにおいて、1×1018cm-3の窒素がドーピングされた厚さ300μmの(0001)面を有する高濃度n型基板1表面上には、1.8×1016cm-3の窒素がドーピングされた厚さ6μmの低濃度n型堆積膜2が堆積される。
前記SiC基板に、チャンネルストッパー3を形成するために図3Bにおいて、リンを注入する。図3Cにおいて、終端構造用のp型不純物領域4とFLR構造用のp型不純物領域5とp型不純物領域12を形成するためにアルミニウムを注入する。チャンネルストッパー3用のn型不純物領域を形成するために注入されたリンと終端構造用のp型不純物領域4とFLR構造用のp型不純物領域5とp型不純物領域12を形成するために注入されたアルミニウムを活性化するために、Ar雰囲気中において1650℃で240秒間の活性化を行う。
図3Dにおいて、前記SiC基板裏面にオーミック電極6を形成する。前記SiC基板上に、層間絶縁膜7を形成し、ショットキー電極を形成する部分に、たとえばチタンを真空中で蒸着し、たとえばチタンシリサイドと炭化チタンからなるショットキー電極8を形成するために、たとえばアルゴン雰囲気中で500℃で5分間の処理を行う。ショットキー電極8の終端部分は、ショットキーバリアダイオードを高耐圧素子として動作させるためにショットキー電極8の端とp型不純物領域4が重なるようにする。図3Eにおいて、ショットキー電極を外部装置と接続するためのパッドとしてアルミニウムからなる電極パッド9を形成する。図3Fにおいて、表面に高電圧による放電を防ぐためのパッシベーション膜10として、ポリイミド膜を堆積し、電極バッド9に外部装置との接続用ボンディングワイヤー11を接続する。
図4は、第一実施形態に示した周期的構造を持つSiC-JBSダイオードについて、ショットキー電極8の下のp型不純物領域12で窒素がドープされたn型層領域の幅と200A/cm2の電流を流したときのオン抵抗の関係である。ショットキー電極8の下のp型不純物領域12で窒素がドープされたn型不純物領域の幅を1μm以上にするとオン抵抗の増加が抑えられるといえる。
図5は、第一実施形態に示した周期的構造を持つSiC-JBSダイオードについて、ショットキー電極8の下のp型不純物領域12の島領域のn型層領域の幅と逆方向電圧を印加したときの耐圧の関係である。ショットキー電極8の下のp型不純物領域12のn型層領域の島領域の幅を4μm以下にすると耐圧の低下を2割以下に抑えられるといえる。
(第二実施形態)
本発明の第二実施形態について説明する。図6は、第二実施形態として示したSiCショットキーバリアダイオードのレイアウト図の一例である。本実施形態は、島領域の形状を第1実施形態に対して変更したものであり、その他に関しては、第一実施形態と同様である。
図6において、ショットキー電極8の下のp型不純物領域12にn型層領域の最長部が3μmの正六角形の形状で配置されアルミニウムがドーピングされた幅2μmのp型の領域で囲まれている島領域が周期的に配置されている。
本発明の第二実施形態について説明する。図6は、第二実施形態として示したSiCショットキーバリアダイオードのレイアウト図の一例である。本実施形態は、島領域の形状を第1実施形態に対して変更したものであり、その他に関しては、第一実施形態と同様である。
図6において、ショットキー電極8の下のp型不純物領域12にn型層領域の最長部が3μmの正六角形の形状で配置されアルミニウムがドーピングされた幅2μmのp型の領域で囲まれている島領域が周期的に配置されている。
この構造によれば、ショットキー界面を持つ領域を空乏化する際に、6辺から空乏化されるため、ショットキー界面下の空乏層厚さがより低電圧で厚くすることが可能となりリーク電流を抑えることが可能となる。また、同等の最長部を持つ正多角形であれば、辺の数が多いほど面積が大きくなるためオン抵抗の低減も可能となる。
(第三実施形態)
本発明の第三実施形態について説明する。図7は、第三実施形態として示したSiCショットキーバリアダイオードのマスクレイアウト図の一例である。本実施形態は、島領域の形状を第1実施形態に対して変更したものであり、その他に関しては、第一、二実施形態と同様である。
図7において、ショットキー電極8の下のp型不純物領域12に直径が3μmの円形の形状で配置されアルミニウムがドーピングされた幅2μmのp型の領域で囲まれているn型層領域の島領域が周期的に配置されている。
本発明の第三実施形態について説明する。図7は、第三実施形態として示したSiCショットキーバリアダイオードのマスクレイアウト図の一例である。本実施形態は、島領域の形状を第1実施形態に対して変更したものであり、その他に関しては、第一、二実施形態と同様である。
図7において、ショットキー電極8の下のp型不純物領域12に直径が3μmの円形の形状で配置されアルミニウムがドーピングされた幅2μmのp型の領域で囲まれているn型層領域の島領域が周期的に配置されている。
この構造から、ショットキー界面を持つ領域を空乏化する際に、円周から同等に空乏化されるため、ショットキー界面下の空乏層厚さを最も効率よく低電圧で厚くすることが可能となりリーク電流を抑えることが可能となる。また、円は同等の最長部を持つ正多角形の極限の形状であるため、効率のよいオン抵抗の低減が可能となる。
以上、本発明の実施形態を詳述したが、本発明は前記実施形態に限定されるものではない。そして、本発明の趣旨を逸脱することがなければ、種々の設計変更を行うことが可能である。
発明を実施するための形態において、ある終端構造を持つJBS構造のダイオードにおける断面図に従って説明したが、ワイドバンドギャップ半導体上に形成されたショットキー界面が存在する装置であれば、本発明の趣旨を逸脱しない範囲の構造、たとえばショットキーバリアを利用するDMT構造、TMBS構造をもつダイオードのようなショットキー接合を利用する装置に対応させることができることはいうまでもないことである。
1 高濃度n型SiC基板
2 低濃度n型SiC堆積膜
3 チャンネルストッパー
4 p型不純物領域(終端)
5 p型不純物領域(FLR)
6 オーミック電極
7 層間絶縁膜
8 ショットキー電極
9 電極パッド
10 パッシベーション膜
11 ボンディングワイヤー
12 p型不純物領域(JBS)
2 低濃度n型SiC堆積膜
3 チャンネルストッパー
4 p型不純物領域(終端)
5 p型不純物領域(FLR)
6 オーミック電極
7 層間絶縁膜
8 ショットキー電極
9 電極パッド
10 パッシベーション膜
11 ボンディングワイヤー
12 p型不純物領域(JBS)
Claims (6)
- 第1導電型の高濃度ワイドバンドギャップ半導体基板と、該第1導電型の高濃度ワイドバンドギャップ半導体基板上に形成された第1導電型の低濃度のワイドバンドギャップ半導体堆積膜と、該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜上に形成され、該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜との間でショットキー界面領域を構成する金属膜と、該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜の金属膜周辺部に対応する領域に形成された第2導電型の領域とを含み、該第1導電型の低濃度のワイドバンドギャップ半導体堆積膜における該ショットキー界面領域は、第2導電型の領域に囲まれて複数個の周期的な島領域を構成していることを特徴とするワイドバンドギャップ半導体装置。
- 上記金属膜と上記島領域との接触面積をS1、上記第1導電型の低濃度のワイドバンドギャップ半導体堆積膜の不純物濃度をN1、上記金属膜と上記第2導電型の領域との接触面積をS2、上記第2導電型の領域の不純物濃度をN2とした場合、S2×N2≧S1×N1を満たすことを特徴とする請求項1に記載のワイドバンドギャップ半導体装置。
- 上記島領域の形状は、正多角形であることを特徴とする請求項1又は2に記載のワイドバンドギャップ半導体装置。
- 上記島領域の形状は、円形であることを特徴とする請求項1又は2に記載のワイドバンドギャップ半導体装置。
- 上記ワイドバンドギャップ半導体は、SiCであることを特徴とする請求項1ないし4のいずれか1項に記載のワイドバンドギャップ半導体装置。
- 上記ワイドバンドギャップ半導体は、窒化ガリウムであることを特徴とする請求項1ないし4のいずれか1項に記載のワイドバンドギャップ半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/365,152 US9455326B2 (en) | 2012-02-15 | 2012-02-15 | Wide bandgap semiconductor device |
PCT/JP2012/053506 WO2013121532A1 (ja) | 2012-02-15 | 2012-02-15 | ワイドバンドギャップ半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2012/053506 WO2013121532A1 (ja) | 2012-02-15 | 2012-02-15 | ワイドバンドギャップ半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2013121532A1 true WO2013121532A1 (ja) | 2013-08-22 |
Family
ID=48983694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2012/053506 WO2013121532A1 (ja) | 2012-02-15 | 2012-02-15 | ワイドバンドギャップ半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9455326B2 (ja) |
WO (1) | WO2013121532A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104465794A (zh) * | 2013-09-24 | 2015-03-25 | 三垦电气株式会社 | 半导体装置 |
JP2016004965A (ja) * | 2014-06-19 | 2016-01-12 | 株式会社東芝 | 半導体装置 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2850660A1 (en) * | 2012-05-17 | 2015-03-25 | General Electric Company | Semiconductor device with junction termination extension |
WO2014087601A1 (ja) * | 2012-12-03 | 2014-06-12 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP2015032627A (ja) * | 2013-07-31 | 2015-02-16 | 株式会社東芝 | 半導体装置 |
JP6745458B2 (ja) * | 2015-04-15 | 2020-08-26 | パナソニックIpマネジメント株式会社 | 半導体素子 |
CN107924953B (zh) | 2015-07-03 | 2019-09-27 | Abb瑞士股份有限公司 | 具有增强的浪涌电流能力的结势垒肖特基二极管 |
JP6719090B2 (ja) * | 2016-12-19 | 2020-07-08 | パナソニックIpマネジメント株式会社 | 半導体素子 |
EP3654387A4 (en) * | 2017-07-08 | 2021-03-31 | Flosfia Inc. | SEMICONDUCTOR DEVICE |
EP3712962B1 (en) * | 2019-03-22 | 2023-06-07 | STMicroelectronics S.r.l. | Semiconductor mps diode with reduced current-crowding effect and manufacturing method thereof |
IT202000018127A1 (it) * | 2020-07-27 | 2022-01-27 | St Microelectronics Srl | Dispositivo mps scalabile basato su sic, metodo di fabbricazione del dispositivo mps e apparecchio elettronico comprendente il dispositivo mps |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002314098A (ja) * | 2001-04-13 | 2002-10-25 | Sanken Electric Co Ltd | 半導体装置 |
JP2009094433A (ja) * | 2007-10-12 | 2009-04-30 | National Institute Of Advanced Industrial & Technology | 炭化珪素装置 |
JP2010087483A (ja) * | 2008-09-08 | 2010-04-15 | Mitsubishi Electric Corp | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3943749B2 (ja) | 1999-02-26 | 2007-07-11 | 株式会社日立製作所 | ショットキーバリアダイオード |
JP2006352006A (ja) | 2005-06-20 | 2006-12-28 | Sumitomo Electric Ind Ltd | 整流素子およびその製造方法 |
US20070228505A1 (en) * | 2006-04-04 | 2007-10-04 | Mazzola Michael S | Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making |
JP4375439B2 (ja) | 2007-05-30 | 2009-12-02 | 株式会社デンソー | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
JP4333782B2 (ja) | 2007-07-05 | 2009-09-16 | 株式会社デンソー | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
JP5083885B2 (ja) | 2007-11-20 | 2012-11-28 | 日本インター株式会社 | Jbsおよびmosfet |
JP2009158519A (ja) | 2007-12-25 | 2009-07-16 | Toyota Motor Corp | 半導体装置及びその製造方法 |
JP2010040857A (ja) | 2008-08-06 | 2010-02-18 | Toshiba Corp | 半導体装置 |
-
2012
- 2012-02-15 US US14/365,152 patent/US9455326B2/en not_active Expired - Fee Related
- 2012-02-15 WO PCT/JP2012/053506 patent/WO2013121532A1/ja active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002314098A (ja) * | 2001-04-13 | 2002-10-25 | Sanken Electric Co Ltd | 半導体装置 |
JP2009094433A (ja) * | 2007-10-12 | 2009-04-30 | National Institute Of Advanced Industrial & Technology | 炭化珪素装置 |
JP2010087483A (ja) * | 2008-09-08 | 2010-04-15 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104465794A (zh) * | 2013-09-24 | 2015-03-25 | 三垦电气株式会社 | 半导体装置 |
JP2016004965A (ja) * | 2014-06-19 | 2016-01-12 | 株式会社東芝 | 半導体装置 |
CN105280724A (zh) * | 2014-06-19 | 2016-01-27 | 株式会社东芝 | 半导体装置 |
Also Published As
Publication number | Publication date |
---|---|
US20140327019A1 (en) | 2014-11-06 |
US9455326B2 (en) | 2016-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2013121532A1 (ja) | ワイドバンドギャップ半導体装置 | |
JP2012094683A (ja) | ワイドバンドギャップ半導体装置 | |
JP2015207780A (ja) | ワイドバンドギャップ半導体装置 | |
JP6053103B2 (ja) | ワイドバンドギャップ半導体装置およびその製造方法 | |
JP5406171B2 (ja) | SiC半導体装置 | |
US20080083966A1 (en) | Schottky barrier semiconductor device | |
JP5943819B2 (ja) | 半導体素子、半導体装置 | |
US10090417B2 (en) | Silicon carbide semiconductor device and fabrication method of silicon carbide semiconductor device | |
US9142687B2 (en) | Semiconductor diode device | |
JP2016208030A (ja) | 半導体素子及びその製造方法 | |
WO2015008385A1 (ja) | パワーモジュール | |
JP2015056471A (ja) | 半導体装置及びその製造方法 | |
JP5106604B2 (ja) | 半導体装置およびその製造方法 | |
JP2012129299A (ja) | 異種材料接合型ダイオード及びその製造方法 | |
JP6384944B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
KR20140035594A (ko) | 쇼트키 배리어 다이오드 및 그 제조 방법 | |
JP2014045211A (ja) | SiC半導体装置 | |
JP2017112193A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012156548A (ja) | フリーホイールダイオードを有する回路装置 | |
JP2012227419A (ja) | ワイドギャップ半導体装置 | |
JP2015029099A (ja) | 窒化ガリウム系ダイオード及びその製造方法 | |
JP2015149375A (ja) | ダイオード | |
US11869944B2 (en) | Scalable MPS device based on SiC | |
CN215988778U (zh) | 一种肖特基二极管 | |
JP2012094889A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 12868669 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 14365152 Country of ref document: US |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 12868669 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: JP |