CN105280724A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN105280724A
CN105280724A CN201410577594.2A CN201410577594A CN105280724A CN 105280724 A CN105280724 A CN 105280724A CN 201410577594 A CN201410577594 A CN 201410577594A CN 105280724 A CN105280724 A CN 105280724A
Authority
CN
China
Prior art keywords
mentioned
semiconductor device
electrode
semiconductor
semiconductor regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410577594.2A
Other languages
English (en)
Other versions
CN105280724B (zh
Inventor
堀阳一
野田隆夫
大田刚志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN105280724A publication Critical patent/CN105280724A/zh
Application granted granted Critical
Publication of CN105280724B publication Critical patent/CN105280724B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/4813—Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)

Abstract

本发明的实施方式提供一种抑制阳极电极与二极管的密接力下降、抑制二极管的浪涌耐受量下降的半导体装置。实施方式的半导体装置具备：第1电极；第2电极；第1导电型的第1半导体区域，设在上述第1电极与上述第2电极之间，与上述第1电极接触；第2导电型的第2半导体区域，有选择地设在上述第1半导体区域与上述第2电极之间；接触区域，设在上述第2半导体区域与上述第2电极之间，与上述第2半导体区域及上述第2电极接触；多个第2导电型的第3半导体区域，设在上述第2电极与上述第1半导体区域之间，与上述第2电极接触；以及配线，与上述第2电极接触，与上述第2电极的接合部分位于上述第3半导体区域的上方，不位于上述接触区域的上方。

Description

半导体装置
相关申请
本申请享受以日本专利申请2014－126256号(申请日：2014年6月19日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
技术领域
本发明的实施方式涉及半导体装置。
背景技术
作为具有整流功能的半导体装置，已知有混有肖特基势垒接合和pn接合的JBS(JunctionBarrierSchottky)二极管。JBS二极管具有形成在n型半导体区域内的多个p型半导体区域、和与n型半导体区域及p型半导体区域接触的肖特基势垒金属。JBS二极管是在逆向偏压时将n型半导体区域与肖特基电极的界面处的电场缓和、将泄流降低的构造。在半导体装置中，实现对浪涌电压等的耐受量的进一步提高是重要的。
JBS二极管可以在较低的电压下使电流的上升较快的肖特基势垒二极管发挥功能，在较高的电压下使浪涌耐受量较高的PIN二极管发挥功能。此外，有在阳极电极与PIN二极管之间设置硅化物区域的情况。由此，阳极电极与PIN二极管的电气接触性提高。
但是，如果在PIN二极管的正上方或其附近设置接合线，则电流集中于PIN二极管，有其浪涌耐受量下降、或给接合线正下方的PIN部的硅化物区域带来损伤而阳极电极与PIN二极管的密接力下降的情况。
发明内容
本发明要解决的课题是提供一种抑制阳极电极与二极管的密接力下降、抑制二极管的浪涌耐受量下降的半导体装置。
技术方案的半导体装置具备：第1电极；第2电极；第1导电型的第1半导体区域，设在上述第1电极与上述第2电极之间，与上述第1电极接触；第2导电型的第2半导体区域，有选择地设在上述第1半导体区域与上述第2电极之间；接触区域，设在上述第2半导体区域与上述第2电极之间，与上述第2半导体区域及上述第2电极接触；多个第2导电型的第3半导体区域，设在上述第2电极与上述第1半导体区域之间，与上述第2电极接触；以及配线，与上述第2电极接触，与上述第2电极的接合部分位于上述第3半导体区域的上方，不位于上述接触区域的上方。
附图说明
图1(a)是表示有关第1实施方式的半导体装置的示意平面图，图1(b)是表示有关第1实施方式的半导体装置的示意剖视图。
图2(a)及图2(b)是表示有关第1实施方式的半导体装置的示意剖视图。
图3(a)是表示有关参考例的半导体装置的示意平面图，图3(b)是表示有关参考例的半导体装置的示意剖视图。
图4(a)及图4(b)是表示有关参考例的半导体装置的示意剖视图。
图5是表示有关参考例的半导体装置的正向特性的一例的曲线图。
图6(a)是表示有关第1实施方式的半导体装置的示意平面图，图6(b)是表示有关第1实施方式的半导体装置的示意剖视图。
图7(a)是表示有关第2实施方式的第1实施例的半导体装置的示意平面图，图7(b)是表示有关第2实施方式的第2实施例的半导体装置的示意平面图。
图8(a)是表示有关第2实施方式的第3实施例的半导体装置的示意平面图，图8(b)是表示有关第2实施方式的第4实施例的半导体装置的示意平面图，图8(c)是表示有关第2实施方式的第5实施例的半导体装置的示意平面图。
图9(a)是表示有关第3实施方式的第1实施例的半导体装置的示意平面图，图9(b)是表示有关第3实施方式的第2实施例的半导体装置的示意平面图。
具体实施方式
以下，参照附图对实施方式进行说明。在以下的说明中，对于相同的部件赋予相同的标号，关于已说明一次的部件适当省略其说明。
(第1实施方式)
图1(a)是表示有关第1实施方式的半导体装置的示意平面图，图1(b)是表示有关第1实施方式的半导体装置的示意剖视图。
图2(a)及图2(b)是表示有关第1实施方式的半导体装置的示意剖视图。
这里，在图1(b)中表示图1(a)的B－B’线截面。
在图2(a)中，表示没有配置图1(a)的半导体区域35的A－A’线截面，在图2(b)中，表示配置有图1(a)的半导体区域35的B－B’线截面。
此外，在图1(a)中没有显示图1(b)所示的阳极电极11。
如图1(a)～图2(b)所示，有关第1实施方式的半导体装置1具备阴极电极10(第1电极)、阳极电极11(第2电极)、半导体区域20(第1半导体区域)、半导体区域30(第2半导体区域)、半导体区域35(第3半导体区域)、硅化物区域40(接触区域)、配线50和保护层70。
半导体区域20设在阴极电极10与阳极电极11之间。半导体区域20接触在阴极电极10上。半导体区域20具有n+型的第1部21、和杂质浓度比第1部21低的n型的第2部22。第1部21设在阴极电极10侧，第2部设在阳极电极11侧。
如图2(a)所示，半导体区域30有选择地设在半导体区域20与阳极电极11之间。半导体区域30的导电型是p+型。在半导体装置1中，由半导体区域30、半导体区域20的第2部22及半导体区域20的第1部21构成双极型的PIN二极管(p+型层/n型层/n+型层)。另外，如图2(b)所示，半导体区域35在C－C’线截面中在X方向上延伸。
硅化物区域40设在半导体区域30与阳极电极11之间。硅化物区域40与半导体区域30及阳极电极11接触。半导体区域30与硅化物区域40进行欧姆接触。通过将硅化物区域40设在半导体区域30与阳极电极11之间，半导体区域30与阳极电极11的电气接触变得良好。
硅化物区域40通过利用激光加热、PEP(PhotoEngravingProcess，照片雕刻工艺)工序等形成。例如，可以在使金属膜接触半导体区域30之后，通过对半导体区域30与金属膜的接合部分照射激光，来形成接触在半导体区域30上的硅化物区域40。在被照射激光的部分中，半导体区域30的硅成分与金属成分反应而形成硅化物区域40。此外，也可以在使用PEP工艺而在半导体区域30上有选择地形成金属膜后，通过将半导体区域30和金属膜退火而形成硅化物区域40。
配线50是接合线。配线50接触在阳极电极11上。配线50与阳极电极11的接合既可以通过钎焊接合，也可以通过直接接合。作为直接接合的方法，可以举出超声波接合、压接等的方法。在半导体装置1中，调整接合部分50c的位置，以使配线50与阳极电极11的接合部分50c不位于硅化物区域40之上。
此外，如图1(b)所示，半导体区域20接触在阳极电极11上。半导体区域20与阳极电极11进行肖特基接触。在半导体装置1中，由半导体区域20及阳极电极11构成肖特基势垒二极管(SBD)。
进而，在阳极电极11与半导体区域20之间设有多个半导体区域35。硅化物区域40被半导体区域35夹持。半导体区域35的导电型是p型。半导体区域35接触在阳极电极11上。多个半导体区域35在与从阴极电极10朝向阳极电极11的方向(例如Z方向)交叉的方向(例如X方向)上延伸。在多个半导体区域35的各自之间，存在半导体区域20的一部分。
在半导体装置1中，被相邻的p型的半导体区域35夹持的n型的半导体区域20与阳极电极11肖特基接触，构成JBS二极管(JunctionBarrierSchottkyDiode)。即，在半导体装置1中，同时设有PIN二极管和JBS二极管。
此外，如图1(a)所示，在俯视配线50与阳极电极11的接合部分50c的情况下，接合部分50c被硅化物区域40包围。在半导体装置1中，设有多个配线50，多个配线50的各个配线的接合部分50c被硅化物区域40包围。
硅化物区域40具有第1区域40a、和连接在第1区域40a上的第2区域40b。在半导体装置1中，设有多个第1区域40a。第1区域40a在与Z方向交叉的方向(例如Y方向)上延伸。第2区域40b将第1区域40a包围。第1区域40a的线宽和第2区域40b的线宽既可以相同也可以不同。同样，硅化物区域40下的半导体区域30也例如具有在Y方向上延伸的区域和将其包围的区域。
配线50的接合部分50c在第1区域40a延伸的方向上延伸。接合部分50c与第1区域40a延伸的方向大致平行地延伸。接合部分50c在X方向上排列。多个第1区域40a被相邻的接合部分50c夹持。
在实施方式中，关于n+型及n型，可以称作第1导电型，关于p+型及p型，可以称作第2导电型。这里，按照n+型、n型的顺序、或者p+型、p型的顺序，意味着杂质浓度变低。
半导体区域20、半导体区域30及半导体区域35的各自的主成分例如是碳化硅(SiC)、硅(Si)等。
当半导体装置1的半导体材料以碳化硅(SiC)为主成分时，作为第1导电型的杂质元素，使用例如氮(N)、磷(P)等。作为第2导电型的杂质元素，使用例如铝(Al)、硼(B)等。
当半导体装置1的半导体材料以硅(Si)为主成分时，作为第1导电型的杂质元素，使用例如磷(P)、砷(As)等。作为第2导电型的杂质元素，使用例如硼(B)等。
阴极电极10及阳极电极11的材料例如是包含从铝(Al)、钛(Ti)、镍(Ni)、钨(W)、钼(Mo)、铜(Cu)、金(Au)、铂(Pt)等的群中选择的至少一种的金属。关于这些金属，也可以是层叠构造。例如，阳极电极11也可以是从半导体区域20侧起以Ti/Al的顺序层叠的层叠体。此外，配线50的材料例如是金(Au)、铝(Al)等。
此外，硅化物区域40是将从镍(Ni)、铝(Al)、钛(Ti)、钨(W)、钼(Mo)、铜(Cu)、金(Au)、铂(Pt)等中选择的至少一种金属进行硅化的层。
在说明半导体装置1的作用之前，说明有关参考例的半导体装置100的作用。
图3(a)是表示有关参考例的半导体装置的示意平面图，图3(b)是表示有关参考例的半导体装置的示意剖视图。
图4(a)及图4(b)是表示有关参考例的半导体装置的示意剖视图。
这里，在图3(b)中表示图3(a)的B－B’线截面。
在图4(a)中，表示没有配置图3(a)的半导体区域35的A－A’线截面，在图4(b)中，表示配置有图3(a)的半导体区域35的B－B’线截面。
在有关参考例的半导体装置100中，在硅化物区域40(第1区域40a)的正上方设有配线50。半导体装置100的构造除了在硅化物区域40(第1区域40a)的正上方设有配线50这一点以外，与半导体装置1的构造相同。即，在半导体装置100中，也由半导体区域30、半导体区域20的第2部22及半导体区域20的第1部21构成PIN二极管。进而，由半导体区域20、半导体区域35及阳极电极11构成JBS二极管。
图5是表示有关参考例的半导体装置的正向特性的一例的曲线图。图5的横轴表示阳极电压(正偏压电压)(VA)，纵轴表示阳极电流(正向电流)(IA)。
在半导体装置100中，正偏压电压(V)在达到PIN二极管的内置电压(Vbi)之前，已经在JBS中超过上升电压(VT)，经由具有肖特基接合的JBS而流过的正向电流(I)为支配性的。这里，所谓正偏压，是指阳极电极11的电位比阴极电极10的电位高的状态。进而，如果正偏压电压(V)超过PIN二极管的内置电压(Vbi)，则经由PIN二极管而流过的正向电流(I)为支配性的。
即，在半导体装置100中，在正偏压电压(V)达到内置电压(Vbi)之前，JBS优先地发挥功能，在正偏压电压(V)超过内置电压(Vbi)的情况下，PIN二极管优先地发挥功能。由此，在半导体装置100中，开关特性变好，浪涌耐受量提高。
此外，在反偏压施加时，促进了被相邻的半导体区域35夹持的半导体区域20的耗尽，抑制肖特基接合部分处的泄露电流。这里，所谓反偏压，是指阴极电极10的电位比阳极电极11的电位高的状态。
但是，硅化物区域40通过硅与金属的热反应而形成。这里，在热反应后的硅化物区域40中，有在其表面上形成凹凸、或在其内部形成空隙的情况。
在将半导体装置100制品出厂之前，有作为确认配线50与阳极电极11的密接力的手段而实施将配线50从阳极电极11起用规定的力拉伸的拉伸试验的情况。此外，在将配线50直接接合到阳极电极11的情况下，有经由配线50对硅化物区域40施加规定的推压力的情况。进而，有通过配线50的弹性力对接合部分50c的正下方施加规定的应力的情况。
因而，如果如半导体装置100那样在硅化物区域40(第1区域40a)的正上方设置配线50，则在硅化物区域40中作用负荷，容易在硅化物区域40内发生裂纹40cr(缺陷、龟裂等)(图4(a))。如果发生这样的裂纹40cr，则硅化物区域40与半导体区域30的密接力、或者硅化物区域40与阳极电极11的密接力下降。进而，通过裂纹40cr的发生，在硅化物区域40下的半导体区域中也发生裂纹，例如有给PIN二极管的整流特性带来不良影响、或成为泄露电流的发生原因的情况。
此外，有在配线50中流过浪涌电流的情况。在这样的情况下，如果在硅化物区域40(第1区域40a)的正上方设置配线50，半导体区域30与硅化物区域40进行欧姆接触，则浪涌电流集中在配线50正下方的半导体区域30。由此，有浪涌电流集中在特定的半导体区域30，从而包括该半导体区域30的PIN二极管出现热破坏的情况。
相对于此，以下说明第1实施方式的半导体装置1的作用。
图6(a)是表示有关第1实施方式的半导体装置的示意平面图，图6(b)是表示有关第1实施方式的半导体装置的示意剖视图。
这里，在图6(b)中，表示图6(a)的A－A’线截面。此外，在图6(a)中，没有显示图6(b)所示的阳极电极11、配线50。
在半导体装置1中，在硅化物区域40(第1区域40a)的正上方没有设置配线50。因而，即使对半导体装置1进行配线50的拉伸试验及配线50与阳极电极11的直接接合、或在配线50中有弹性力，在半导体装置1中也与半导体装置100相比而将作用于硅化物区域40的负荷降低。
因而，在半导体装置1中，不易在硅化物区域40内发生裂纹，硅化物区域40与半导体区域30的密接力的下降、或者硅化物区域40与阳极电极11的密接力的下降被抑制。进而，在硅化物区域40下的半导体区域中也不易发生裂纹。
此外，图6(a)所示的接合部分50c与第2区域40b之间的距离d1、和接合部分50c与第1区域40a之间的距离d2也可以大致相同。进而，图6(a)所示的接合部分50c与第2区域40b之间的距离d3、和接合部分50c与第2区域40b之间的距离d4也可以大致相同。如果是这样的配置，则进一步抑制局部性的浪涌电流的通电。
例如，在图6(b)中，表示从配线50向阴极电极10流过浪涌电流I的状况。在半导体装置1中，浪涌电流I在连接于配线50上的阳极电极11内暂时被分散，分散后的浪涌电流I经由PIN二极管向阴极电极10流动。因而，浪涌电流不易集中于特定的半导体区域30，包括该半导体区域30的PIN二极管不易出现热破坏。
这样，在半导体装置1中，阳极电极11与PIN二极管的密接力下降被抑制，PIN二极管的浪涌耐受量下降被抑制。即，避免通过在接合部分50c的正下方配置PIN部而发生的密接力下降，并且通过PIN部将接合部分50c包围。由此，在半导体装置1中，能够在PIN部的较大的区域中流过大电流，浪涌电流耐受量提高。
另外，所谓浪涌耐受量，例如是指在突发性的电流或电压进入时元件不被破坏那样的用来确保元件的可靠性的电气特性。半导体装置1具有比半导体装置100高的浪涌耐受量。
(第2实施方式)
图7(a)是表示有关第2实施方式的第1实施例的半导体装置的示意平面图，图7(b)是表示有关第2实施方式的第2实施例的半导体装置的示意平面图。
图8(a)是表示有关第2实施方式的第3实施例的半导体装置的示意平面图，图8(b)是表示有关第2实施方式的第4实施例的半导体装置的示意平面图，图8(c)是表示有关第2实施方式的第5实施例的半导体装置的示意平面图。
在图7(a)所示的半导体装置2中，相邻的接合部分50c在Y方向上错开而在X方向上排列。这里，接合部分50c与第2区域40b之间的距离d1、和接合部分50c与第1区域40a之间的距离d2也可以大致相同。此外，接合部分50c与第2区域40b之间的距离d3比接合部分50c与第2区域40b之间的距离d4短。
此外，如图7(b)所示的半导体装置3那样，硅化物区域40的第1区域40a的数量也可以是1个。这里，接合部分50c与第2区域40b之间的距离d1、和接合部分50c与第1区域40a之间的距离d2也可以大致相同。此外，接合部分50c与第2区域40b之间的距离d3、和接合部分50c与第2区域40b之间的距离d4也可以大致相同。
此外，如图8(a)所示的半导体装置4那样，硅化物区域40的第1区域40a也可以具有在Y方向上延伸的部分40aa、和在X方向上延伸的部分40ab。如果是这样的构造，则向PIN二极管流动的浪涌电流被进一步分散，浪涌耐受量进一步提高。这里，接合部分50c与第2区域40b之间的距离d1、和接合部分50c与第1区域40a的部分40aa之间的距离d2也可以大致相同。此外，接合部分50c与第2区域40b之间的距离d3、和接合部分50c与第1区域40a的部分ab之间的距离d4也可以大致相同。
此外，如图8(b)所示的半导体装置5A那样，不需要使接合部分50c与第1区域40a延伸的方向大致平行地延伸，接合部分50c延伸的方向与第1区域40a延伸的方向也可以交叉。此外，接合部分50c也可以是图8(c)所示的半导体装置5B的配置。通过这样的接合部分50c的倾斜配置，使配线50的根数增加、或使配线50的直径变大，能够降低其电阻。
通过以上说明的半导体装置2～5，也起到与半导体装置1相同的作用效果。
(第3实施方式)
图9(a)是表示有关第3实施方式的第1实施例的半导体装置的示意平面图，图9(b)是表示有关第3实施方式的第2实施例的半导体装置的示意平面图。
在图9(a)所示的半导体装置6中，1个配线50具有多个接合部分50c。如果是这样的构造，则能够减少配线50的根数。例如，在Y方向上排列的接合部分50c通过环回(loop)状的连接部50rp连接。并且，多个接合部分50c分别被硅化物区域40包围。
这里，接合部分50c与第2区域40b之间的距离d1、和接合部分50c与第1区域40a的部分40aa之间的距离d2也可以大致相同。此外，接合部分50c与第2区域40b之间的距离d3、和接合部分50c与第1区域40a的部分ab之间的距离d4也可以大致相同。
此外，使接合部分50c延伸的方向并不限定于Y方向。例如也可以如图9(b)所示的半导体装置7那样在X方向上延伸。
通过以上说明的半导体装置6、7，也起到与半导体装置1相同的作用效果。
另外，作为半导体材料，除了SiC、Si以外，也可以使用例如氮化物半导体等。这里，所谓“氮化物半导体”，包括BxInyAlzGa1-x-y-zN(0≦x≦1，0≦y≦1，0≦z≦1，0≦x+y+z≦1)的III－V族化合物半导体，进而，还包括作为V族元素除了N(氮)以外还含有磷(P)或砷(As)等的混晶。进而，“氮化物半导体”中还包含：包括为了控制导电型等的各种物性而进一步添加的各种元素的材料、以及还包含非有意地含有的各种元素的材料。
以上，参照具体例对实施方式进行了说明。但是，实施方式并不限定于这些具体例。即，本领域的技术人员对这些具体例适当加以设计变更后的形态，只要具备实施方式的特征，也包含在实施方式的范围中。上述各具体例具备的各要素及其配置、材料、条件、形状、尺寸等并不限定于例示，可以适当变更。
此外，上述各实施方式具备的各要素只要在技术上可能，就可以复合，它们组合后的形态也只要包括实施方式的特征，就包含在实施方式的范围中。除此以外，应了解的是，在实施方式的思想范畴中，本领域的技术人员能够想到各种变更例及修正例，关于这些变更例及修正例也属于实施方式的范围。
说明了本发明的几个实施方式，但这些实施方式是作为例子提示的，并不是要限定发明的范围。这些新的实施方式能够以其他各种各样的形态实施，在不脱离发明的主旨的范围内能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围及主旨中，并且包含在权利要求书所记载的发明和其等价的范围中。

Claims (10)

1.一种半导体装置，其特征在于，具备：
第1电极；
第2电极；
第1导电型的第1半导体区域，设在上述第1电极与上述第2电极之间，与上述第1电极接触；
第2导电型的第2半导体区域，有选择地设在上述第1半导体区域与上述第2电极之间；
接触区域，设在上述第2半导体区域与上述第2电极之间，与上述第2半导体区域及上述第2电极接触；
多个第2导电型的第3半导体区域，设在上述第2电极与上述第1半导体区域之间，与上述第2电极接触；
配线，与上述第2电极接触，与上述第2电极的接合部分位于上述第3半导体区域的上方，不位于上述接触区域的上方。
2.如权利要求1所述的半导体装置，其特征在于，
上述第1半导体区域具有第1部、和杂质浓度比上述第1部低的第2部；
上述第1部设在上述第1电极侧；
上述第2部设在上述第2电极侧。
3.如权利要求1或2所述的半导体装置，其特征在于，
上述第1半导体区域与上述第2电极接触。
4.如权利要求3所述的半导体装置，其特征在于，
在多个上述第3半导体区域之间，分别设有上述第1半导体区域的一部分。
5.如权利要求1或2所述的半导体装置，其特征在于，
在俯视上述接合部分的情况下，
上述接合部分被上述接触区域包围。
6.如权利要求1或2所述的半导体装置，其特征在于，
上述接合部分设有多个；
在俯视多个上述接合部分的情况下，
多个上述接合部分分别被上述接触区域包围。
7.如权利要求1或2所述的半导体装置，其特征在于，
上述配线设有多个；
在俯视多个上述配线的情况下，
多个上述配线的各个上述配线的上述接合部分被上述接触区域包围。
8.如权利要求1或2所述的半导体装置，其特征在于，
上述接触区域具有：
第1区域，在与从上述第1电极朝向上述第2电极的方向交叉的方向上延伸；
第2区域，将上述第1区域包围。
9.如权利要求8所述的半导体装置，其特征在于，
上述接合部分在上述第1区域延伸的方向上延伸。
10.如权利要求1或2所述的半导体装置，其特征在于，
上述第3半导体区域在上述第1半导体区域上延伸；
上述接触区域在上述第3半导体区域延伸的方向上被上述第3半导体区域夹持。
CN201410577594.2A 2014-06-19 2014-10-24 半导体装置 Active CN105280724B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-126256 2014-06-19
JP2014126256A JP6300659B2 (ja) 2014-06-19 2014-06-19 半導体装置

Publications (2)

Publication Number Publication Date
CN105280724A true CN105280724A (zh) 2016-01-27
CN105280724B CN105280724B (zh) 2018-06-12

Family

ID=54870438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410577594.2A Active CN105280724B (zh) 2014-06-19 2014-10-24 半导体装置

Country Status (3)

Country Link
US (1) US9385243B2 (zh)
JP (1) JP6300659B2 (zh)
CN (1) CN105280724B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6922202B2 (ja) * 2016-12-07 2021-08-18 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102017107952B4 (de) * 2017-04-12 2022-07-07 Infineon Technologies Ag Herstellungsverfahren für eine halbleitervorrichtung
JP6995725B2 (ja) 2018-09-19 2022-01-17 株式会社東芝 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220878A (ja) * 2006-02-16 2007-08-30 Shindengen Electric Mfg Co Ltd 炭化珪素半導体装置
US20080017947A1 (en) * 2006-07-19 2008-01-24 Infineon Technologies Ag Circuit having a schottky contact component
CN102694011A (zh) * 2011-03-23 2012-09-26 株式会社东芝 半导体器件
CN103107204A (zh) * 2011-11-11 2013-05-15 万国半导体股份有限公司 垂直氮化镓肖特基二极管
WO2013121532A1 (ja) * 2012-02-15 2013-08-22 富士電機株式会社 ワイドバンドギャップ半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4054093B2 (ja) * 1997-10-09 2008-02-27 株式会社ルネサステクノロジ 半導体装置
JP4097417B2 (ja) * 2001-10-26 2008-06-11 株式会社ルネサステクノロジ 半導体装置
JP6176817B2 (ja) 2011-10-17 2017-08-09 ローム株式会社 チップダイオードおよびダイオードパッケージ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220878A (ja) * 2006-02-16 2007-08-30 Shindengen Electric Mfg Co Ltd 炭化珪素半導体装置
US20080017947A1 (en) * 2006-07-19 2008-01-24 Infineon Technologies Ag Circuit having a schottky contact component
CN102694011A (zh) * 2011-03-23 2012-09-26 株式会社东芝 半导体器件
CN103107204A (zh) * 2011-11-11 2013-05-15 万国半导体股份有限公司 垂直氮化镓肖特基二极管
WO2013121532A1 (ja) * 2012-02-15 2013-08-22 富士電機株式会社 ワイドバンドギャップ半導体装置

Also Published As

Publication number Publication date
JP2016004965A (ja) 2016-01-12
US20150372153A1 (en) 2015-12-24
US9385243B2 (en) 2016-07-05
JP6300659B2 (ja) 2018-03-28
CN105280724B (zh) 2018-06-12

Similar Documents

Publication Publication Date Title
US8013414B2 (en) Gallium nitride semiconductor device with improved forward conduction
US8604512B2 (en) Bidirectional switch
CN205986805U (zh) 电路和封装电子器件
US9324645B2 (en) Method and system for co-packaging vertical gallium nitride power devices
JP6728519B2 (ja) 半導体装置、および半導体パッケージ装置
JP6413104B2 (ja) サージ保護素子
CN105448901A (zh) 电子部件
DE102014110442B4 (de) Halbleitervorrichtung mit einer Steuerschaltung
JPWO2016052261A1 (ja) 半導体装置
US9324809B2 (en) Method and system for interleaved boost converter with co-packaged gallium nitride power devices
US8937317B2 (en) Method and system for co-packaging gallium nitride electronics
AT506145A2 (de) Lawinenschutz für bauelemente mit breiter bandlücke
CN105280724A (zh) 半导体装置
JP2012156154A (ja) 電力用半導体装置
CN104347685A (zh) 半导体装置
CN104916688B (zh) 半导体装置
CN109524458A (zh) 半导体装置
JP2015057843A (ja) 電力用半導体装置
CN107994009A (zh) 一种集成温度感应器的SiCMOSFET器件
DE102015111479A1 (de) Halbleitervorrichtung mit einer klemmstruktur
US10199347B2 (en) Semiconductor device
WO2018186313A1 (ja) 炭化珪素半導体装置
DE102015204315B4 (de) Sensor für ein Halbleiterbauelement
DE102018114375B4 (de) Leistungselektronikanordnung
JP2023046068A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant