JP6922202B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6922202B2
JP6922202B2 JP2016238019A JP2016238019A JP6922202B2 JP 6922202 B2 JP6922202 B2 JP 6922202B2 JP 2016238019 A JP2016238019 A JP 2016238019A JP 2016238019 A JP2016238019 A JP 2016238019A JP 6922202 B2 JP6922202 B2 JP 6922202B2
Authority
JP
Japan
Prior art keywords
electrode
layer
silicon carbide
semiconductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016238019A
Other languages
English (en)
Other versions
JP2018098227A (ja
Inventor
祥司 北村
祥司 北村
司 田嶋
司 田嶋
和弘 北原
和弘 北原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016238019A priority Critical patent/JP6922202B2/ja
Priority to US15/796,913 priority patent/US10700167B2/en
Publication of JP2018098227A publication Critical patent/JP2018098227A/ja
Application granted granted Critical
Publication of JP6922202B2 publication Critical patent/JP6922202B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

この発明は、半導体装置および半導体装置の製造方法に関する。
炭化珪素（ＳｉＣ）半導体を用いた半導体装置（以下、炭化珪素半導体装置）は、近年、シリコン（Ｓｉ）半導体を用いた半導体装置の限界を超える素子として注目されている。特に、炭化珪素半導体は、シリコン半導体に比べて破壊電界強度が高い、熱伝導率が高いという特長を活かして高耐圧素子への応用が期待されている。ＳｉＣでは、エピタキシャル膜がＳｉより薄く、高濃度にできることにより高耐圧ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、低オン抵抗ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電解効果トランジスタ）への応用が盛んである。
ＳｉＣを用いたダイオード構造としては、３３００Ｖ程度まではＳＢＤ構造が一般的である。図１６は、従来の炭化珪素ダイオードの構造を示す図１７のＡ−Ａ’断面図である。炭化珪素ダイオードは、ｎ型炭化珪素基板１と、ｎ型炭化珪素基板１とショットキー接合するショットキー電極９と、上部電極１０とを備える。図１７は、従来の炭化珪素ダイオードの構造を示す上面図である。炭化珪素ダイオードは、素子構造が形成されオン状態のときに電流が流れる活性領域２０と、ドリフト領域の基体おもて面側の電界を緩和し耐圧を保持するエッジ終端領域３０とを備える。
通常のＳＢＤ構造は、ＳＢＤ表面の電界強度が高く、トンネリングによる逆方向電流またはＳｉＣ固有の表面欠陥に起因する逆方向電流増大の問題がある。このため、ショットキー接合とＰＮ接合を混在させたＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ）構造を採用したダイオードが提案されている。図１８は、従来のＪＢＳ構造を有する炭化珪素ダイオードの構造を示す図１９のＡ−Ａ’断面図である。図１９は、従来のＪＢＳ構造を有する炭化珪素ダイオードの構造を示す上面図である。図１８に示すように、ＪＢＳ構造を形成するためのｐ型ウェル領域３が設けられ、ｐ型ウェル領域３は、領域Ｓでショットキー電極９と接合している。ＪＢＳ構造を採用することにより、表面電界強度を下げることができ、ＳｉＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）並の逆方向電流が可能となった。
また、順方向サージ電流に関して、図１８に示すＪＢＳ構造を有する炭化珪素ダイオードでは、通常のＳＢＤ構造の炭化珪素ダイオードより改善されるが、実使用要求値よりもかなり低い値となる場合が多い。なお、実使用要求値は使用されるアプリケーションにより異なる。
一般的に通常のＳＢＤ構造の炭化珪素ダイオードでは、ショットキー接合部分のユニポーラ動作のため、高電流域では高抵抗となり、表面発熱による局所電流集中によるショットキー接合および直下のｎ型ＳｉＣ層の破壊が生じる。図１８のようなＪＢＳ構造をとることで、ＰＮ部のバイポーラ動作による電流の立ち上がり現象により順方向サージ電流は大きくなると予想される。しかし、ＳｉのＪＢＳ構造では順方向サージ電流増大が認められるが、ＳｉＣにおいては顕著にその効果が表れない。この要因の一つに、ＪＢＳ構造のアルミニウム（Ａｌ）等のｐ型不純物のイオン注入と高温熱処理で形成されるｐ型ＳｉＣ部（ｐ型ウェル領域３）との十分なオーミックコンタクトが、図１８の領域Ｓにおいて得られないことがある。
そこで、ｐ型ＳｉＣ部に対するオーミック性を向上させた電極材料を形成することにより、高電流動作領域において、ＪＢＳ構造部のＰＮ接合部分に局所的に電流を流し、順方向サージ電流を向上させることが考えられている。
図１８のような構造では、ｐ型ウェル領域３は領域Ｓでショットキー電極９とコンタクトしている。通常、ショットキー電極９は、チタン（Ｔｉ）やニッケル（Ｎｉ）電極を用いて５００℃程度の熱処理を実施することで形成されるが、この方法では、ｐ型ウェル領域３とショットキー電極９との間でオーミック接合が取れていないと推定される。同一材料でショットキー接合とオーミック接合が実現できるのが現実であるが、材料選択、プロセス条件から安定的に作成することが困難である。このため、活性領域内のｐ型ウェル領域３内に少なくとも数カ所にショットキー電極とは異なる電極を用いてオーミックコンタクト領域を設ける手法が用いられることが多い。例えば、図２０は、従来のＮｉコンタクト電極を有する炭化珪素ダイオードの構造を示す断面図である。図２０に示すように、ｐ型ウェル領域３の数カ所をコンタクト領域が形成可能な面積として、そこにオーミック接合を有するオーミック電極８を形成する。オーミック電極８の形成にはＮｉやＡｌＮｉ等の電極材料を１０００℃程度の高温で熱処理して形成することが多いが、ｐ型ＳｉＣ部へのオーミック接合形成メカニズムは現状明確でない。
さらに、上記のようなＪＢＳ構造のｐ型ウェル領域３にオーミック接合を形成する場合において、ｐ型ウェル領域３とのオーミック性向上とともにオーミック電極８上にショットキー電極９や組み立て用の上部電極１０を形成するため、オーミック電極８はこれらの電極との良好な密着性を維持する必要がある。
従来、ｐ型ＳｉＣ部へのオーミック材料の形成としては、Ａｌ膜を１０００℃程度で熱処理することが用いられてきたが、Ａｌはシリサイド層を形成しないため、熱処理後の均一性、安定性に欠け実用的ではなかった（例えば、非特許文献１参照）。このため、ＴｉやＮｉ等のＳｉＣとシリサイド層を形成する材料を用いて、高温の熱処理などでオーミック性を持たせる試みがなされている。
例えば、ｐ型ＳｉＣとのショットキーバリアの仕事関数（ｗｏｒｋ ｆｕｎｃｔｉｏｎ）が測定されており、実用的なＴｉで１．９６ｅＶ、Ｎｉで１．４２ｅＶである（例えば、非特許文献２参照）。したがって、オーミックコンタクト用の材料としては、Ｎｉの方が有望と考えられる。
また、Ｎｉ層とＡｌ層を形成後に熱処理し、Ａｌ添加のＮｉ2Ｓｉを形成することで熱処理温度を９００℃程度まで下げる技術がある（例えば、非特許文献３参照）。また、Ａｌのイオン注入温度を最低化（１７５℃〜２５０℃）とすることでオーミック性を向上する技術がある（例えば、非特許文献４参照）。また、ｎ型ＳｉＣにおいてＮｉシリサイドの高温熱処理でオーミック性を向上する理由として、Ｎｉシリサイド形成により形成されるＣ（炭素）空孔の作る準位が寄与する電導によるものと記載している文献がある（例えば、非特許文献５参照）。このように、Ｎｉ等のシリサイド構造をベースに高温熱処理やイオン注入時の温度の最適化によるオーミック性向上が報告されているが、オーミックメカニズムはまだ定まっていないのが実情である。
また、ｎ型ＳｉＣ、ｐ型ＳｉＣに同時の電極形成によりオーミック電極を形成する手法として、ＳｉＣ上にＳｉ、Ａｌ、Ｔｉを順次堆積しその後熱処理し、Ｔｉ−Ｓｉ領域とＡｌ領域が島状に形成され、ｐ型ＳｉＣをＡｌ領域でオーミックコンタクトさせる技術がある（例えば、特許文献１参照）。また、ＪＢＳ構造の電極として、Ｔｉ−Ｎｉ−Ｍｏ（モリブデン）を形成し、５００℃〜９００℃の範囲で熱処理することで、ｐ型ＳｉＣに対してはＴｉ−Ｎｉ合金でオーミック特性を確保し、Ｍｏでショットキー接合を形成する技術がある（例えば、特許文献２参照）。
また、ｐ型ＳｉＣ上に、Ｎｉ、Ｔｉ、Ａｌの順で積層し、各元素比や膜厚、熱処理温度等を規定する技術がある（例えば、特許文献３参照）。また、ｎ型、ｐ型両方にオーミック電極を形成する方法として、Ｎｉ、Ｔｉ、Ａｌの順で形成する技術がある（例えば、特許文献４参照）。また、ｎ型Ｓｉ上にＮｉシリサイドを均一に形成する方法として、Ｓｉ上にＡｌを堆積し、その後Ｎｉを形成し、ＡｌをＮｉ表面に分布させる構造とする技術がある（例えば、特許文献５参照）。また、高濃度のＡｌイオン注入を１７５℃〜２００℃の温度で実施し、活性化後Ｎｉのオーミックコンタクトを形成する技術がある（例えば、特許文献６参照）。また、ｎ型、ｐ型両方にオーミック電極を形成するため、ＳｉＣ上にＴｉ、Ｎｉ、Ｓｉの順で積層して、その後に熱処理する技術がある（例えば、特許文献７参照）。
国際公開２０１３／１９０９０７号 国際公開２０１１／０９９３３８号 国際公開２０１０／０４７２２２号 特開２００５−２７７２４０号公報 特開２００７−３２４１８７号公報 特許第４９３５７４１号公報 国際公開２０１０／１３４４１５号
鈴木 彰、ＳｉＣ半導体のコンタクト材料、まてりあ、第３３巻第６号（１９９４）、ｐｐ７２５−７３１ Ｓ．−Ｋ．ＬＥＥ ｅｔ．ａｌ， Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｈｅｉｇｈｔ Ｄｅｐｅｎｄｅｎｃｅ ｏｎ ｔｈｅ ｍｅｔａｌ Ｗｏｒｋ Ｆｕｎｃｔｉｏｎ ｆｏｒ ｐ−ｔｙｐｅ ４Ｈ−Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ， Ｊｏｕｒｎａｌ ｏｆ ＥＬＥＣＴＲＯＮＩＣ ＭＡＴＥＲＩＡＬＳ， Ｖｉｌ３０，Ｎｏ３， ２００１， ｐｐ２４２−２４６ Ｉ．Ｋａｚｕｈｉｒｏ ｅｔ． ａｌ， Ｅｆｆｅｃｔｓ ｏｆ Ｒｅｄｕｃｉｎｇ Ａｎｎｅａｌｉｎｇ Ｔｅｍｐｅｒａｔｕｒｅ ｏｎ Ｎｉ／Ａｌ Ｏｈｍｉｃ Ｃｏｎｔａｃｔｓ ｔｏ ｎ− ａｎｄ ｐ−Ｔｙｐｅ ４Ｈ−ＳｉＣ， Ｔｒａｎｓａｃｔｉｏｎ ｏｆ ＪＷＲＩ， Ｖｏｌ４１（２０１２）， Ｎｏ．２， ｐｐ３３−３８ Ｔ．Ｗａｔａｎａｂｅ ｅｔ．ａｌ， Ｅｆｆｅｃｔｓ ｏｆ ｉｍｐｌａｎｔａｔｉｏｎ ｔｅｍｐｅｒａｔｕｒｅ ｏｎ ｓｈｅｅｔ ａｎｄ ｃｏｎｔａｃｔ ｒｅｓｉｓｔａｎｃｅ ｏｆ ｈｅａｖｉｌｙ Ａｌ ｉｍｐｌａｎｔｅｄ ４Ｈ−ＳｉＣ， Ｍａｔｅｒｉａｌ Ｓｃｉｅｎｃｅ Ｆｏｒｍ Ｖｏｌｓ．６４５−６４８（２０１０） ｐｐ７０５−７０８ Ｉ．Ｐ．Ｎｉｋｉｔｉｎａ ｅｔ．ａｌ， Ｆｏｒｍａｔｉｏｎ ａｎｄ ｒｏｌｅ ｏｆ ｇｒａｐｈｉｔｅ ａｎｄ ｎｉｃｋｅｌ ｓｉｌｉｃｉｄｅ ｉｎ ｎｉｃｋｅｌ ｂａｓｅｄ ｏｈｍｉｃ ｃｏｎｔａｃｔｓ ｔｏ ｎ−ｔｙｐｅ ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ， Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ９７，０８３７０９（２００５） ｐ９７
上述したように、ｐ型ＳｉＣのオーミックコンタクト材料としてＮｉシリサイドを用い１０００℃程度で熱処理する技術がある。単層のＮｉを用いる場合、Ｎｉのシリサイド化時にＮｉの凝集効果によりコンタクト層が不均一になること、ＳｉＣとのシリサイド化で生じた余剰Ｃが表面に堆積し、動作抵抗の増大や上部電極との密着性劣化（剥離）が顕在化して実用的でないという課題がある。
また、ＮｉにＡｌまたはＴｉを添加して高温で合金化する手法では、Ｎｉ、Ｔｉ、Ａｌの順で積層する構造があり、この場合Ｎｉシリサイド形成のばらつきが発生することが多く、また合金化熱処理中の炉内のＡｌ飛散による炉汚染の可能性がある。
このため、仕事関数が小さいＮｉシリサイドをベースに低抵抗オーミック層を形成すること、および上部電極との密着性が良好で、プロセス中の装置汚染等がない安定したｐ型ＳｉＣに対するオーミック電極が求められている。
例えば、上述した図２０のようにＮｉコンタクト電極を設けることが提案されている。図２０に示すように、ｐ型ウェル領域３にオーミック電極８としてＮｉ層を形成後、１２００℃の熱処理を実施し、その後ショットキー電極９としてＴｉ層を形成し、５００℃で熱処理し、その後上部電極１０としてＡｌ層を形成したものである。
図２１は、従来の炭化珪素ダイオードの順方向特性を比較したグラフである。図２１において、横軸は電圧を示し単位はＶであり、縦軸は電流を示し単位はＡである。それぞれ、１５０℃と室温（ＲＴ：Ｒｏｏｍ Ｔｅｍｐｅｒａｔｕｒｅ）で測定した結果を示す。実線、点線とも、図２１において、符号ａとｂが示す線は、Ｎｉコンタクト電極がある図２０の炭化珪素ダイオードの順方向特性であり、符号ｃとｄが示す線は、Ｎｉコンタクト電極がない図１８の炭化珪素ダイオードの順方向特性である。それぞれ、１５０℃と室温（ＲＴ：Ｒｏｏｍ Ｔｅｍｐｅｒａｔｕｒｅ）で測定した結果を示す。図２１において、符号ｂとｄが示す線は室温での結果であり、符号aとｃが示す線は１５０℃での結果である。図２１に示すようにＮｉコンタクト電極がある方（符号ｂの方）が、オーミック性が劣化し、抵抗が高い結果になる。
図２２は、従来の炭化珪素ダイオードのオーミック電極の構造を示す断面図である。図２２は、図２０の炭化珪素ダイオードの構造の断面観察結果である。図２２に示すように、オーミック電極８には、Ｎｉ2Ｓｉ層１７は形成されているものの、不均一で図２２の符号Ｂで示すように、ＳｉＣとＮｉ2Ｓｉが接触していない部分がある。これは高温の熱処理でＮｉ2Ｓｉ層１７が凝集したためと推定される。
また、Ｎｉ2Ｓｉ層１７の表面にＣ層１８が形成されている。このＣは、ＳｉＣのシリサイド化に伴い析出したものであるが、Ｎｉ2Ｓｉ層１７の表面に析出しているため、この上のショットキー電極９のＴｉとの密着性が悪くなり、Ｃ層１８が図２１で示した抵抗増加の要因となっている。
このような、不具合を解消するため、Ａｌ層、Ｎｉ層からなる２層コンタクト電極が提案されている（例えば、特許文献５参照）。これは、Ｓｉ半導体で使われている手法である。図２３は、従来の２層コンタクト電極を有する炭化珪素ダイオードの構造を示す断面図である。図２３に示すように、ｐ型ウェル領域３にＡｌ層１５を１０ｎｍ形成後、Ｎｉ層１６を６０ｎｍ形成し、１０００℃の熱処理を実施しオーミック電極８を形成したものである。この方法では、低融点のＡｌがＮｉ中を拡散して表面に析出してＮｉの表面エネルギーを低減し、Ｎｉシリサイドの縞状成長（凝集）を防止し、均一のシリサイド層が形成されると推定される。
図２４は、従来の２層コンタクト電極を有する炭化珪素ダイオードのオーミック電極の構造を示す断面図である。図２４は、１０００℃程度の熱処理を行った場合の結果である。図２４に示すように、オーミック電極８には厚いＮｉ2Ｓｉ層１７（Ｎｉシリサイド層）がＳｉＣ上に均一に形成され、Ａｌ層１５が表面に偏析しており、表面にＣ層が形成されていない。このため、２層コンタクト電極を有する炭化珪素ダイオードの順方向特性は、Ｎｉコンタクト電極がある図２０の炭化珪素ダイオードよりも低抵抗になる。
なお、Ｎｉシリサイド形態としてＮｉ2Ｓｉ、ＮｉＳｉ、ＮｉＳｉ2等の多種の形態があるが、ＳｉＣに最も安定で低抵抗なものはＮｉ2Ｓｉである。図２５は、熱処理温度が５００℃〜１０００℃におけるラマン分光スペクトルを示すグラフである。図２５において横軸はラマンシフトを示し、単位はｃｍ-1であり、縦軸は散乱強度を示す。ラマン分光法とは、物質に光を照射し、分子振動によって入射光とは異なる波長に散乱されたラマン散乱光を分光し、得られたラマンスペクトルより、分子レベルの構造を解析する手法である。このラマン分光法によりＮｉシリサイド層の組成の同定が可能である。図２５では代表的なシリサイド形態Ｎｉ2Ｓｉ、ＮｉＳｉ、ＮｉＳｉ2のピーク位置を示している。図２５のピーク解析より７００℃以上の熱処理により、Ｎｉシリサイド層としてＮｉ2Ｓｉが形成されることがわかる。一方、６００℃以下の熱処理ではＮｉ2Ｓｉのピーク位置からずれ強度も弱いため、Ｎｉ2Ｓｉの形成が不完全である。同様の実験を１２００℃まで実施した結果によると、１２００℃まではシリサイド層の主要な成分はＮｉ2Ｓｉであることがわかる。
以上のように、ｐ型ＳｉＣ上にＡｌ、Ｎｉの順で堆積し、７００℃以上の熱処理を実施すれば安定的なＮｉ2Ｓｉが形成され、またＮｉ層単体で見られたような表面へのＣ層の析出は観測されない。このため、素子評価では、良好な順方向特性が得られる。しかしながら、この方法では、最表面がＡｌリッチの構造となる。実際の素子では、例えばシリサイド層形成後、５００℃程度のショットキー電極の形成、熱処理等の工程があるため、この構造では、Ａｌによる熱処理炉の汚染等プロセス上問題がある。
この発明は、上述した従来技術による問題点を解消するため、プロセス中の装置汚染等がなく、上部電極との密着性が良好で、ｐ型ＳｉＣに対する良好なオーミック性を有し、順方向サージ耐量を改善できる半導体装置および半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。第１導電型の第１半導体層が、第１導電型の炭化珪素半導体基板のおもて面に設けられる。第２導電型の第１半導体領域が、前記第１半導体層の表面に選択的に設けられる。前記第１半導体領域と接続する第２導電型の第２半導体領域が、前記第１半導体層の表面に選択的に設けられる。前記第１半導体層および前記第１半導体領域とショットキー接触する第１電極が設けられる。前記第２半導体領域とオーミック接触する第２電極が設けられる。前記第２電極は、前記第１電極と接する表面にＴｉ−Ａｌ合金が設けられ、内部にＮｉシリサイド層が設けられ、前記Ｎｉシリサイド層の上端及び下端から離れた内部にＴｉが粒状に偏在する形で分散して設けられている。
また、この発明にかかる半導体装置は、上述した発明において、前記第２電極は、前記Ｎｉシリサイド層内のＴｉと同様の位置にＣが設けられていることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記Ｎｉシリサイド層の主成分は、Ｎｉ2Ｓｉであることを特徴とする。
また、上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、第１導電型の炭化珪素半導体基板のおもて面に第１導電型の第１半導体層を形成する第１工程を行う。次に、前記第１半導体層の表面に選択的に第２導電型の第１半導体領域を形成する第２工程を行う。次に、前記第１半導体層の表面に選択的に、前記第１半導体領域と接続する第２導電型の第２半導体領域を形成する第３工程を行う。次に、前記第１半導体層および前記第１半導体領域とショットキー接触する第１電極を形成する第４工程を行う。次に、前記第２半導体領域とオーミック接触する第２電極を形成する第５工程を行う。前記第５工程は、前記第２電極をＡｌ、Ｎｉ、Ｔｉの順で堆積し、熱処理することにより形成する。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記熱処理は、９００℃〜１１００℃で行うことを特徴とする。
また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第５工程は、前記Ａｌを１０〜２０ｎｍの厚さで堆積させ、前記Ｎｉを３０〜９０ｎｍの厚さで堆積させ、前記Ｔｉを３０〜６０ｎｍの厚さで堆積させることを特徴とする。
上述した発明によれば、オーミック電極の上面には、Ｔｉ−Ａｌ合金層が設けられ、オーミック電極の内部には、Ｎｉシリサイド層が設けられている。また、Ｎｉシリサイド層の内部には、Ｔｉが局在している。Ｔｉ−Ａｌ合金層は、熱的に安定であり、Ａｌによるプロセス中の装置汚染等がない。また、表面にＣが析出しないため、上部電極と良好な密着性がある。また、表面にＣが形成されていないため、高いオーミック性を有する。さらに、９００℃〜１１００℃の温度で熱処理することより、Ｎｉシリサイド層の主成分が、Ｎｉ2Ｓｉとなり高いオーミック性を有する。このため、炭化珪素ダイオードの順方向特性は、従来の炭化珪素ダイオードよりも低抵抗になり、順方向サージ耐量を改善することができる。
本発明にかかる半導体装置および半導体装置の製造方法によれば、プロセス中の装置汚染等がなく、上部電極との密着性が良好で、ｐ型ＳｉＣに対する良好なオーミック性を有し、順方向サージ耐量を改善できるという効果を奏する。
実施の形態にかかる炭化珪素半導体装置の構造を示す図２のＡ−Ａ’断面図である。 実施の形態にかかる炭化珪素半導体装置の構造を示す上面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その１）。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その２）。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その３）。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その４）。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その５）。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その６）。 実施の形態にかかる炭化珪素半導体装置のオーミック電極の構造を示す断面図である。 実施の形態にかかるオーミック電極のＴｉ分布を示す断面図である。 実施の形態にかかるオーミック電極のＮｉ分布を示す断面図である。 実施の形態にかかるオーミック電極のＡｌ分布を示す断面図である。 実施の形態にかかるオーミック電極のＣ分布を示す断面図である。 ８００℃で熱処理したオーミック電極のＮｉ分布を示す断面図である。 ８００℃で熱処理したオーミック電極のＡｌ分布を示す断面図である。 ８００℃で熱処理したオーミック電極のＣ分布を示す断面図である。 ８００℃で熱処理したオーミック電極のＡｌ−Ｎｉ分布を示す断面図である。 １０００℃で熱処理したオーミック電極の構造を示す断面図である。 １１００℃で熱処理したオーミック電極の構造を示す断面図である。 １２００℃で熱処理したオーミック電極の構造を示す断面図である。 Ｎｉ2Ｓｉ、ＮｉＳｉ、ＮｉＳｉ2等のラマンシフト１０２ｃｍ-1付近のラマン散乱光強度を示すグラフである。 熱処理温度毎のラマンシフト１０２ｃｍ-1付近のピーク強度をベース強度で規格化したグラフである。 実施の形態および従来のオーミック電極の順方向特性を比較したグラフである。 実施の形態および従来の炭化珪素ダイオードの順方向特性を比較したグラフである。 従来の炭化珪素ダイオードの構造を示す図１７のＡ−Ａ’断面図である。 従来の炭化珪素ダイオードの構造を示す上面図である。 従来のＪＢＳ構造を有する炭化珪素ダイオードの構造を示す図１９のＡ−Ａ’断面図である。 従来のＪＢＳ構造を有する炭化珪素ダイオードの構造を示す上面図である。 従来のＮｉコンタクト電極を有する炭化珪素ダイオードの構造を示す断面図である。 従来の炭化珪素ダイオードの順方向特性を比較したグラフである。 従来の炭化珪素ダイオードのオーミック電極の構造を示す断面図である。 従来の２層コンタクト電極を有する炭化珪素ダイオードの構造を示す断面図である。 従来の２層コンタクト電極を有する炭化珪素ダイオードのオーミック電極の構造を示す断面図である。 熱処理温度が５００℃〜１０００℃におけるラマン分光スペクトルを示すグラフである。
以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態）
本発明にかかる半導体装置は、ワイドバンドギャップ半導体を用いて構成される。実施の形態においては、ワイドバンドギャップ半導体として例えばＳｉＣを用いて作製された炭化珪素半導体装置について、ＪＢＳ構造のＳＢＤを例に説明する。図１は、実施の形態にかかる炭化珪素半導体装置の構造を示す図２のＡ−Ａ’断面図である。図２は、実施の形態にかかる炭化珪素半導体装置の構造を示す上面図である。
図１および図２に示すように、実施の形態にかかる炭化珪素半導体装置は、炭化珪素からなる半導体基体（以下、炭化珪素基体（半導体基板（半導体チップ））とする）４０に、活性領域２０と、活性領域２０の周囲を囲むエッジ終端領域３０と、を備える。活性領域２０は、オン状態のときに電流が流れる領域である。エッジ終端領域３０は、ドリフト領域の基体おもて面側の電界を緩和し耐圧を保持する領域である。
炭化珪素基体４０は、炭化珪素からなるｎ型炭化珪素基板（第１導電型の炭化珪素半導体基板）１のおもて面上に、炭化珪素からなるｎ-型ドリフト層（第１導電型の第１半導体層）２を積層してなる。活性領域２０において、ｎ-型ドリフト層２の、ｎ型炭化珪素基板１側に対して反対側（基体おもて面側）の表面層には、ＪＢＳ構造となるｐ型ウェル領域（第２導電型の第１半導体領域）３と、ｐ型領域（第２導電型の第２半導体領域）４とが選択的に設けられている。ｐ型ウェル領域３はｐ型領域４と接するように設けられている。また、ｐ型ウェル領域３とｐ型領域４の外側には、活性領域２０を取り囲む環状の１つのｐ+型ガードリング領域５が配置されている（例えば、図２参照）。
また、エッジ終端領域３０において、ｎ-型ドリフト層２の、ｎ型炭化珪素基板１側に対して反対側（基体おもて面側）の表面層には、エッジ終端領域３０の電界を緩和または分散させることで高耐圧半導体装置全体の耐圧を向上させるための、ｐ-型のＪＴＥ（接合終端：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）領域６が選択的に設けられている。ＪＴＥ領域６は、ｐ+型ガードリング領域５を囲むように設けられている。
炭化珪素基体４０のおもて面側の活性領域２０の部分では、ｐ型領域４とオーミック接触するオーミック電極（第２電極）８と、ｎ-型ドリフト層２およびｐ型ウェル領域３とショットキー接触するショットキー電極（第１電極）９が設けられている。オーミック電極８の表面（ショットキー電極９と接する面）には、Ｔｉ−Ａｌ合金層８ａが設けられ、オーミック電極８の内部には、Ｎｉシリサイド層８ｂが設けられている。また、Ｎｉシリサイド層８ｂの内部には、Ｔｉ８ｃが局在している。さらに、Ｎｉシリサイド層８ｂの内部には、図示しないＣがＴｉ８ｃと同様の位置に存在する。また、Ｎｉシリサイド層８ｂでは、Ｎｉ2Ｓｉが主成分となっている。このように、実施の形態では、オーミック電極８の表面は、Ｔｉ−Ａｌ合金層８ａであり、ＣやＡｌは析出していない。
ここで、ｐ型領域４の表面で、オーミック電極８と接触する部分がオーミックコンタクト領域（以下、コンタクト領域と略する場合がある）となる。また、上部電極１０が、ショットキー電極９を覆い、上部電極１０および後述する層間絶縁膜７を保護するため、ポリイミドからなるパッシベーション膜１１が設けられている。また、炭化珪素基体４０の裏面（ｎ型炭化珪素基板１の裏面）には、下部電極１２が設けられている。
また、層間絶縁膜７が、エッジ終端領域３０のＪＴＥ領域６を覆う。すなわち、エッジ終端領域３０のＪＴＥ領域６は、層間絶縁膜７によって、ショットキー電極９および上部電極１０と電気的に絶縁されている。層間絶縁膜７の内側端部は、ｐ+型ガードリング５上に延在している。
（実施の形態にかかる炭化珪素半導体装置の製造方法）
次に、実施の形態にかかる炭化珪素半導体装置の製造方法について説明する。ここでは、図１のＪＢＳ構造のＳＢＤの製造方法を説明する。図３〜図８は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。まず、ｎ型炭化珪素基板１を用意する。次に、ｎ型炭化珪素基板１のおもて面に、ｎ-型ドリフト層２をエピタキシャル成長させる。
次に、活性領域２０において、フォトリソグラフィおよびｐ型不純物のイオン注入により、ｎ-型ドリフト層２の表面層に、ｐ型ウェル領域３およびｐ型領域４をそれぞれ選択的に形成する。例えば、ｐ型ウェル領域３の深さは、約０．８μｍである。次に、エッジ終端領域３０において、フォトリソグラフィおよびｐ型不純物のイオン注入により、ｎ-型ドリフト層２の表面層に、ｐ+型ガードリング領域５およびＪＴＥ領域６をそれぞれ選択的に形成する。ｐ型ウェル領域３およびｐ型領域４と、ｐ+型ガードリング領域５およびＪＴＥ領域６との形成順序を入れ替えてもよい。イオン注入が全て終わった後に、活性化アニールを施す。
次に、炭化珪素基体のおもて面に沿って層間絶縁膜７となるフィールド酸化膜１３を例えば、膜厚０．５μｍで形成する。ここまでの状態が図３に記載される。次に、ｐ型領域４上に、フォトエッチング工程によりコンタクトメタル形成領域を酸化膜エッチングする。ここまでの状態が図４に記載される。
次に、炭化珪素基体のおもて面に沿って、Ａｌ、Ｎｉ、Ｔｉの順で堆積してコンタクトメタル１４をスパッタリング法により形成する。ここで、ＡｌはＮｉ中を拡散して、Ｎｉ表面に析出することより、あまり厚い層は適切でなく、実験的にＡｌは１０〜２０ｎｍの厚さが好ましい。また、Ｎｉは薄すぎるとＡｌの影響でＮｉコンタクトが形成されない。上限に制約はないが、Ｎｉは３０〜９０ｎｍの厚さが好ましい。また、Ｔｉは、Ａｌと合金化する必要があるため、Ａｌよりも厚い必要がある。このため、Ｔｉは，３０〜６０ｎｍの厚さが好ましい。ここまでの状態が図５に記載される。次に、ｐ型領域４上に、オーミック電極８が形成される領域を残してコンタクトメタル１４をエッチング除去する。ここまでの状態が図６に記載される。
次に、９００℃〜１１００℃の温度で５分間の熱処理（アニール）工程によりオーミック電極８を形成する。アニールの雰囲気は、アルゴン（Ａｒ）または窒素（Ｎ2）が最も好ましい。また、オーミック電極８の形成は、レーザアニールで行ってもよい、この場合、全体を炉に入れる必要がなくなり、レーザで局所的に加熱するため、表面に影響がなくなり、オーミック性がよくなる。このように、Ａｌ、Ｎｉ、Ｔｉの順で堆積して熱処理することにより、ＡｌがＮｉ、ＳｉＣに拡散することで均一のシリサイドができる。また、Ａｌが表面のＴｉと結合することで、Ｔｉ−Ａｌ合金層８ａが形成される。また、９００℃〜１１００℃の温度で熱処理することにより、Ｎｉシリサイド層８ｂの主成分が、Ｎｉ2Ｓｉとなり、高いオーミック性を有することができる。次に、エッジ終端領域３０の一部を残してフィールド酸化膜１３をエッチング除去する。エッジ終端領域３０に残ったフィールド酸化膜１３が層間絶縁膜７となる。ここまでの状態が図７に記載される。
次に、炭化珪素基体のおもて面に沿って、ショットキーメタルとしてＴｉを０．５μｍ厚でスパッタリング法により形成し、ｐ+型ガードリング領域５から外をエッチング除去し、ショットキー電極９を形成する。ここまでの状態が図８に記載される。
次に、上部電極１０としてＡｌ−Ｓｉを５μｍ厚で形成し、ショットキー電極９外周側のｐ+型ガードリング領域５上でエッチング除去する。次に最表面にポリイミドを塗布し、パッシベーション膜１１を形成する。
最後に、ｎ型炭化珪素基板１の裏面に、下部電極１２を形成する。これにより、図１に示す炭化珪素半導体装置が製造される。
次に、実施の形態の方法により作製したオーミック電極に基づいて、オーミック電極の構造を詳細に説明する。図９は、実施の形態にかかる炭化珪素半導体装置のオーミック電極の構造を示す断面図である。図９は、ｐ型領域４上にＡｌ、Ｎｉ、Ｔｉの順で堆積し１０００℃で熱処理することにより形成されたオーミック電極８の断面観察結果である。図９に示すように、オーミック電極８の表面には、Ｔｉ−Ａｌ合金層８ａが設けられ、内部には、Ｎｉシリサイド層８ｂが設けられている。Ｎｉシリサイド層８ｂは、Ａｌ、Ｎｉを堆積した場合と同様にＮｉ2Ｓｉが良好に形成されている。Ｔｉ−Ａｌ合金層８ａは、熱的に安定であり、Ａｌが拡散することはなく、その後の熱処理プロセスで問題となることはない。また、Ｎｉシリサイド層８ｂの内部には、Ｔｉ８ｃが局在している。
次に、エネルギー分散型Ｘ線分析（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｍｅｔｒｙ：ＥＤＸ）によりオーミック電極８の元素を分析した結果を示す。ＥＤＸは、電子線やＸ線などの一次線を物体に照射した際に発生する特性Ｘ線を半導体検出器に導入し、発生した電子−正孔対のエネルギーと個数から、物体を構成する元素と濃度を調べる手法である。
図１０Ａは、実施の形態にかかるオーミック電極のＴｉ分布を示す断面図である。図１０Ａに示すように、Ｔｉ８ｃは、最表面でＡｌと合金化する以外にＮｉシリサイド層８ｂ内に偏在している。図１０Ｂは、実施の形態にかかるオーミック電極のＮｉ分布を示す断面図である。図１０Ｂに示すように、Ｎｉ８ｄは、シリサイド化してＮｉシリサイド層８ｂ内に存在する。
図１０Ｃは、実施の形態にかかるオーミック電極のＡｌ分布を示す断面図である。Ａｌ８ｅは、表面に析出する傾向があるがＴｉ８ｃと合金化しているため、図１０Ｃに示すように、Ａｌ単体で表面には析出せず、Ｎｉシリサイド層８ｂ内に偏在している。
図１０Ｄは、実施の形態にかかるオーミック電極のＣ分布を示す断面図である。図１０Ｄに示すように、従来例のＮｉ単体のオーミック電極では、Ｃが表面に析出したが、実施例では、Ｃ８ｆはＴｉ８ｃまたはＡｌ８ｅと結合、つまり合金化していると推定され、表面への析出が防止されている。また、図１０Ａと図１０Ｄより、Ｎｉシリサイド層８ｂ内では、Ｔｉ８ｃとＣ８ｆは、ほぼ同じ位置にあり、Ｔｉ８ｃはＣ８ｆと結合しているものと推定される。
次に、アニール温度によるオーミック電極８の構成の違いを説明する。同様な構成で、８００℃で熱処理した場合を示す。図１１Ａは、８００℃で熱処理したオーミック電極のＮｉ分布を示す断面図である。図１１Ｂは、８００℃で熱処理したオーミック電極のＡｌ分布を示す断面図である。図１１Ｃは、８００℃で熱処理したオーミック電極のＣ分布を示す断面図である。図１１Ｄは、８００℃で熱処理したオーミック電極のＡｌ−Ｎｉ分布を示す断面図である。
図１１Ｄに示すように、１０００℃で熱処理した図９の場合と比較すると、Ａｌ８ｅがＮｉシリサイド層８ｂの表面に析出している。このため、Ａｌ、Ｎｉ、Ｔｉの順で堆積しても、８００℃で熱処理するとＡｌが表面にあるため、その後の熱処理プロセスでＡｌが拡散して問題となる。
次に、同様な構成で１０００℃、１１００℃、１２００℃でオーミック電極８を熱処理した場合を示す。図１２Ａは、１０００℃で熱処理したオーミック電極の構造を示す断面図である。図１２Ｂは、１１００℃で熱処理したオーミック電極の構造を示す断面図である。図１２Ｃは、１２００℃で熱処理したオーミック電極の構造を示す断面図である。図１２Ａ〜図１２Ｃにおいて、点線Ｌ１は、Ｎｉシリサイド層８ｂの上端、つまりショットキー電極９と接する部分（表面）を示す。また、点線Ｌ２は、Ｎｉシリサイド層８ｂの下端、つまりｐ型ウェル領域３と接する部分を示す。
上述したように、１０００℃の場合では、図１２Ａに示すようにＴｉ８ｃがＮｉシリサイド層８ｂの上端に存在し、Ａｌと合金化することでＴｉ−Ａｌ合金８ａが形成されている。これに対して、１１００℃、１２００℃と熱処理温度が高くなるにつれ、図１２Ｂ、図１２Ｃに示すようにＮｉシリサイド層８ｂの上端Ｌ１のＴｉ８ｃは、少なくなり、内部に偏析する傾向がある。１１００℃以上では、表面のＴｉ８ｃは不均一に減少し、１２００℃では、Ｔｉ８ｃはほぼ表面からなくなってしまう。また、Ａｌ８ｅも１０００℃では表面に析出しているが、１１００℃以上の高温ほど膜全体に分布する傾向がある。また、図示はしないが、１２００℃の熱処理ではＣが表面に偏析していることが確認される。
このため、Ａｌ、Ｎｉ、Ｔｉの順で堆積する場合、表面がＡｌ−Ｔｉ合金８ａで覆われること、表面にＣ析出層がないことが重要であることを考慮すると、熱処理の上限は１１００℃であると考えられる。
次に、実施の形態のオーミック電極のラマン分光スペクトルを計測した結果を示す。図１３Ａは、Ｎｉ2Ｓｉ、ＮｉＳｉ、ＮｉＳｉ2等の熱処理温度５００℃〜１０００℃でのＮｉシリサイドのラマン散乱光強度を示すグラフである。図１３Ａにおいて、横軸はラマンシフトを示し、単位はｃｍ-1であり、縦軸は散乱強度を示す。ラマン散乱光強度は、シリサイドの量（体積）に対応するため、ラマン散乱光強度が大きいことより、Ｎｉ2Ｓｉが多く含まれていることがわかる。
また、オーミック電極８を形成する際の熱処理温度を変化させ、熱処理温度毎のＮｉ2Ｓｉのピーク強度と裾であるベース強度を求めた。
図１３Ｂは、熱処理温度毎のラマンシフト１０２ｃｍ-1付近のピーク強度をベース強度で規格化したグラフである。図１３Ｂにおいて、横軸は熱処理温度を示し単位は℃であり、縦軸はピーク強度／ベース強度を示す。なお、ラマン散乱ピークは、図１３Ａに示すように、Ｎｉ2Ｓｉに関するピークでも、二つに分離するが、どちらか一方で考えればよい。
ここで、図１３Ｂに示すように、ピーク強度／ベース強度は、５００℃から熱処理温度を上げるほど増加し、１０００℃がピークとなり、また別実験によれば、それ以上の熱処理温度では低減する傾向になる。Ｎｉ2Ｓｉのピーク強度がピーク温度１０００℃の６割程度あれば、Ｎｉ2Ｓｉの比率として十分であるため、熱処理温度は９００℃以上あればよい。また、同様の操作をＮｉＳｉのピークで行うと、熱処理温度に依存しない結果となる。
上述したように、１２００℃では、Ｔｉ８ｃが内部に拡散し、表面の偏析がほとんど見られないため、Ｔｉ−Ａｌ合金層８ａが形成されない。このため、Ｎｉ2Ｓｉの形成と、表面のＴｉ偏析の観点から９００℃〜１１００℃が最適な熱処理温度になる。
図１４は、実施の形態および従来のオーミック電極の順方向特性を比較したグラフである。図１４において、縦軸は順方向電流を示し、単位はＡであり、横軸は順方向電圧を示し、単位はＶである。炭化珪素ｐｎダイオードに、実施の形態および従来のオーミック電極を適用した実験結果である。ウェハ状態でのウェハブロービングでの順方向特性結果である。なお、炭化珪素ｐｎダイオードのビルトイン電圧は約２．６Ｖである。
図１４において、符号Ｓ１は、図１６で示したコンタクト層無しの従来の炭化珪素ダイオードの結果である。また、同じ温度で熱処理を行った複数の炭化珪素ダイオードの測定結果である。図１４に示すように、コンタクト層無しの場合、動作抵抗が大きく、ＶＦ（順方向電圧）大の結果となり、同じ熱処理温度でも個体差によるばらつきが大きい。
また、図１４において、符号Ｓ２は、図２０で示したＮｉ単層のコンタクト層の従来の炭化珪素ダイオードの結果である。また、同じ温度で熱処理を行った複数の炭化珪素ダイオードの測定結果である。図１４に示すように、Ｎｉ単層の場合、コンタクト層無しの場合より改善されているが、熱処理での温度差によるばらつきが大きい。これは、Ｎｉシリサイド層の不均一性とＣ膜の析出の結果と考えられる。さらに、Ｃ膜の影響で、Ｎｉシリサイド層は上部電極との密着が悪く、組み立て（ワイヤーボンディング）は不可能であった。
また、図１４において、符号Ｓ３は、図１で示したＡｌ、Ｎｉ、Ｔｉの順で堆積した本発明の実施例にかかる炭化珪素ダイオードの結果である。また、１０００℃、１１００℃、１２００℃で熱処理を行った場合の結果であり、Ｌ３１が１０００℃、Ｌ３２が１１００℃、Ｌ３３が１２００℃の結果である。図１４に示すように、高温になるほど、動作抵抗がやや低減し、ＶＦが低下した。しかしながら、１２００℃では、Ｃが表面に偏析するため、実用的な熱処理温度の上限は１１００℃である。
図１５は、実施の形態および従来の炭化珪素ダイオードの順方向特性を比較したグラフである。図１５において、縦軸は順方向電流を示し、単位はＡであり、横軸は順方向電圧を示し、単位はＶである。また、図１５のＡは、図１８の従来のＪＢＳ構造を有する炭化珪素ダイオードの特性を示し、図１５のＢは、本発明の実施例にかかる炭化珪素ダイオードの特性を示す。
図１５のＡ、Ｂの線は、ショットキー電極９とｐ型ウェル領域３を流れる電流の合成の線となっている。オーミック電極８を流れる電流を含むＢの方が、高電流側での立ち上がり電圧が低くなっている。オーミック電極８を介した電流の広がりを最適化することにより、Ｂの立ち上がり波形をさらに定電圧側にシフトできる可能性がある。立ち上がり電圧の低減によって、電流×電圧の大きなパワーをかけることができ、順方向サージ耐量は増加することになる。
以上、説明したように、実施の形態にかかる炭化珪素半導体装置によれば、オーミック電極の上面には、Ｔｉ−Ａｌ合金層が設けられ、オーミック電極の内部には、Ｎｉシリサイド層が設けられている。また、Ｎｉシリサイド層の内部には、Ｔｉが局在している。Ｔｉ−Ａｌ合金層は、熱的に安定であり、Ａｌによるプロセス中の装置汚染等がない。また、表面にＣが析出しないため、上部電極と良好な密着性がある。また、表面にＣが形成されていないため、高いオーミック性を有する。さらに、９００℃〜１１００℃の温度で熱処理することより、Ｎｉシリサイド層の主成分が、Ｎｉ2Ｓｉとなり高いオーミック性を有する。このため、炭化珪素ダイオードの順方向特性は、従来の炭化珪素ダイオードよりも低抵抗になり、順方向サージ耐量を改善することができる。
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、上述した各実施の形態では、ＳＢＤを例に説明しているが、これに限らず、オーミック接合を有する種々な炭化珪素半導体装置にも広く適用可能である。例えば、ＭＯＳＦＥＴのソース電極に適用することができる。また、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
以上のように、本発明にかかる半導体装置および半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧なパワー半導体装置に有用であり、特にオーミック接合を有する炭化珪素半導体装置に適している。
１ ｎ型炭化珪素基板
２ ｎ-型ドリフト層
３ ｐ型ウェル領域
４ ｐ型領域
５ ｐ+型ガードリング領域
６ ＪＴＥ領域（耐圧構造部）
７ 層間絶縁膜
８ オーミック電極
８ａ Ｔｉ−Ａｌ合金層
８ｂ Ｎｉシリサイド層
８ｃ Ｔｉ
８ｄ Ｎｉ
８ｅ Ａｌ
８ｆ Ｃ
９ ショットキー電極
１０ 上部電極
１１ パッシベーション膜
１２ 下部電極
１３ フィールド酸化膜
１４ コンタクトメタル
１５ Ａｌ層
１６ Ｎｉ層
１７ Ｎｉ2Ｓｉ層
１８ Ｃ層
２０ 活性領域
３０ エッジ終端領域
４０ 炭化珪素基体

Claims (6)

  1. 第１導電型の炭化珪素半導体基板と、
    前記炭化珪素半導体基板のおもて面に設けられた第１導電型の第１半導体層と、
    前記第１半導体層の表面に選択的に設けられた第２導電型の第１半導体領域と、
    前記第１半導体層の表面に選択的に設けられた、前記第１半導体領域と接続する第２導電型の第２半導体領域と、
    前記第１半導体層および前記第１半導体領域とショットキー接触する第１電極と、
    前記第２半導体領域とオーミック接触する第２電極と、
    を備え、
    前記第２電極は、前記第１電極と接する表面にＴｉ−Ａｌ合金が設けられ、内部にＮｉシリサイド層が設けられ、前記Ｎｉシリサイド層の上端及び下端から離れた内部にＴｉが粒状に偏在する形で分散して設けられていることを特徴とする半導体装置。
  2. 前記第２電極は、前記Ｎｉシリサイド層内のＴｉと同様の位置にＣが設けられていることを特徴とする請求項１に記載の半導体装置。
  3. 前記Ｎｉシリサイド層の主成分は、Ｎｉ2Ｓｉであることを特徴とする請求項１または２に記載の半導体装置。
  4. 第１導電型の炭化珪素半導体基板のおもて面に第１導電型の第１半導体層を形成する第１工程と、
    前記第１半導体層の表面に選択的に第２導電型の第１半導体領域を形成する第２工程と、
    前記第１半導体層の表面に選択的に、前記第１半導体領域と接続する第２導電型の第２半導体領域を形成する第３工程と、
    前記第１半導体層および前記第１半導体領域とショットキー接触する第１電極を形成する第４工程と、
    前記第２半導体領域とオーミック接触する第２電極を形成する第５工程と、
    を含み、
    前記第５工程は、前記第２電極をＡｌ、Ｎｉ、Ｔｉの順で堆積し、熱処理することにより形成することを特徴とする半導体装置の製造方法。
  5. 前記熱処理は、９００℃〜１１００℃で行うことを特徴とする請求項４に記載の半導体装置の製造方法。
  6. 前記第５工程は、前記Ａｌを１０〜２０ｎｍの厚さで堆積させ、前記Ｎｉを３０〜９０ｎｍの厚さで堆積させ、前記Ｔｉを３０〜６０ｎｍの厚さで堆積させることを特徴とする請求項４または５に記載の半導体装置の製造方法。
JP2016238019A 2016-12-07 2016-12-07 半導体装置および半導体装置の製造方法 Active JP6922202B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016238019A JP6922202B2 (ja) 2016-12-07 2016-12-07 半導体装置および半導体装置の製造方法
US15/796,913 US10700167B2 (en) 2016-12-07 2017-10-30 Semiconductor device having an ohmic electrode including a nickel silicide layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016238019A JP6922202B2 (ja) 2016-12-07 2016-12-07 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018098227A JP2018098227A (ja) 2018-06-21
JP6922202B2 true JP6922202B2 (ja) 2021-08-18

Family

ID=62243433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016238019A Active JP6922202B2 (ja) 2016-12-07 2016-12-07 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10700167B2 (ja)
JP (1) JP6922202B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019100130B4 (de) * 2018-04-10 2021-11-04 Infineon Technologies Ag Ein halbleiterbauelement und ein verfahren zum bilden eines halbleiterbauelements
JP6995725B2 (ja) * 2018-09-19 2022-01-17 株式会社東芝 半導体装置
JP7237687B2 (ja) * 2019-03-28 2023-03-13 京セラ株式会社 配線基板、電子装置及び電子モジュール
JP7427886B2 (ja) * 2019-09-06 2024-02-06 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7371507B2 (ja) 2020-01-22 2023-10-31 富士電機株式会社 炭化珪素半導体装置の製造方法
JP7505278B2 (ja) 2020-06-11 2024-06-25 富士電機株式会社 炭化珪素半導体装置
TWI717302B (zh) * 2020-07-30 2021-01-21 頂極科技股份有限公司 半導體製程零配件的質變檢測系統及方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4501488B2 (ja) 2004-03-26 2010-07-14 豊田合成株式会社 炭化珪素半導体のオーミック電極及びその製造方法
JP2007027537A (ja) * 2005-07-20 2007-02-01 Sharp Corp 可変抵抗素子を備えた半導体記憶装置
JP2007324187A (ja) 2006-05-30 2007-12-13 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4935741B2 (ja) 2008-04-02 2012-05-23 三菱電機株式会社 炭化珪素半導体装置の製造方法
US20110198617A1 (en) 2008-10-23 2011-08-18 Honda Motor Co., Ltd. Electrode, semiconductor device, and method for manufacturing the semiconductor device
JP4858791B2 (ja) 2009-05-22 2012-01-18 住友電気工業株式会社 半導体装置およびその製造方法
JP5401356B2 (ja) 2010-02-09 2014-01-29 昭和電工株式会社 半導体装置の製造方法
JPWO2011115294A1 (ja) * 2010-03-16 2013-07-04 合同会社先端配線材料研究所 炭化珪素用電極、炭化珪素半導体素子、炭化珪素半導体装置および炭化珪素用電極の形成方法
JP5591151B2 (ja) * 2011-02-28 2014-09-17 三菱電機株式会社 炭化珪素ジャンクションバリアショットキーダイオードおよびその製造方法
JP5613640B2 (ja) * 2011-09-08 2014-10-29 株式会社東芝 半導体装置の製造方法
JP6112698B2 (ja) * 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体素子及びその製造方法
JP5966556B2 (ja) * 2012-04-18 2016-08-10 富士電機株式会社 半導体デバイスの製造方法
JP2014003253A (ja) 2012-06-21 2014-01-09 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP2014127660A (ja) * 2012-12-27 2014-07-07 Sumitomo Electric Ind Ltd 炭化珪素ダイオード、炭化珪素トランジスタおよび炭化珪素半導体装置の製造方法
JP5846178B2 (ja) * 2013-09-30 2016-01-20 サンケン電気株式会社 半導体装置及びその製造方法
JP6300659B2 (ja) * 2014-06-19 2018-03-28 株式会社東芝 半導体装置
JP2015043458A (ja) * 2014-10-27 2015-03-05 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JP2018098227A (ja) 2018-06-21
US10700167B2 (en) 2020-06-30
US20180158914A1 (en) 2018-06-07

Similar Documents

Publication Publication Date Title
JP6922202B2 (ja) 半導体装置および半導体装置の製造方法
JP5525940B2 (ja) 半導体装置および半導体装置の製造方法
JP5408929B2 (ja) 半導体装置および半導体装置の製造方法
US8466474B2 (en) Silicon carbide semiconductor device and method of producing silicon carbide semiconductor device
US9601581B2 (en) Semiconductor device and method for producing the same
US8324704B2 (en) Silicon carbide semiconductor device with Schottky barrier diode and method of manufacturing the same
JP4140648B2 (ja) ＳｉＣ半導体用オーミック電極、ＳｉＣ半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法
JP6242724B2 (ja) 半導体装置およびその製造方法
JP2013211503A (ja) ＳｉＣ半導体デバイス
US11081564B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP2012099599A (ja) 半導体装置およびその製造方法
US9923062B2 (en) Silicon carbide semiconductor device and method of manufacturing a silicon carbide semiconductor device
JP5401356B2 (ja) 半導体装置の製造方法
JP6160541B2 (ja) 炭化珪素半導体装置の製造方法
JP6295797B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6399161B2 (ja) 半導体装置および半導体装置の製造方法
CN115939194A (zh) 半导体装置及其制造方法
JP6233537B2 (ja) 半導体装置および半導体装置の製造方法
JP2017168676A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP6646171B2 (ja) 半導体装置
JP2017168679A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP2023001782A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP5991629B2 (ja) 半導体装置および半導体装置の製造方法
JP2015142080A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210629

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210712

R150 Certificate of patent or registration of utility model

Ref document number: 6922202

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150