JP2012156154A - 電力用半導体装置 - Google Patents
電力用半導体装置 Download PDFInfo
- Publication number
- JP2012156154A JP2012156154A JP2011011107A JP2011011107A JP2012156154A JP 2012156154 A JP2012156154 A JP 2012156154A JP 2011011107 A JP2011011107 A JP 2011011107A JP 2011011107 A JP2011011107 A JP 2011011107A JP 2012156154 A JP2012156154 A JP 2012156154A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor region
- schottky
- sic
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
- H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
- H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】n型のSiC基板と、SiC基板の第一主面に形成され、SiC基板よりも不純物濃度の低いn型SiCドリフト層と、ドリフト層に形成されたp型SiCの第一の半導体領域と、第一の半導体領域の表層側に形成され、第一の半導体領域よりも不純物濃度が高濃度であるp型SiCの第二の半導体領域と、ドリフト層の表面に形成され第一の半導体領域とショットキー接続し、第二の半導体領域とオーミック接続するショットキー電極と、ショットキー電極の表面に形成されたアノード電極と、アノード電極の表面で、第一の半導体領域の直上に形成され、上面から見て第一の半導体領域の領域を含むように第一の半導体領域よりも広い面積に形成されたファーストボンドと、SiC基板の第二主面に形成されたカソード電極とを備えている。
【選択図】 図1
Description
以下、本発明の実施例を図面に基づいて説明する。図1は本発明の実施の形態1に係る電力用半導体装置であるショットキーダイオードを示す断面図である。第1の実施の形態に係るショットキーダイオード100では、炭化珪素(SiC)のN−型のエピタキシャル層1(第一導電型の半導体領域、ドリフト層)の下にN+型のSiC基板2(カソード領域)が設けられている。SiC基板2は、第1主面2aの面方位が、<0001>シリコン面から4°または8°オフした、4Hのポリタイプを有する低抵抗炭化珪素基板である。エピタキシャル層1の不純物濃度は、SiC基板2の不純物濃度よりも低い。SiC基板2の第2主面2bにはシリサイドからなるカソード電極3(ドレイン電極)が形成され、電気的に接続できるようになっている。ここで、エピタキシャル層1の不純物濃度は、2×1014個/cm3以上、2×1016個/cm3以下などであればよい。
実施の形態2は、実施の形態1で示したショットキーダイオード構造の変形である。実施の形態2によれば、図7に示されるように2つの領域でp型の半導体層が形成されている。p領域8、p+領域9が形成される位置は、ショットキーダイオードが実際の電力変換機に用いる場合にワイアボンドなどにより接続されるアノード電極5のフロント面の直下になるように設計されている。
実施の形態3を図9に基づいて説明する。実施の形態3は実施の形態1で示したショットキーダイオード構造の変形例を示している。基本的なサージ電流耐量の改善と通常動作時の低抵抗化の両立を実現する発明である。本実施の形態によれば、p領域8はダイオードのフロント面全面に渡って形成されている。
Claims (6)
- 第一導電型のSiC基板と、
前記SiC基板の第一主面に形成され、前記SiC基板よりも不純物濃度の低い第一導電型でSiCのドリフト層と、
前記ドリフト層に形成された第二導電型でSiCの第一の半導体領域と、
前記第一の半導体領域の表層側に形成され、前記第一の半導体領域よりも不純物濃度が高濃度である第二導電型でSiCの第二の半導体領域と、
前記ドリフト層の表面に形成され前記第一の半導体領域とショットキー接続し、前記第二の半導体領域とオーミック接続するショットキー電極と、
前記ショットキー電極の表面に形成されたアノード電極と、
前記アノード電極の表面で、前記第一の半導体領域の直上に形成され、上面から見て前記第一の半導体領域の領域を含むように前記第一の半導体領域よりも広い面積に形成されたワイアボンドのファーストボンドと、
前記SiC基板の前記第一主面に対向する第二主面に形成されたカソード電極とを備えたことを特徴とする電力用半導体装置。 - 第一の半導体領域の不純物濃度は1×1017個/cm3以上、1×1018個/cm3以下であり、前記第二の半導体領域の不純物濃度は1×1020個/cm3以上、5×1020個/cm3以下であることを特徴とする請求項1に記載の電力用半導体装置。
- 第二の半導体領域の厚さは、0.05〜0.1μmであることを特徴とする請求項1または2に記載の電力用半導体装置。
- 一つのショットキー電極の下に、複数の第一の半導体領域を備えたことを特徴とする請求項1または2に記載の電力用半導体装置。
- 複数の第一の半導体領域は、ショットキー電極の外部から中央部に向かうほど密に配置されていることを特徴とする請求項4に記載の電力用半導体装置。
- SiCスイッチング素子をさらに備えたことを特徴とする請求項1に記載の電力用半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011011107A JP5644536B2 (ja) | 2011-01-21 | 2011-01-21 | 電力用半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011011107A JP5644536B2 (ja) | 2011-01-21 | 2011-01-21 | 電力用半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014224326A Division JP2015057843A (ja) | 2014-11-04 | 2014-11-04 | 電力用半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012156154A true JP2012156154A (ja) | 2012-08-16 |
JP5644536B2 JP5644536B2 (ja) | 2014-12-24 |
Family
ID=46837632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011011107A Active JP5644536B2 (ja) | 2011-01-21 | 2011-01-21 | 電力用半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5644536B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103033276A (zh) * | 2012-12-27 | 2013-04-10 | 长安大学 | 碳化硅温度传感器及其制造方法 |
WO2016013472A1 (ja) * | 2014-07-23 | 2016-01-28 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2016208016A (ja) * | 2015-04-15 | 2016-12-08 | パナソニックIpマネジメント株式会社 | 半導体素子およびその製造方法 |
US9773924B2 (en) | 2015-04-22 | 2017-09-26 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device having barrier region and edge termination region enclosing barrier region |
CN109244146A (zh) * | 2018-11-09 | 2019-01-18 | 无锡新洁能股份有限公司 | 优化热分布的碳化硅肖特基二极管及其制造方法 |
CN109801978A (zh) * | 2019-03-13 | 2019-05-24 | 捷捷半导体有限公司 | 低压降二极管及其制备方法 |
US11125803B2 (en) | 2016-09-01 | 2021-09-21 | Mitsubishi Electric Corporation | Method of measuring semiconductor device by applying voltage to the semiconductor device using probe needle |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03250670A (ja) * | 1990-02-28 | 1991-11-08 | Hitachi Ltd | 半導体装置及びその製造方法 |
JPH10321879A (ja) * | 1997-05-22 | 1998-12-04 | Hitachi Ltd | 炭化けい素ダイオード |
JP2002314099A (ja) * | 2001-04-09 | 2002-10-25 | Denso Corp | ショットキーダイオード及びその製造方法 |
JP2008541459A (ja) * | 2005-05-11 | 2008-11-20 | クリー インコーポレイテッド | 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード |
JP2008300506A (ja) * | 2007-05-30 | 2008-12-11 | Denso Corp | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
JP2010003841A (ja) * | 2008-06-19 | 2010-01-07 | Toyota Motor Corp | 縦型のショットキーダイオード |
-
2011
- 2011-01-21 JP JP2011011107A patent/JP5644536B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03250670A (ja) * | 1990-02-28 | 1991-11-08 | Hitachi Ltd | 半導体装置及びその製造方法 |
JPH10321879A (ja) * | 1997-05-22 | 1998-12-04 | Hitachi Ltd | 炭化けい素ダイオード |
JP2002314099A (ja) * | 2001-04-09 | 2002-10-25 | Denso Corp | ショットキーダイオード及びその製造方法 |
JP2008541459A (ja) * | 2005-05-11 | 2008-11-20 | クリー インコーポレイテッド | 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード |
JP2008300506A (ja) * | 2007-05-30 | 2008-12-11 | Denso Corp | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
JP2010003841A (ja) * | 2008-06-19 | 2010-01-07 | Toyota Motor Corp | 縦型のショットキーダイオード |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103033276A (zh) * | 2012-12-27 | 2013-04-10 | 长安大学 | 碳化硅温度传感器及其制造方法 |
WO2016013472A1 (ja) * | 2014-07-23 | 2016-01-28 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
CN105874604A (zh) * | 2014-07-23 | 2016-08-17 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
JPWO2016013472A1 (ja) * | 2014-07-23 | 2017-04-27 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
US10069004B2 (en) | 2014-07-23 | 2018-09-04 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
JP2016208016A (ja) * | 2015-04-15 | 2016-12-08 | パナソニックIpマネジメント株式会社 | 半導体素子およびその製造方法 |
US9773924B2 (en) | 2015-04-22 | 2017-09-26 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device having barrier region and edge termination region enclosing barrier region |
US11125803B2 (en) | 2016-09-01 | 2021-09-21 | Mitsubishi Electric Corporation | Method of measuring semiconductor device by applying voltage to the semiconductor device using probe needle |
CN109244146A (zh) * | 2018-11-09 | 2019-01-18 | 无锡新洁能股份有限公司 | 优化热分布的碳化硅肖特基二极管及其制造方法 |
CN109801978A (zh) * | 2019-03-13 | 2019-05-24 | 捷捷半导体有限公司 | 低压降二极管及其制备方法 |
CN109801978B (zh) * | 2019-03-13 | 2024-03-19 | 捷捷半导体有限公司 | 低压降二极管及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5644536B2 (ja) | 2014-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI528568B (zh) | 肖特基二極體 | |
TWI487121B (zh) | 採用凹陷於接合遮障陣列元件之肖特基二極體 | |
JP5644536B2 (ja) | 電力用半導体装置 | |
JP5940235B1 (ja) | 半導体装置 | |
TWI620332B (zh) | 採用凹陷于邊緣終端元件之邊緣終端結構 | |
JP6649183B2 (ja) | 半導体装置 | |
CN103972282B (zh) | 反向阻断半导体器件和制造反向阻断半导体器件的方法 | |
JP2008172008A (ja) | SiCショットキー障壁半導体装置 | |
JP6641488B2 (ja) | 半導体装置 | |
JP5450490B2 (ja) | 電力用半導体装置 | |
JP2013115223A (ja) | 半導体装置 | |
JP2018032794A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
US10601413B2 (en) | Power switching devices with DV/DT capability and methods of making such devices | |
JP2012124268A (ja) | 半導体装置 | |
US20150287840A1 (en) | Semiconductor device | |
JP2019016804A (ja) | 半導体装置 | |
JP2015057843A (ja) | 電力用半導体装置 | |
JP2004247593A (ja) | 半導体装置及びその製造方法 | |
JP2012248736A (ja) | 半導体装置 | |
JP7302285B2 (ja) | 半導体装置 | |
JP5872327B2 (ja) | 半導体整流素子 | |
US9496352B2 (en) | Semiconductor device | |
JP6758987B2 (ja) | 半導体装置 | |
JP7371426B2 (ja) | 半導体装置 | |
JP7451981B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140213 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20140326 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141007 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141020 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5644536 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |