JP2012124268A - 半導体装置 - Google Patents

Abstract

【課題】小数キャリアの注入量により少数キャリアを引き抜くための時間を適宜設定可能な構成とし、重金属拡散等の技術を利用することなく、低ＶＦ特性と、短Ｔｒｒ、低Ｑｒｒを、デバイスの使用目的及び態様等に応じて最適化する。
【解決手段】半導体基板３１の上に形成された低不純物濃度の第１導電型である第１半導体層３２と、第２導電型であるガードリング３３と、第２導電型である複数の島状の第３半導体層３５と、第１半導体層３２の上面の一部の領域に形成された第１のバリアメタル４５と、第１半導体層３２及び複数の第３半導体層３５の上に形成された第１のバリアメタル４２の第１のバリアハイト４１より高い第２バリアメタル４３、４５を備えている。
【選択図】図１

Description

本発明は、半導体装置に関し、例えば、ショットキーバリアダイオード（ＳＢＤ）、ＪＢＳ（Junction Barrier Schottky diode）等の半導体装置に関するものである。

ダイオードは、整流素子として整流回路に広く使用されている。ダイオードは順方向では電流を導通させ、逆方向では、電流を遮断し電圧を維持するという性質を持ち、その特性には素子自体の消費電力を低減させるために、各電流密度に於いて順方向電圧を小さくすること、逆方向電流を小さくすることが主に求められている。

ダイオードは、大きく分けて２種類あり、金属と半導体の界面にできるバリアハイト（電位障壁の高さ）を利用したショットキーバリアダイオードと、Ｐ型半導体とＮ型半導体界面に形成されるＰＮ接合のバリアハイトを利用したＰＮ接合ダイオードがある。

金属と半導体の接触によって生じる電位障壁の整流作用を利用したショットキーバリアダイオードは、伝導現象が多数キャリアによるため、高速動作が可能であり、電位障壁の高さが金属に依存するため、順方向電圧降下を小さくできる等の特徴を有し、高周波信号回路、電源整流回路、逆接防止回路等に広く使用されている。

ショットキーバリアダイオードでは、順方向電圧を印加すると電位障壁が下がり、Ｎ型シリコンから金属へ電子が流れ（順方向特性）、逆方向電圧が印加されるとＮ型シリコンから金属へ移動する電子の流れはなくなる（逆方向特性）。

そして、電界を緩和し高耐圧化を実現するためにショットキーバリアダイオードが設けられている。即ち、逆方向への印加電圧を増加していく際に、リーク電流が増加しデバイスが局所的に破壊する可能性がある。そこで、より高い逆阻止電圧（耐圧）であって、高い逆方向電圧がかけられた状態でリーク電流を低く抑えることができる逆方向特性を得るために、ショットキーバリアダイオードに、ガードリングが設けられている。

一般的には、上記ショットキーバリアダイオードの例のように、半導体装置の整流領域（アクティブ領域）の終端部において、逆電圧が印加された際に、局所的に高電界になり破壊される現象を防ぐ為に、終端領域での電界分布を均一にすることを目的とする終端構造を設ける構成は知られている。

そして、終端構造としては、上記のようにガードリング（ＧＲ）が主に用いられるが、ガードリング以外にも、フィールドプレート（ＦＰ）、ジャンクションターミネーションエクステンション（ＪＴＥ）（図１５（ｂ）参照）、トレンチ耐圧構造（図１６（ｂ）参照）等がある。これらいずれの終端構造も、整流領域（アクティブ領域）を取り囲むように形成されていることが特徴的な構成である。

ところで、Ｓｉを用いた整流素子に於いて、およそ１００Ｖ以下の低耐圧素子で、ショットキーバリアダイオードと、ＰＮ接合ダイオードの両者を比較すると次の様な特徴がある。

ショットキーバリアダイオードは、順方向電圧降下が小さいことが長所であるが、逆方向電流が大きいということが短所であり、逆方向電流は選択するバリアメタルによって大きく違いが出て来る。一方、ＰＮ接合ダイオードは、逆方向電流が小さいというメリットがあるが、順方向電圧降下が大きいという短所がある。

２００Ｖ以上の耐圧で比較すると、逆方向電流の特性の長短は変わらないが、順方向電圧降下で、電流電圧特性の長短が変わる。ダイオードでは、耐圧を高くするためにはドリフト抵抗を高くするが、ショットキーバリアダイオードはこのドリフト抵抗成分によって順方向電圧降下が高くなってしまう。

これに対して、高速ダイオード（ＦＲＤ：Fast Recovery Diode）では高電流密度領域で順方向電圧降下中のドリフト抵抗によって占められる比率が小さくなる。これは、ＰＮジャンクションが所定の電界値に達することによって、Ｐ層から少数キャリアが注入され伝導度変調をするため、ドリフト抵抗が小さくなることに起因している。

少数キャリアを利用したショットキーバリアダイオードの先行技術としては、本出願人の出願した先行発明（特許文献１参照）が挙げられる。これは、ガードリングで終端したショットキーバリアダイオードのバリアメタルを、バリアハイトが高いメタルを用いて、１０Ａ／ｃｍ^２の電流密度から高い電流密度領域で伝導度変調を起させ、定格での順方向電圧降下を小さくするという技術である。

なお、ショットキーバリアダイオードにおいて、ｎ型Ｓｉとのバリアハイトについての具体的な値を示すものとして、非特許文献１がある。

さらに、本発明の先行技術としては、従来、以下のような技術が知られている。バリアメタルを堆積させる領域を２領域として、全体の素子としてのバリアハイトを調整し、順方向電圧（ＶＦ）と逆方向電流（ＩＲ）を調整させる技術が知られている（特許文献２参照）。

従来のショットキーバリアダイオードやＰｉｎダイオード（P-intrinsic-n-Diode）等の半導体装置に比べキャリア注入特性を改善し、順方向電圧降下（Ｖｆ）と逆回復電荷（Ｑｒｒ）との間のトレードオフを改善することができる半導体装置は公知である（特許文献３参照）。

従来、１つの半導体基板上に、ショットキー接合とＰＮ接合が並列されたＪＢＳ（Junction Barrier Schottky diode）が知られているが、この構成を、図１１（ａ）及び図１１（ｂ）において断面図及びそのＡ−Ａ断面図で示す。

このＪＢＳ８０は、Ｎ^＋型の半導体基板８１と、半導体基板８１よりも不純物濃度が低い第１半導体層８２（例えば、Ｎ⁻エピタキシャル層のようなＮ⁻型半導体層）と、第１半導体層８２内でその主面を囲うように形成され電界を緩和し高耐圧化を実現するガードリングとして機能する第２半導体層８３（例えば、Ｐ^＋型半導体から成るＰ^＋ガードリング）と、第１半導体層内であって第２半導体層で囲まれた領域において、所定の間隔をあけて島状（アイランド状）に複数並列され、第１半導体層８２との界面にＰＮ接合部が形成された第３半導体層８４（島状Ｐ^＋型半導体層）と、第１半導体層８２と第２半導体層８３上に形成されているバリアメタル８５と、第１半導体層８２上の周囲に形成された絶縁膜８６と、バリアメタル８５上に形成されているアノード電極８７と、半導体基板下面に形成されたカソード電極８８と、を備えている。

このような従来の半導体装置８０では、Ｐ^＋型の第２半導体層８３のうちの一部にのみ重金属を拡散させ、ライフタイム制御領域を設け、少数キャリアのライフタイムを制御することで、高速ソフトリカバリー特性を向上させて、順方向電圧降下（Ｖｆ）と逆回復電荷（Ｑｒｒ）との間のトレードオフを改善する手段が行われている。

少数キャリアのライフタイムキラーとしてＰｔ、Ａｕ等の重金属をデバイスに導入する際に、ショットキーバリアダイオードの界面特性に悪影響を及ぼすことなく、しかもデバイス全体の逆回復時間ｔｒｒを短縮でき、ソフトリカバリー性を維持しつつ、順電圧降下ＶＦ特性を損なうことのないＪＢＳが知られている（特許文献４参照）。

特開２０００−５８８７５号公報 特開平１０−１２５９３７号公報 特開２００２−２８９８３２号公報 特開２００６−１９６７７５号公報

ISBN 0-471-05661-8 S.M.Sze Physics of Semiconductor Device P292

従来、ショットキーバリアダイオード等の半導体装置では、少数キャリアの注入を行う事で順方向電圧印加時の消費電力は少なくなるが、順電圧から逆電圧に切り替わり、電流をＯＦＦするまでには、ある期間、少数キャリアが残っている為、ＯＦＦにならない時間がある。即ち、少数キャリアを多く注入すると、この少数キャリアを引き抜く為に時間がかかり、ＯＦＦにならない時間が長くなるという問題がある。

この少数キャリアを引き抜く為に消費される電荷をＱｒｒ、逆サージ電流がピーク値から或る割合になるまでの時間をＴｒｒと呼び、Ｑｒｒが大きく、Ｔｒｒが長いと回路上において消費電力の増大に繋がる。従来、当業者において、このＱｒｒ、Ｔｒｒを調整するために大別して、２通りの手段が知られている。

１つ目の手段は、特許文献３（特開２００２−２８９８３２号公報）に記載の発明に示す技術であり、これは、Ｐ層の濃度と厚さを調整し、少数キャリアの注入量を制御する技術である。しかしながら、この手段では、素子の逆阻止電圧（耐圧）が変わってしまい、逆阻止耐圧を調整する為にドリフト抵抗を変えるとＶＦ特性が変わり、最適化が難しいものと考えられる。

２つ目の手段は、すでに背景技術の項でも触れたが、特許文献３、及び本出願人による特許文献４（特開２００６−１９６７７５号公報）に記載の技術であり、これは、電子線照射、重金属拡散による少数キャリアのライフタイムコントロールする技術である。この手段は、上記１つ目の手段より低Ｑｒｒ、短Ｔｒｒの効果は高いものと考えられる。

しかしながら、この２つ目の手段についても次の（１）〜（３）に示すような３つの問題がある。
（１）電子線照射、重金属拡散によりライフタイムを短くすると、短Ｔｒｒ、低Ｑｒｒにはなるが、ＶＦは増加するというトレードオフの関係にあり、最適化が難しい。

（２）局所的な制御が難しく、例えば、特許文献４記載の発明では、ガードリングのみに重金属拡散をして、ライフタイムコントロールを行っているが、重金属拡散の領域をガードリング部分だけに制御する事は、極めて精密な処理を行わなければならず、製造プロセスの安定性に欠けるものと考えられる。そして、電子線照射においては、照射を遮るマスクをウェハ上に作成すること自体が難しい。

（３）電子線照射するためには、一般の製造ラインでは保有しにくい大掛かりな電子線照射装置が必要となる。

ところで、本発明者らは、本出願前に別途、特願２０１０−２５２７６８に係る発明（以下、「別願発明」という）を出願した。この別願発明は、ガードリング上に０．７ｅＶ以上のバリアメタルを形成することで、ガードリングの上面のバリアメタルの界面（接合面）とガードリングの内側のＰＮ接合面から、少数キャリアを注入する技術である。

この別願発明は、本来少数キャリアの注入が殆どないＳＢＤにおいて、少数キャリアを積極的に注入し、低ＶＦ特性を可能とする画期的な技術であるが、本発明者らは、この発明を想到する過程において、少数キャリアの注入量がガードリングの周方向の長さによって決まるという知見を得た。

より正確に表現すると、別願発明では、ガードリングとして機能するＰ^＋型半導体層の上に高バリアハイトが形成された構成であるが、この高バリアハイトが覆うＰ^＋型半導体層（Ｐ^＋ガードリング）及び該Ｐ^＋型半導体層に隣接するＮ⁻型半導体層（Ｎ⁻エピタキシャル層）の周方向の長さによって小数キャリアの注入量が変わるという知見を得た。

この知見によると、ガードリングの周方向の長さによって少数キャリアの注入量が変わるので、ガードリング自体の周方向の長さは基本的には素子の寸法に応じて一定であり、ガードリングの上に高バリアハイトの第２のバリアメタルを設けた構成のみでは、仮に小数キャリアの注入量を増やしＶＦ特性を改善することができたとしても、低ＶＦ特性と、短Ｔｒｒ、低Ｑｒｒのトレードオフの関係を考慮し、これら全体からみて最適化するには限界がある。

そこで、本発明は、Ｐ^＋型半導体層の上に形成された高バリアハイトが覆うＰ^＋型半導体層及び該Ｐ^＋型半導体層該に隣接するＮ⁻型半導体層（Ｎ⁻エピタキシャル層）の周方向の長さによって小数キャリアの注入量が変わるという上記知見に基づき、上記別願発明を発展させ、小数キャリアの注入量により少数キャリアを引き抜くための時間を適宜設定し、重金属拡散等の技術を利用することなく、低ＶＦ特性と、短Ｔｒｒ、低Ｑｒｒを、デバイスの使用目的及び態様等に応じて最適化することを目的とするものである。

本発明は上記課題を解決するために、高不純物濃度の半導体基板と、該半導体基板の上に形成され該半導体基板より低不純物濃度の第１導電型である半導体層と、該半導体層の領域内に形成され、電界を緩和するための終端構造と、第１導電型である半導体層の領域内において終端構造で囲まれる領域の一部に形成され、第２導電型である複数の島状の半導体層と、少なくとも第１導電型である半導体層の上面の一部の領域に形成された第１のバリアメタルと、第１のバリアメタルとは異なる領域に同じ層で形成された第２バリアメタルと、を備えた半導体装置において、第２のバリアメタルは、少なくとも、複数の島状の半導体層の１つ以上の上面の領域と、該上面の領域に隣接する第１導電型である半導体層の上面の領域にわたって形成されており、第２のバリアメタルの第１導電型である半導体層に対する第２のバリアハイトは、第１のバリアメタルの第１導電型である半導体層に対する第１のバリアハイトより高くなるように形成されていることを特徴とする半導体装置を提供する。

本発明は上記課題を解決するために、高不純物濃度の半導体基板と、該半導体基板の上に形成され該半導体基板より低不純物濃度の第１導電型である第１半導体層と、第１半導体層の領域内に形成され、第１導電型と異なる第２導電型でありガードリングとして機能する第２半導体層と、第１半導体層の領域内において第２半導体層で囲まれる領域の一部に形成され、第２導電型である複数の島状の第３半導体層と、少なくとも第１半導体層の上面の一部の領域に形成された第１のバリアメタルと、第１のバリアメタルとは異なる領域に同じ層で形成された第２バリアメタルと、を備えた半導体装置において、第２のバリアメタルは、少なくとも、複数の島状の第３半導体層の１つ以上の第３半導体層の上面の領域と、該第３半導体層の上面の領域に隣接する第１半導体層の上面の領域にわたって形成されているとともに、第２半導体層の上面の少なくとも一部の領域及び第１半導体層の上面であって第２半導体層の内側に隣接する領域にわたってリング状に形成されており、
第２のバリアメタルの第１半導体層に対する第２のバリアハイトは、第１のバリアメタルの第１半導体層に対する第１のバリアハイトより高くなるように形成されていることを特徴とする半導体装置を提供する。

電界を緩和するための終端構造は、フィールドプレート、ジャンクションターミネーションエクステンション又はトレンチ耐圧構造としてもよい。

第２のバリアメタルは、複数の島状の半導体層の上面の一部又は全部の領域と、第１導電型の半導体層の上面であって前記島状の半導体層の上面の一部又は全部に隣接する領域にわたって形成されている構成としてもよい。

第２のバリアメタルは、複数の島状の半導体層の全ての半導体層の上面の一部又は全部の領域と、第１導電型の半導体層の上面であって前記島状の半導体層の上面の一部又は全部に隣接する領域にわたって形成されている構成としてもよい。

第２半導体層の第２導電型の不純物濃度が１０^＋１７／ｃｍ^３以上であり、第２のバリアメタルの第１半導体層に対する第２のバリアハイトは、０．７０ｅＶ以上になるように形成されていることが好ましい。

半導体基板はＮ^＋基板であり、第１半導体層はＮ⁻型半導体層であり、第２半導体層はＰ^＋ガードリングであることが好ましい。

第１のバリアメタルがＰｄ_２Ｓｉであり、第２のバリアメタルがＰｔＳｉとしてもよい。

第１のバリアメタルがＭｏであり、第２のバリアメタルがＰｄ_２Ｓｉとしてもよい。

本発明に係る半導体装置では、その終端領域に設けられた、ガードリング（ＧＲ）、フィールドプレート（ＦＰ）、ジャンクションターミネーションエクステンション（ＪＴＥ）、トレンチ耐圧構造等の終端構造で囲まれた整流領域（アクティブ領域）内において、Ｐ^＋型島状半導体層に対応して設けられた島状バリアメタルの構成を設けることで、小数キャリアの注入量を適宜設定できる構成としたので、次のような効果が生じる。

（１）小数キャリアの調整が、従来のように、製造工程において、電子線照射装置を設置し、電子線照射による重金属拡散などをすることなく、Ｐ^＋型島状半導体層及び島状バリアメタルの平面形状を決める露光機のマスクのパターンによって、複数のＰ^＋型島状半導体層について複数の島状バリアメタルを形成することで、小数キャリアの注入量を容易に適宜の仕様にすることが可能となる。

（２）小数キャリアの注入量を調整により、耐圧を変えることなく、Ｔｒｒ、Ｑｒｒを変えることができ、低ＶＦ特性と、短Ｔｒｒ、低Ｑｒｒを、デバイスの使用目的及び態様等に応じて最適化可能とする。

（３）半導体装置の耐熱設計においても設計しやすくなる。即ち、露光機のマスクのパターンによって、Ｐ^＋型島状半導体層及び島状バリアメタルの組み合わせを、半導体装置における所望の箇所や形状に形成することで、少数キャリアを注入できる箇所を適宜設定可能な構成としたので、例えば、電流、熱が集中し易いコーナー部では、注入部分を少なくし、アクティブ領域では注入部分を多くして、電流や熱が集中する箇所を分散、均一化させて熱破壊を防ぐことが可能となる。

本発明に係る半導体装置の実施例１として示すＪＢＳを説明する図であり、（ａ）は断面図であり、（ｂ）は（ａ）のＡ−Ａ断面の平面を示す図（以下、「Ａ−Ａ断面図」という）である。 本発明に係る半導体装置の実施例１の変形例として示すＪＢＳを説明する図であり、（ａ）は断面図であり、（ｂ）は（ａ）のＡ−Ａ断面図である。 本発明に係る半導体装置の実施例２として示すＪＢＳを説明する図であり、（ａ）は断面図であり、（ｂ）は（ａ）のＡ−Ａ断面図である。 本発明に係る半導体装置の実施例２の変形例として示すＪＢＳを説明する図であり、（ａ）は断面図であり、（ｂ）は（ａ）のＡ−Ａ断面図である。 本発明に係る半導体装置の実施例３として示すＪＢＳを説明する図であり、（ａ）は断面図であり、（ｂ）は（ａ）のＡ−Ａ断面図である。 本発明に係る半導体装置の実施例３の変形例として示すＪＢＳを説明する図であり、（ａ）は断面図であり、（ｂ）は（ａ）のＡ−Ａ断面図である。 本発明に係る半導体装置の実施例４として示すＪＢＳを説明する図であり、（ａ）は断面図であり、（ｂ）は（ａ）のＡ−Ａ断面図である。 本発明を想起する基となった構成を説明する図であり、（ａ）は断面図を示し、（ｂ）、（ｃ）はその要部拡大図である。 本発明を想起する基となった構成を説明するための従来技術のショットキーバリアダイオードと比較するＶＦ特性を示すシミュレーショングラフである。 本発明を想起する基となった構成のショットキーバリアダイオードの効果を確認するために行った、従来技術のショットキーバリアダイオードと比較したシミュレーション試験の結果を示すＶＦ特性を示す図である。 従来のＪＢＳの構成を示す図であり、（ａ）は断面図であり、（ｂ）は（ａ）のＡ−Ａ断面図である。 従来例のショットキーバリアダイオードの構成を説明する断面図である。 ショットキーバリアダイオードのＶＦ特性の模式図である。 本発明に係る半導体装置の実施例５を説明する図であり、（ａ）は平面図であり、（ｂ）は（ａ）のＢ−Ｂ断面図である。 （ａ）は本発明に係る半導体装置の実施例６を説明する断面図であり、（ｂ）は従来技術（ＪＴＥを備えた従来の半導体装置）を示す断面図である。 （ａ）は本発明に係る半導体装置の実施例７を説明する断面図であり、（ｂ）は従来技術（トレンチ構造を備えた従来の半導体装置）を示す断面図である。

本発明に係る半導体装置を実施するための形態を実施例に基づき図面を参照して、以下説明する。
（本発明を想起する基となった構成）

本発明を想起する基となった構成は、高不純物濃度の半導体基板と、半導体基板の上に形成され半導体基板より低不純物濃度の第１導電型である第１半導体層（例．Ｎ⁻型半導体層）と、第１導電型と異なる第２導電型からなりガードリングとして機能する第２半導体層（例．Ｐ^＋型半導体層）と、第１半導体層の上面の一部の領域に形成された低バリアハイトの第１のバリアメタルと、第２半導体層及び第２半導体層に隣接する第１半導体層にわたって形成された高バリアハイトの第２バリアメタルを備え、少数キャリアの注入量を増加することで、低ＶＦ特性が得られるという半導体装置である。

そして、この半導体装置では、第２バリアメタルが第２半導体層及び第１半導体層を覆う周方向の長さによって小数キャリアの注入量が変わるという知見が得られたので、本発明は、この知見に基づき、小数キャリアの注入量により少数キャリアを引き抜くための時間を適宜設定し、重金属拡散等の従来技術を利用することなく、低ＶＦ特性と、短Ｔｒｒ、低Ｑｒｒを、デバイスの使用目的及び態様等に応じて最適化した半導体装置である。

上記のとおりの本発明を想起する基となった構成、作用等は上記別願発明のショットキーバリアダイオードと共通しているので、これを以下において詳細に説明する。

本発明者らは、半導体装置における低ＶＦ特性の改善についての鋭意研究開発を重ねた結果、ショットキーバリアダイオードにおける小数キャリアの注入が、低電界でも可能であるという効果が得られる箇所は、ＰＮ接合部とショットキー界面の交点である、より詳しくは、Ｐ^＋ガードリング表面のアクティブ領域側（後記する図８（ｂ）の界面１６の領域参照）である、という、きわめて重要な知見を得た。

上記交点での少数キャリアの注入効果についての新たな知見を利用し、本発明を想起する基となった構成に係るショットキーバリアダイオード（後記する図８参照）では、基本的には、Ｐ^＋ガードリングにおけるバリアメタルとの境界の表面にバリアハイトが高い金属を堆積させる構成を特徴としている。

なお、本発明におけるバリアハイトは、バリアメタルのｎ型Ｓｉとのバリアハイトを示しており、具体的な値としては、前記したとおり非特許文献１（ISBN 0-471-05661-8 S.M.Sze Physics of Semiconductor Device P292）に記載されている。

図１２は、従来例のガードリング付きショットキーバリアダイオード２０の断面構造を示す図であり、２１はＰ^＋ガードリング、２２はＮ⁻エピタキシャル層、２３はＮ^＋基板、２４はアノード電極、２５はカソード電極、２６は酸化膜（ＳｉＯ_２膜）、２７はバリアメタルである。

図１３は、ショットキーバリアダイオードの順方向における電圧（ＶＦ）と電流密度（ＩＦ）の特性（「ＶＦ特性」という。）の模式的なカーブを示すグラフである。図１３に示すように、ＶＦ特性のカーブにおける、微小電流領域（ア）、中電流領域（イ）、高電流領域（ウ）の３つの領域について、それぞれＶＦ特性と、ショットキーバリアダイオードのバリアハイトの高低等との関係について、以下、図９を参照して説明する。

図９は、シミュレーションによる、ショットキーバリアダイオードの順方向におけるＶＦ特性を示すグラフである。図９において、一点鎖線（低バリアハイトＳＢＤ）は、図１２に示すショットキーバリアダイオードのバリアメタルを、低バリアハイトで形成した場合のＶＦ特性を示す。点線（高バリアハイトＳＢＤ）は、図１２に示すショットキーバリアダイオードのバリアメタルを、高バリアハイトで形成した場合のＶＦ特性を示す。実線（図９中の「別願発明ＳＢＤ」）は、後記する図８に示す本発明を想起する基となった構成（別願発明）のＶＦ特性を示す。

図１３における微小電流領域（ア）では、ＶＦ特性は、特にバリアハイトの高低で決定される。バリアハイトが高くなると、ＶＦ特性のカーブは全体として右方向にシフトする（図９の高バリアハイトＳＢＤ参照）。バリアハイトが低くなると左方向にシフトする（図９の低バリアハイトＳＢＤ参照）。理想的なダイオードは、ＶＦ特性のカーブは全体として、限り無く左方向に位置し、僅かな電圧で多くの電流を流すことが求められる。

そこで、基本的なショットキーバリアダイオードの特性を出すためには、ショットキーバリアダイオード面（バリアメタルがＮ⁻エピタキシャル層と接合したアクティブ領域）はバリアハイトの低いメタルが求められる。

本発明を想起する基となった構成に係るこのショットキーバリアダイオードでは、基本的には、ショットキーバリアダイオード面（図８における第１のバリアメタルがＮ⁻エピタキシャル層と接合したアクティブ領域）をバリアハイトの低い第１のバリアメタルを使用することで、左方向にシフトさせるようにした（図９中の「別願発明ＳＢＤ」参照）。

中電流領域（イ）では、ＳｉウエハにおけるＮ⁻エピタキシャル層の抵抗成分とＮ^＋基板の抵抗成分の和で決定される。耐圧の低いショットキーバリアダイオードを作る時は、比抵抗が低く、エピタキシャル層が薄いＳｉウエハを使用するので、抵抗成分が小さくなり、中電流領域（イ）では、ＶＦ特性のカーブの傾きは、オームの法則によって、立つ方向となる（傾斜角度が大きくなる）。

逆に、耐圧の高いショットキーバリアダイオードを作る時は、比抵抗が高く、エピタキシャル層が厚いＳｉウエハを使用するから、抵抗成分が大きくなり、中電流領域（イ）では、ＶＦ特性のカーブの傾きは寝てくる（傾斜角度が小さくなる）。

高電流領域（ウ）では、Ｐ^＋ガードリングからＮ⁻エピタキシャル層への少数キャリアの注入効果によって決定される領域である。Ｐ^＋ガードリング上にあるバリアメタルが、バリアハイトの低い材料を使用すると、Ｐ^＋ガードリングからの少数キャリアの注入効果が少なく、高電流領域（ウ）では、ＶＦ特性のカーブは全体として右側にシフトする（図９の低バリアハイトＳＢＤ参照）。

逆にＰ^＋ガードリング上にあるバリアメタルが、バリアハイトの高いメタルを使用すると、Ｐ^＋ガードリングからの少数キャリアの注入が積極的に行われ、高電流領域（ウ）では、ＶＦ特性のカーブは全体として左側方向にシフトする（図９の高バリアハイトＳＢＤ参照）。

一般的な表現をすると、高電流領域（ウ）では、Ｐ^＋ガードリングとＮ⁻エピタキシャル層とで形成されるＰＮダイオードにおけるＶＦ特性のカーブの一部が現れている形になっている。即ち、このＰＮダイオードを通して流れる小数キャリアによる電流と電圧の特性カーブが現れる。

ショットキーバリアダイオードのＶＦ特性のカーブ全体としては、ショットキーバリアダイオード面（バリアメタルがＮ⁻エピタキシャル層と接合したアクティブ領域）によるＶＦ特性のカーブと、Ｐ^＋ガードリングのＰ層とＮ⁻エピタキシャル層とで形成されるＰＮダイオードのＶＦ特性のカーブが重なって、図９に示すような、それぞれのショットキーバリアダイオードのＶＦ特性のカーブを描く。

以上のとおりの、図１３に示す３つの電流領域におけるＶＦ特性を考慮して、本発明を想起する基となった構成に係るショットキーバリアダイオードでは、基本的には、微小電流領域（ア）ではＶＦ特性のカーブを出来る限り左方向にシフトさせるために、Ｎ⁻エピタキシャル層の主面と接合するバリアメタル（後記する図８の第１のバリアメタル６）については、Ｎ⁻エピタキシャル層に対してバリアハイトの低いメタルを用いる構成とした。

さらに、高電流領域（ウ）では、Ｐ^＋ガードリングからの小数キャリアの注入を積極的にさせて、理想的なダイオードに近づける（ＶＦ特性のカーブを左方向にシフトする）ために、Ｐ^＋ガードリングの上にＮ⁻エピタキシャル層に対してバリアハイトの高いメタル（後記する図８の第２のバリアメタル７）を用いる構成とした。

このような構成とすることにより、微小電流領域（ア）、中電流領域（イ）、及び高電流領域（ウ）の領域について、ＶＦ特性のカーブを、図９の実線（別願発明ＳＢＤ）で示すように、全体として左方向にシフトさせ、低電圧で多くの電流を流すＶＦ特性（これを「低ＶＦ特性」という）を得ようとするものである。

図８は、本発明を想起する基となった構成のショットキーバリアダイオード１の構成を示す断面図である。このショットキーバリアダイオード１は、高不純物濃度の半導体基板２と、この半導体基板２の上に形成され半導体基板２より低不純物濃度の第１導電型である第１半導体層３と、第１半導体層３の領域内に形成され、第１導電型と異なる第２導電型からなり、ガードリングとして機能する１本以上の第２半導体層４と、第１半導体層３の上であってその周縁部に沿って形成された絶縁膜５と、少なくとも前記第１半導体層の上面の一部の領域に形成された第１のバリアメタルと、第１のバリアメタルとは異なる領域に同じ層で形成された第２のバリアメタルと、第１のバリアメタル６及び第２のバリアメタル７の上面に形成されたアノード電極８と、半導体基板２の下面に形成されたカソード電極９と、を備えている。

このショットキーバリアダイオード１では、上記高不純物濃度の半導体基板２、第１半導体層３、第２半導体層４及び絶縁膜５は、具体的には、それぞれＮ^＋基板２、Ｎ⁻エピタキシャル層３、Ｐ^＋ガードリング４及び酸化膜５で形成されており、以下の説明もこれらの具体的な部品構成で説明する。そして、ガードリング４は、半導体基板２より低不純物濃度の第１導電型と異なる第２導電型であるが、その不純物濃度は１０^＋１７／ｃｍ^３以上のもので形成する。

なお、Ｎ^＋基板２、Ｎ⁻エピタキシャル層３、Ｐ^＋ガードリング４及び酸化膜５は、それぞれ高不純物濃度の半導体基板２、第１領域層３、第２半導体層４及び絶縁膜５と同じ符号を付ける。

さらに、本発明を想起する基となった構成のショットキーバリアダイオード１の特徴的な構成を、具体的に説明する。図８（ａ）、（ｂ）に示すように、第２のバリアメタル７は、Ｐ^＋ガードリング４（図示はしないが、２本以上のＰ^＋ガードリングを備えた構成では、最も内側のＰ^＋ガードリング）及びＰ^＋ガードリング４内側のＮ⁻エピタキシャル層３の両方の上面に、その両方の上面の領域にわたって、リング状に形成されている。

より詳細には、第２のバリアメタル７は、Ｐ^＋ガードリング４の上面の少なくとも一部の領域１２と、Ｎ⁻エピタキシャル層３の上面であってＰ^＋ガードリング４内側の一部の領域１３とにわたって、形成されている。第２のバリアメタル７は、第１のバリアメタル６と同層で同じ厚さに形成されている。

このような構成とすることで、第１のバリアメタル６とＮ⁻エピタキシャル層３との界面１５でショットキーバリアが形成され、また、第２のバリアメタル７とＰ^＋ガードリング４内側のＮ⁻エピタキシャル層３との界面１６でショットキーバリアが形成される。

第２のバリアメタル７のＮ⁻エピタキシャル層３に対する第２のバリアハイトは、第１のバリアメタル６のＮ⁻エピタキシャル層３に対する第１のバリアハイトより高くする。そして、Ｎ⁻エピタキシャル層３に対する第２のバリアメタル７の第２のバリアハイトは、０．７０ｅＶ以上になるように形成する。

上記のように第１のバリアハイトより第２のバリアハイトを高くなるように、また上記第２のバリアハイトの数値範囲となるように、第１のバリアメタル６及び第２のバリアメタル７の材料をそれぞれ選択する。例えば、第１のバリアメタル６はＰｄ_２Ｓｉで形成し、第２のバリアメタル７はＰｔＳｉで形成する。

（作用）
以上の構成から成る本発明を想起する基となった構成のショットキーバリアダイオード１の作用を説明する。ショットキーバリアダイオード１では、第２のバリアメタル７のＮ⁻エピタキシャル層３に対する第２のバリアハイトは、第１のバリアメタル６のＮ⁻エピタキシャル層３に対する第１のバリアハイトより高くした。

その結果、上記図１３における高電流領域（ウ）において、第１のバリアメタル６のみを設けた構成に比較して、小数キャリアが低い電界で注入され（つまり低い順方向電圧で注入され）、低電圧領域から伝導度変調する効果がある。

この小数キャリアの注入は、図８（ｂ）に示すように、第２のバリアメタル７から、Ｐ^＋ガードリング４との界面１６を通り、さらにＰ^＋ガードリング４とＮ⁻エピタキシャル層３とのＰＮ接合部のアクティブ側の領域１７を通過して行われる。

ところで、ショットキーバリアダイオード１では、第１のバリアメタル６は、第２のバリアメタル７より低い第１のバリアハイトを使用している。そのため、ショットキーバリアダイオード１は、第２のバリアメタル７のような高いバリアハイトのみを用いた構造と比較すると、第１のバリアメタル６とＮ⁻エピタキシャル層３との界面１５におけるショットキーバリアのバリアハイトによって決まる順方向電圧の立ち上がりが、低電圧側にシフトし、かつ低電圧での少数キャリアの注入を保つことができる。この結果、図１３における微小電流領域（ア）のＶＦ特性の低減を実現する。

ところで、上記実施例では、第１のバリアメタル６がＰｄ_２Ｓｉで形成され、第２のバリアメタル７をＰｔＳｉで形成されている。このような材料を使用すれば、整流回路を動作させた状態での導通損失において、逆方向損失は殆ど変えずに順方向損失だけを低減することができ、システム全体で低損失化することができる。

一般的には、整流回路のオンオフのデューティー比によって、ダイオードの導通損失である順方向損失と逆方向損失のバランスが決まるが、本発明では、第２のバリアメタル７であるＰｔＳｉは高バリアハイトであり、逆方向損失がＰｄ_２Ｓｉより１桁程小さいため、たとえ、デューティー比が数％としオフ時間が長くとも、１００Ａ／ｃｍ^２以上の電流密度で順方向を動作させると、逆方向損失は順方向損失に対して無視できる。

つまり、ＰｔＳｉでは過剰スペックのため、逆方向電流はＰｄ_２Ｓｉの特性で十分である。そのため、バリアメタルがＰｄ_２Ｓｉにおいて、更に低ＶＦ特性化して順方向損失を低減した場合の方が、整流回路において省エネルギー化につながる。

また、ショットキーバリアダイオード１は、第１のバリアメタル６を低バリアハイトであるＰｄ_２Ｓｉとし、第２のバリアメタル７を低バリアハイトであるＰｔＳｉとすることで、微少電流領域（１）における低ＶＦ特性化に加えて、高電流領域（ウ）における定格電流についても上記小数キャリアによる伝導度変調を効かせて、更に低ＶＦ特性化を実現することができる。

（試験例）
本発明を想起する基となった構成の効果を確認するために、ショットキーバリアダイオード１を、２つの従来技術のショットキーバリアダイオードと比較してシミュレーション試験を行った。図１０は、このシミュレーション試験の結果を示す図であり、順方向における、本発明及び２つの従来技術について、それぞれのＶＦ特性（電圧（ＶＦ）と電流密度（ＪＦ）の特性）のカーブを示すグラフである。

本発明を想起する基となった構成及び２つの従来技術のショットキーバリアダイオードのいずれも、およそ３Ω・ｃｍで１４μｍのエピタキシャル抵抗（ρｔ）を有する。点線で示す従来技術は、バリアハイトが高い（φｂ＝０．８４ｅＶ）従来技術のショットキーバリアダイオードのＶＦ特性カーブを示す。２点鎖線で示す従来技術は、バリアハイトが低い（φｂ＝０．７２ｅＶ）従来技術のショットキーバリアダイオードのＶＦ特性カーブを示す。

実線（図１０中の「別願発明」）は、本発明を想起する基となった構成のショットキーバリアダイオードのＶＦ特性カーブを示す。なお、このシミュレーション試験では、２つの従来技術のショットキーバリアダイオードも、第２のバリアメタル７の第２のバリアハイト以外については同じ条件とした。

点線で示す従来技術では、バリアハイトが高いために、高電流領域では、少数キャリアの注入が多いために、ＶＦ特性カーブは立っている（傾斜角度が大きい）。しかし、微少電流領域では、低電圧では電流は流れにくいために、ＶＦ特性カーブは全体的に右方向に寄っており、この点で、ショットキーバリアダイオードとしては必ずしも好ましい特性を示していない。

２点鎖線で示す従来技術では、バリアハイトが低いために、微少電流領域では低電圧でも電流は流れ易く、ＶＦ特性カーブは全体的に左方向に寄っているが、高電流領域では、少数キャリアの注入が少ないためにＶＦ特性カーブは寝ており（傾斜角度が緩やか）、この点で、ショットキーバリアダイオードとしては必ずしも好ましい特性を示していない。

本発明を想起する基となった構成のショットキーバリアダイオード１は、バリアハイトの低い第１のバリアメタル６をＮ⁻エピタキシャル層３の上に設けるとともに、バリアハイトの高い第２のバリアメタル７をＮ⁻エピタキシャル層３及びＰ^＋ガードリング４の一部の領域の上にわたって設けたので、高電流領域では、少数キャリアの注入が多いためにＶＦ特性カーブは立っており、微少電流領域では低電圧でも電流は流れに易く、ＶＦ特性カーブは全体的に左方向に寄っており、ショットキーバリアダイオードとしては好ましい特性を示している。

（本発明の概要）
本発明を想起する基となった構成は、以上のとおりであるが、この本発明を想起する基となった構成に基づき想到した本発明の特徴的な構成は次のとおりである。

高不純物濃度の半導体基板（Ｎ^＋基板）の上に、この半導体基板より低不純物濃度の第１導電型である半導体層（Ｎ⁻型半導体層）が形成され、この第１導電型である半導体層の領域内に電界を緩和する機能を有する環状の終端構造（例えば、ＧＲ、ＦＰ、ＪＴＥ、トレンチ耐圧構造等）が形成され、この終端構造で囲まれる領域の一部に、第２導電型である複数の島状の半導体層（Ｐ^＋型島状半導体層）が設けられている。

そして、第１導電型である半導体層の上面には第１のバリアメタルが形成され、第２導電型である複数の島状の半導体層の上面には第２のバリアメタルが形成されており、第２のバリアメタルの第１導電型である半導体層に対する第２のバリアハイトは、第１のバリアメタルの第１導電型である半導体層に対する第１のバリアハイトより高くなるように形成されている。

要するに、本発明に係る半導体装置の特徴は、 終端構造で囲まれた整流領域（アクティブ領域）であるＮ⁻型半導体層内において、Ｐ^＋型島状半導体層に対応してＮ⁻型半導体層上のバリアメタルより高いバリアハイトの島状バリアメタルを設ける構成とすることで、小数キャリアの注入量を適宜設定できる構成とした。

このように小数キャリアの注入量を調整により、耐圧を変えることなく、Ｔｒｒ、Ｑｒｒを変えることができ、低ＶＦ特性と、短Ｔｒｒ、低Ｑｒｒを、デバイスの使用目的及び態様等に応じて最適化可能とするものである。

ところで、半導体装置において、整流領域（アクティブ領域）の終端部において、逆電圧が印加された際に電界分布を均一にして、局所的に高電界になり破壊される現象を防ぐために終端領域に設ける終端構造としては、例えば、ガードリング（ＧＲ）、フィールドプレート（ＦＰ）、ジャンクションターミネーションエクステンション（ＪＴＥ）、トレンチ耐圧構造等がある。

そこで、以下、実施例１〜４では、終端構造としてＰ^＋ガードリングを設けたＪＢＳ（Junction Barrier Schottky diode）において説明し、実施例５、６、７では、それぞれ終端構造として、フィールドプレート（ＦＰ）、ジャンクションターミネーションエクステンション（ＪＴＥ）、トレンチ耐圧構造を設けた半導体装置において説明する。

図１は、本発明に係る半導体装置の実施例１として示すＪＢＳ（Junction Barrier Schottky diode）３０を説明する図であり、図１（ａ）は断面図、図１（ｂ）は図１（ａ）のＡ−Ａ断面図である。

このＪＢＳ３０は、従来のＪＢＳにおいて、上記本発明を想起する基となった構成及びその考え方を利用して、小数キャリアの注入量により少数キャリアを引き抜くための時間を適宜設定し、従来の重金属拡散等の技術を利用することなく、低ＶＦ特性と、短Ｔｒｒ、低Ｑｒｒを両立し、デバイスの使用目的及び態様等に応じて、ＪＢＳの最適化を可能とする点を特徴とする。

ＪＢＳ３０は、Ｎ^＋型の半導体基板３１を有し、この半導体基板３１の上に半導体基板３１よりも不純物濃度が低い第１半導体層３２が形成されている。第１半導体層３２は、本実施例１では、Ｎ⁻型半導体層（例．Ｎ⁻エピタキシャル層）として形成されている。

第１半導体層３２の領域内でその主面を囲うように、ガードリングとして機能する第２半導体層３３が形成されている。この第２半導体層３３は、本実施例１では、Ｐ^＋型半導体層（「Ｐ^＋ガードリング」という。）として形成されている。

第１半導体層３２の領域内で、第２半導体層３３で囲まれた領域３４に、複数の島状（アイランド状）の第３半導体層３５が形成されている。この複数の島状の第３半導体層３５は、互いに所定の間隔をあけてに並列されており、本実施例１では、Ｐ^＋型半導体層（「Ｐ^＋型島状半導体層」という。）として形成されている。複数の島状の第３半導体層３５は、それぞれ第１半導体層３２との界面にＰＮ接合部３６を形成している。

以下、第１半導体層３２、第２半導体層３３及び第３半導体層３５は、それぞれ本実施例では、同じ符号を付したＮ⁻型半導体層３２、Ｐ^＋ガードリング３３及びＰ^＋型島状半導体層３５で説明する。Ｐ^＋ガードリング３３及びＰ^＋型島状半導体層３５をそれぞれ構成するＰ層は、その表面濃度Ｃｓは、例えば、Ｃｓ＞１．０^＋１７／ｃｍ^３以上に形成されている。

Ｎ⁻型半導体層３２、Ｐ^＋ガードリング３３及びＰ^＋型島状半導体層３５の上面には、後記するとおり、バリアメタルが形成されている。そして、Ｎ⁻型半導体層３２上の周囲には、絶縁膜３７が形成されている。また、バリアメタル上の上面にはアーノド電極３８が形成され、半導体基板３１下面にはカソード電極３９が形成されている。

以上の構成において、本発明に係る半導体装置の実施例１のＪＢＳ３０の特徴的な構成は、次のとおりである。バリアメタルとして、図１（ａ）、（ｂ）に示すように、同層であるが互いに異なる領域に形成された、第１のバリアメタル４１と第２のバリアメタル４２とを備えている。

第１のバリアメタル４１は、ほぼ絶縁膜３７で囲まれる主面となる領域において、第１半導体層３２及び第２半導体層３３の上面のそれぞれの一部にわたって、形成されている。

第２のバリアメタル４２は、Ｐ^＋ガードリング３３に対応して設けられたリング状バリアメタル４３と、複数のＰ^＋型島状半導体層３５の全数に対応して設けられた複数の島状（アイランド状）バリアメタル４５とから成る。

リング状バリアメタル４３と複数の島状バリアメタル４５とは、同層であるが、互いに異なる領域に形成されている。なお、リング状バリアメタル４３の「リング状」は、平面視で、Ｐ^＋ガードリング３３の平面形状に対応するものであり、実施例１では、四角形であるが、環状にクローズされている形状であれば、その他の形状も含まれる。

リング状バリアメタル４３は、図１（ａ）、（ｂ）に示すように、Ｐ^＋ガードリング３３の全周囲に沿って、Ｐ^＋ガードリング３３の少なくとも内周側の上面を含む領域４６及び該内周側に隣接する一定幅のＮ⁻半導体層の上面の領域４７にわたって、形成されている。

複数の島状バリアメタル４５は、それぞれ平面視では、Ｐ^＋型島状半導体層３５の上面形状と相似形であり、かつＰ^＋型島状半導体層３５の上面形状より広い面積を有しており、Ｐ^＋型島状半導体層３５の上面の全領域及びＮ⁻型半導体層３２の上面であってＰ^＋型島状半導体層３５の周縁に沿って一定幅の領域４８にわたって、形成されている。

Ｎ⁻型半導体層３２に対する、第２のバリアメタル４２のバリアハイトは、第１のバリアメタル４１のバリアハイトより高くなる材料で形成する。例えば、第１のバリアメタル４１はＰｄ_２Ｓｉで形成されており、第２のバリアメタル４２はＰｔＳｉで形成されている。第２のバリアメタル４２のバリアハイトは０．７０ｅＶとする。

以上が本発明に係る半導体装置の実施例１のＪＢＳの構成であるが、Ｐ^＋ガードリング３３及びＰ^＋型島状半導体層３はＰ層として同層に形成されており、Ｐ層の平面形状を決める露光機のマスクのパターンによって、一括して形成可能である。

同様に、第１のバリアメタル４１及び第２のバリアメタル４２（リング状バリアメタル４３及び複数の島状バリアメタル４５）は同層に形成されているが、それぞれ平面形状を決める露光機のマスクのパターンによって、一括して形成可能である。

本実施例１の半導体装置では、Ｐ^＋型島状半導体層３５及び島状バリアメタル４５は、それぞれ平面視で、図１（ｂ）に示すように、長方形をしているが、特にこのような平面形状でなくても、半導体装置の仕様、形状等に応じて、適宜、別の形状としてもよい。

ちなみに、図２（ａ）、（ｃ）は、実施例１の変形例のＪＢＳ５０を示すものであり、この変形例では、Ｐ^＋型島状半導体層５１及び島状バリアメタル５２は、それぞれ平面視で、円形をしており、複数のＰ^＋型島状半導体層５１及び島状バリアメタル５２が、Ｐ^＋ガードリング３３及び絶縁膜３７で囲まれる領域にマトリクス状に配置されている。

（作用）
以上の構成から成る実施例１のＪＢＳ３０の作用を説明する。ＪＢＳ３０は、Ｐ^＋ガードリング３３と、その上に形成されたリング状バリアメタル４３によって、図８に示すショットキーバリアダイオード１と同様の作用が生じる。即ち、Ｎ⁻型半導体層３２に対するリング状バリアメタル４３の第２のバリアハイトは、Ｎ⁻型半導体層３２に対する第１のバリアメタル４１のＮ⁻型半導体層３２の第１のバリアハイトより高い構成としている。

そのため、リング状バリアメタル４３から、リング状バリアメタル４３とＰ^＋ガードリング３３との界面を通り、さらにＰ^＋ガードリング３３とＮ⁻型半導体層３２とのＰＮ接合部のアクティブ側の領域を通過して、小数キャリアの注入が行われる。

その結果、図８に示すショットキーバリアダイオード１と同様に高電流領域において、第１のバリアメタル４１のみを設けた構成に比較して、より低い電界で小数キャリアが注入され（つまり低い順方向電圧で注入され）、比較的に低電圧領域から伝導度変調する効果がある。

さらに、複数のＰ^＋型島状半導体層３５（第３半導体層３５）の全数に対応して設けられた複数の島状バリアメタル４５によって、Ｐ^＋ガードリング３３と、その上に形成されたリング状バリアメタル４３による、上記作用と同様の作用が生じる。

即ち、Ｎ⁻型半導体層３２に対する島状バリアメタル４５の第２のバリアハイトは、Ｎ⁻型半導体層３２に対する第１のバリアメタル４１の第１のバリアハイトより高い構成としている。

そのため、島状バリアメタル４５から、Ｐ^＋型島状半導体層３５との界面を通り、さらにＰ^＋型島状半導体層３５とＮ⁻型半導体層３２とのＰＮ接合部３６のアクティブ側の領域を通過して、小数キャリアの注入が行われる。

その結果、図８に示すショットキーバリアダイオードと同様に、高電流領域において、第１のバリアメタル４１のみを設けた構成に比較して、より低い電界で小数キャリアが注入され（つまり低い順方向電圧で注入され）、比較的低電圧領域から伝導度変調する効果がある。

実施例１の半導体装置であるＪＢＳ３０では、リング状バリアメタル４３ とは別に島状バリアメタル４５を設けたので、別願発明より多くの少数キャリアを注入できるため、伝導度変調がより強くかかり、より低ＶＦ特性化になる。

以上のとおり、Ｐ^＋ガードリング３３の上に形成されたリング状バリアメタル４３と、複数のＰ^＋型島状半導体層３５の全数に対応して設けられた複数の島状バリアメタル４５とによって、高電流領域における小数キャリアの注入量を増加させることが可能となる。

従って、小数キャリアの調整が、従来のように、製造工程において、電子線照射装置を設置し、電子線照射による重金属拡散などをすることなく、Ｐ^＋型島状半導体層３５及び島状バリアメタル４５の平面形状を決める露光機のマスクのパターンによって、複数のＰ^＋型島状半導体層３５について複数の島状バリアメタル４５を形成することで、小数キャリアの注入量を容易に適宜の仕様にすることが可能となる。

例えば、露光機のマスクのパターンによって、実施例１のＰ^＋型島状半導体層３５及び島状バリアメタル４５の大きさを適宜寸法に設定したり、或いは、実施例１の変形例（図２（ａ）、（ｂ）参照）に示すように形状を適宜寸法に設定したりして、小数キャリアの注入量を容易に適宜の仕様にすることが可能となる。

これにより、本発明では、小数キャリアの注入量を設定可能となり、耐圧を変えることなく、Ｔｒｒ、Ｑｒｒを変えることができ、低ＶＦ特性と、短Ｔｒｒ、低Ｑｒｒを、デバイスの使用目的及び態様等に応じて最適化可能とする。

なお、近年、電流が集中する箇所を分散、均一化させて熱破壊を防ぐ耐熱技術がある。本発明によると、少数キャリアを注入できる箇所を適宜設定できるため、耐熱設計においても設計しやすくなる。例えば、電流、熱が集中し易いコーナー部では、注入部分を少なくし、アクティブ領域では注入部分を多くするといった構成を設計可能となる。

図３は、本発明に係る半導体装置の実施例２のＪＢＳ５５を説明する図であり、図３（ａ）は断面図であり、図３（ｂ）は図３（ａ）のＡ−Ａ断面図である。この実施例２のＪＢＳ５５は、実施例１のＪＢＳ３０とほぼ同じ構成であり、共通する構成は同じ符号を付ける。実施例２のＪＢＳ５５が実施例１のＪＢＳ３０と異なる構成は次のとおりである。

実施例１のＪＢＳ３０では、図１（ｂ）に示すように、第２のバリアメタル４２は、Ｐ^＋ガードリング３３に対応して設けられたリング状バリアメタル４３と、複数のＰ^＋型島状半導体層３５の全数に対応して設けられた複数の島状バリアメタル４５とから成る。

しかしながら、実施例２のＪＢＳ５５では、図３（ｂ）に示すように、第２のバリアメタル４２は、Ｐ^＋ガードリング３３に対応したリング状バリアメタル４３は形成されているが、複数のＰ^＋型島状半導体層３５の全数ではなく、一部数のＰ^＋型島状半導体層３５に対応して設けられた複数の島状バリアメタル４５とから成る。

このように、複数のＰ^＋型島状半導体層３５及び島状バリアメタル４５の数を変えることで、小数キャリアの注入量を容易に適宜の仕様にすることが可能となる。これにより、本発明では、小数キャリアの注入量を適宜設定可能となるから、耐圧を変えることなく、Ｔｒｒ、Ｑｒｒを変えることができ、低ＶＦ特性と、短Ｔｒｒ、低Ｑｒｒを、デバイスの使用目的及び態様等に応じて最適化可能とする。

なお、図４（ａ）、（ｂ）は、実施例２の変形例のＪＢＳ５６の断面図及びそのＡ−Ａ断面図を示すが、このような複数の円形のＰ^＋型島状半導体層５１についても、全てのＰ^＋型島状半導体層５１ではなく、一部数のＰ^＋型島状半導体層５１のみを覆うように島状バリアメタル５２を設ける構成としてもよい。

図５は、本発明に係る半導体装置の実施例３のJBS６０を説明する図であり、図５（ａ）は断面図であり、図５（ｂ）は図５（ａ）のＡ−Ａ断面図である。この実施例３のJBS６０は、実施例２のＪＢＳ５６ とほぼ同じ構成であり、共通する構成は同じ符号を付ける。実施例３のJBS６０が実施例２のＪＢＳ５６と異なる構成は次のとおりである。

実施例２のＪＢＳ５６では、図３に示すように、第２のバリアメタル４２は、Ｐ^＋ガードリング３３に対応して設けられたリング状バリアメタル４３と、複数のＰ^＋型島状半導体層３５の一部数に対応して設けられた複数の島状バリアメタル４５とから成る。

しかしながら、実施例３では、図５に示すように、第２のバリアメタル４２は、Ｐ^＋ガードリング３３に対応したリング状バリアメタル４３は形成されていない。複数のＰ^＋型島状半導体層３５の全数ではなく、一部数のＰ^＋型島状半導体層３５に対応して複数の島状バリアメタル４５が設けられている構成は、実施例２と同じである。

なお、図６（ａ）、（ｂ）は、実施例３の変形例のＪＢＳ６１の断面図及びそのＡ−Ａ断面図を示すが、この変形例のＪＢＳ６１は、実施例２の変形例のＪＢＳ５６と同様に、全てのＰ^＋型島状半導体層５７ではなく、一部数のＰ^＋型島状半導体層５１のみを覆うように島状バリアメタル５２を設ける構成としているが、Ｐ^＋ガードリング３３に対応したリング状バリアメタルは形成されていない。

図７は、本発明に係る半導体装置の実施例４のＪＢＳ６５を説明する図であり、図７（ａ）は断面図であり、図７（ｂ）は図７（ａ）のＡ−Ａ断面図である。この実施例４のＪＢＳ６５は、実施例３のＪＢＳ６０とほぼ同じ構成であり、共通する構成は同じ符号を付ける。実施例４のＪＢＳ６５が実施例３のＪＢＳ６０と異なる構成は次のとおりである。

実施例４のＪＢＳ６５では、島状バリアメタル６６は、それぞれ平面視では、Ｐ^＋型島状半導体層３５の上面の全てではなく、その一部の領域６７及びその一部６７の周縁に沿って一定幅の領域６８にのみ形成されている。

以上、実施例１〜４において、Ｐ^＋ガードリング３３とその上に形成されたリング状バリアメタル４３との組み合わせの構成、及び複数のＰ^＋型島状半導体層３５、５１とその上に形成された複数の島状バリアメタル４５、５２との組み合わせの構成について、いろいろな態様を説明したが、これらの態様を、前記したとおり、露光機のマスクのパターンによって、適宜に設計して、小数キャリアの注入量を容易に適宜の仕様にすることが可能となる。

この結果、小数キャリアの注入量により少数キャリアを引き抜くための時間を適宜設定し、従来の重金属拡散等の技術を利用することなく、低ＶＦ特性と、短Ｔｒｒ、低Ｑｒｒを両立し、デバイスの使用目的及び態様等に応じて、ＪＢＳの最適化が可能となる。

図１４は、本発明に係る半導体装置の実施例５のＪＢＳを説明する図である。この実施例５の半導体装置９０は、終端構造としてフィールドプレート（ＦＰ）９１を終端領域９２に設け、整流領域（アクティブ領域）９３の終端部において、逆電圧が印加された際に電界分布を均一にして、局所的に高電界になり破壊される現象を防ぐ構成としたものである。

このような構成の半導体装置９０においても、実施例１と同様に、フィールドプレート９１から成る終端構造で囲まれたＮ⁻型半導体層９４の領域に、複数のＰ^＋型島状半導体層９５とそのＰ^＋型島状半導体層９５上に複数の島状バリアメタル９６を設け、Ｎ⁻型半導体層９４に対する島状バリアメタル９７の第２のバリアハイトは、Ｎ⁻型半導体層９４に対する第１のバリアメタル９７の第１のバリアハイトより高い構成としている。

なお、実施例５の半導体装置９０における複数のＰ^＋型島状半導体層とその上の複数の島状バリアメタルから成る構成は、実施例１〜４に示す構成と同じである。

このような構成とすることにより、高電流領域において、第１のバリアメタル９７のみを設けた構成に比較して、より低い電界で小数キャリアが注入され（つまり低い順方向電圧で注入され）、比較的に低電圧領域から伝導度変調する効果が生じる。

これにより、実施例５の半導体装置９０においても、小数キャリアの注入量を設定可能となり、耐圧を変えることなく、Ｔｒｒ、Ｑｒｒを変えることができ、低ＶＦ特性と、短Ｔｒｒ、低Ｑｒｒを、デバイスの使用目的及び態様等に応じて最適化可能とする。

図１５は、本発明に係る半導体装置の実施例６のＪＢＳを説明する図である。図１５（ｂ）は、従来の半導体装置であり、この半導体装置１００では、終端構造としてＪＴＥ（接合終端拡張：Junction termination extension）１０１、１０２を終端領域１０３に設け、整流領域（アクティブ領域）１０４の終端部において、逆電圧が印加された際に電界分布を均一にして、局所的に高電界になり破壊される現象を防ぐ構成としたものである。なお、１１０は絶縁膜であり、１１１、１１２は電極である。

図１５（ａ）に示す実施例６の半導体装置１０５は、従来の半導体装置１００と同じ構成において、ＪＴＥ１０１、１０２から成る終端構造で囲まれたＮ⁻型半導体層１０６の領域に、複数のＰ^＋型島状半導体層１０７とその上に複数の島状バリアメタル１０８を設け、Ｎ⁻型半導体層１０６に対する島状バリアメタル１０８の第２のバリアハイトは、Ｎ⁻型半導体層１０６に対する第１のバリアメタル１０９の第１のバリアハイトより高い構成としている。

なお、実施例６の半導体装置１０５において設ける複数のＰ^＋型島状半導体層とその上の複数の島状バリアメタルから成る構成は、実施例１〜４に示す構成と同じである。

このような構成とすることにより、高電流領域において、第１のバリアメタルのみを設けた構成に比較して、より低い電界で小数キャリアが注入され（つまり低い順方向電圧で注入され）、比較的に低電圧領域から伝導度変調する効果が生じる。

これにより、実施例６の半導体装置１０５においても、小数キャリアの注入量を設定可能となり、耐圧を変えることなく、Ｔｒｒ、Ｑｒｒを変えることができ、低ＶＦ特性と、短Ｔｒｒ、低Ｑｒｒを、デバイスの使用目的及び態様等に応じて最適化可能とする。

図１６は、本発明に係る半導体装置の実施例７のＪＢＳを説明する図である。図１６（ｂ）は、従来の半導体装置１１５であり、この半導体装置１１５では、終端構造としてトレンチ耐圧構造１１６を終端領域１１７に設け、整流領域（アクティブ領域）１１８の終端部において、逆電圧が印加された際に電界分布を均一にして、局所的に高電界になり破壊される現象を防ぐ構成としたものである。

なお、１２０はＮ^＋型半導体基板、１２１はＮ⁻型半導体層であり、１２２は第１のバリアメタルであり、１２３はアノード電極であり、１２４はカソード電極であり、１２６は絶縁膜（ＳｉＯ_２）であり、１２７はＰ^＋型島状半導体層である。

図１６（ａ）に示す実施例７の半導体装置１３０は、上記従来の半導体装置１１５と同じ構成において、トレンチ耐圧構造１１６から成る終端構造で囲まれたＮ⁻型半導体層１２１の領域に、複数のＰ^＋型島状半導体層１３１とその上に複数の島状バリアメタル１３２を設け、島状バリアメタル１３２の第２のバリアハイトは、Ｎ⁻型半導体層１２１に対する第１のバリアメタル１２２の第１のバリアハイトより高い構成としている。

なお、実施例７の半導体装置１３０において設ける複数のＰ^＋型島状半導体層とその上の複数の島状バリアメタルから成る構成は、実施例１〜４に示す構成と同じである。

このような構成とすることにより、高電流領域において、第１のバリアメタル１２２のみを設けた構成に比較して、より低い電界で小数キャリアが注入され（つまり低い順方向電圧で注入され）、比較的に低電圧領域から伝導度変調する効果が生じる。

これにより、実施例７の半導体装置１３０においても、小数キャリアの注入量を設定可能となり、耐圧を変えることなく、Ｔｒｒ、Ｑｒｒを変えることができ、低ＶＦ特性と、短Ｔｒｒ、低Ｑｒｒを、デバイスの使用目的及び態様等に応じて最適化可能とする。

以上、本発明に係る半導体装置を実施するための形態を実施例に基づいて説明したが、本発明はこのような実施例に限定されるものではなく、特許請求の範囲に記載された技術的こと項の範囲内でいろいろな実施例があることは言うまでもない。

本発明に係る半導体装置は、上記のような構成であるから、高周波信号回路、電源整流回路、逆接防止回路等に適用可能である。

１ ショットキーバリアダイオード
２ 高不純物濃度のＮ^＋基板（半導体基板）
３ Ｎ⁻型半導体層（第１半導体層）
４ Ｐ^＋ガードリング（ガードリング）
５ 酸化膜（絶縁膜）
６ 第１のバリアメタル
７ 第２バリアメタル
８ アノード電極
９ カソード電極
１２ Ｐ^＋ガードリング上面の一部の領域
１３ Ｎ⁻型半導体層上面におけるＰ^＋ガードリング内側の一部の領域
１５ 第１のバリアメタルとＮ⁻型半導体層との界面
１６ 第２のバリアメタルとＰ^＋ガードリング内側のＮ⁻型半導体層との界面
２０ 従来例のガードリング付きショットキーバリアダイオード
２１ Ｐ^＋ガードリング
２２ Ｎ⁻型半導体層
２３ Ｎ^＋基板
２４ アノード電極
２５ カソード電極
２６ 酸化膜（ＳｉＯ_２膜）
２７ バリアメタル
３０ ＪＢＳ
３１ 半導体基板
３２ Ｎ⁻型半導体層（第１半導体層）
３３ Ｐ^＋ガードリング（第２半導体層）
３４ Ｐ^＋ガードリングで囲まれた領域
３５ Ｐ^＋型島状半導体層（第３半導体層）
３６ Ｐ^＋型島状半導体層とＮ⁻型半導体層とのＰＮ接合部
３７ 絶縁膜
３８ アノード電極
３９ カソード電極
４１ 第１のバリアメタル
４２ 第２のバリアメタル
４３ リング状バリアメタル
４５ 島状（アイランド状）バリアメタル
４６ Ｐ^＋ガードリングの内周側の上面を含む領域
４７ Ｐ^＋ガードリングの内周側に隣接する一定幅のＮ⁻半導体層の上面の領域
４８ Ｎ⁻型半導体層の上面でＰ^＋型島状半導体層の周縁に沿う一定幅の領域
５０ 実施例１の変形例のＪＢＳ
５１ Ｐ^＋型島状半導体層
５２ 島状バリアメタル
５５ 実施例２のＪＢＳ
５６ 実施例２の変形例のＪＢＳ
５８ 島状バリアメタル
６０ 実施例３のＪＢＳ
６１ 実施例３の変形例のＪＢＳ
６５ 実施例４のＪＢＳ
６６ 島状バリアメタル
６７ 島状バリアメタルの一部の領域
６８ Ｎ⁻型半導体層の上面でＰ^＋型島状半島体層の一部の周縁に沿った一定幅の領域
８０ 従来のＪＢＳ
８１ 半導体基板
８２ 第１半導体層（Ｎ⁻型半導体層）
８３ 第２半導体層（Ｐ^＋ガードリング）
８４ 第３半導体層（島状Ｐ^＋型半導体層）
８５ バリアメタル
８６ 絶縁膜
８７ アーノド電極
８８ カソード電極
９０ 実施例５の半導体装置
９１ フィールドプレート（ＦＰ）
９２ 終端領域
９３ 整流領域（アクティブ領域）
９４ Ｎ⁻型半導体層
９５ Ｐ^＋型島状半導体層
９６ 島状バリアメタル
９７ バリアメタル（第１のバリアメタル）
１００ 従来の半導体装置
１０１、１０２ ＪＴＥ（接合終端拡張）
１０３ 終端領域
１０４ 整流領域（アクティブ領域）
１０５ 実施例６の半導体装置
１０６ Ｎ⁻型半導体層
１０７ Ｐ^＋型島状半導体層
１０８ 島状バリアメタル
１０６ Ｎ⁻型半導体層
１０９ 第１のバリアメタル
１１０ 絶縁膜
１１１ 電極
１１２ 電極
１１５ 従来の半導体装置
１１６ トレンチ耐圧構造
１１７ 終端領域
１１８ 整流領域（アクティブ領域）
１２０ Ｎ^＋型半導体基板
１２１ Ｎ⁻型半導体層
１２１ Ｎ⁻型半導体層
１２２ 第１のバリアメタル
１２３ アノード電極
１２４ カソード電極
１２６ 絶縁膜（ＳｉＯ_２）
１２７ Ｐ^＋型島状半導体層
１３０ 実施例７の半導体装置
１３１ Ｐ^＋型島状半導体層
１３２ 島状バリアメタル

Claims (9)

1. 高不純物濃度の半導体基板と、該半導体基板の上に形成され該半導体基板より低不純物濃度の第１導電型である半導体層と、該半導体層の領域内に形成され、電界を緩和するための終端構造と、第１導電型である半導体層の領域内において終端構造で囲まれる領域の一部に形成され、第２導電型である複数の島状の半導体層と、少なくとも第１導電型である半導体層の上面の一部の領域に形成された第１のバリアメタルと、第１のバリアメタルとは異なる領域に同じ層で形成された第２バリアメタルと、を備えた半導体装置において、
   第２のバリアメタルは、少なくとも、複数の島状の半導体層の１つ以上の上面の領域と、該上面の領域に隣接する第１導電型である半導体層の上面の領域にわたって形成されており、
   第２のバリアメタルの第１導電型である半導体層に対する第２のバリアハイトは、第１のバリアメタルの第１導電型である半導体層に対する第１のバリアハイトより高くなるように形成されていることを特徴とする半導体装置。
2. 高不純物濃度の半導体基板と、該半導体基板の上に形成され該半導体基板より低不純物濃度の第１導電型である第１半導体層と、第１半導体層の領域内に形成され、第１導電型と異なる第２導電型でありガードリングとして機能する第２半導体層と、第１半導体層の領域内において第２半導体層で囲まれる領域の一部に形成され、第２導電型である複数の島状の第３半導体層と、少なくとも第１半導体層の上面の一部の領域に形成された第１のバリアメタルと、第１のバリアメタルとは異なる領域に同じ層で形成された第２バリアメタルと、を備えた半導体装置において、
   第２のバリアメタルは、少なくとも、複数の島状の第３半導体層の１つ以上の第３半導体層の上面の領域と、該第３半導体層の上面の領域に隣接する第１半導体層の上面の領域にわたって形成されているとともに、第２半導体層の上面の少なくとも一部の領域及び第１半導体層の上面であって第２半導体層の内側に隣接する領域にわたってリング状に形成されており、
   第２のバリアメタルの第１半導体層に対する第２のバリアハイトは、第１のバリアメタルの第１半導体層に対する第１のバリアハイトより高くなるように形成されていることを特徴とする半導体装置。
3. 電界を緩和するための終端構造は、フィールドプレート、ジャンクションターミネーションエクステンション又はトレンチ耐圧構造であることを特徴とする請求項１に記載の半導体装置。
4. 第２のバリアメタルは、複数の島状の半導体層の上面の一部又は全部の領域と、第１導電型の半導体層の上面であって前記島状の半導体層の上面の一部又は全部に隣接する領域にわたって形成されていることを特徴とする請求項１〜３のいずれかに記載の半導体装置。
5. 第２のバリアメタルは、複数の島状の半導体層の全ての半導体層の上面の一部又は全部の領域と、第１導電型の半導体層の上面であって前記島状の半導体層の上面の一部又は全部に隣接する領域にわたって形成されていることを特徴とする請求項１〜４のいずれかに記載の半導体装置。
6. 第２半導体層の第２導電型の不純物濃度が１０^＋１７／ｃｍ^３以上であり、第２のバリアメタルの第１半導体層に対する第２のバリアハイトは、０．７０ｅＶ以上になるように形成されていることを特徴とする請求項２に記載の半導体装置。
7. 半導体基板はＮ^＋基板であり、第１半導体層はＮ⁻型半導体層であり、第２半導体層はＰ^＋ガードリングであることを特徴とする請求項２に記載の半導体装置。
8. 第１のバリアメタルがＰｄ_２Ｓｉであり、第２のバリアメタルがＰｔＳｉであることを特徴とする請求項１〜７のいずれかに記載の半導体装置。
9. 第１のバリアメタルがＭｏであり、第２のバリアメタルがＰｄ_２Ｓｉであることを特徴とする請求項１〜７のいずれかに記載の半導体装置。

Images