JP2008506274A - シリコンカーバイドから製造されるモノリシックな縦型接合型電界効果トランジスタおよびショットキーバリアダイオード、および、その製造方法 - Google Patents

シリコンカーバイドから製造されるモノリシックな縦型接合型電界効果トランジスタおよびショットキーバリアダイオード、および、その製造方法 Download PDF

Info

Publication number
JP2008506274A
JP2008506274A JP2007523591A JP2007523591A JP2008506274A JP 2008506274 A JP2008506274 A JP 2008506274A JP 2007523591 A JP2007523591 A JP 2007523591A JP 2007523591 A JP2007523591 A JP 2007523591A JP 2008506274 A JP2008506274 A JP 2008506274A
Authority
JP
Japan
Prior art keywords
layer
source
region
conductivity type
drift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007523591A
Other languages
English (en)
Other versions
JP5105476B2 (ja
Inventor
マイケル エス． マッツォーラ，
ジョセフ エヌ． メレット，
Original Assignee
セミサウス ラボラトリーズ， インコーポレーテッド
ミシシッピ ステート ユニバーシティー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by セミサウス ラボラトリーズ， インコーポレーテッド, ミシシッピ ステート ユニバーシティー filed Critical セミサウス ラボラトリーズ， インコーポレーテッド
Publication of JP2008506274A publication Critical patent/JP2008506274A/ja
Application granted granted Critical
Publication of JP5105476B2 publication Critical patent/JP5105476B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Abstract

自己整合縦型接合型電界効果トランジスタを、エッチング注入ゲートおよび集積逆並列ショットキーバリアダイオードと組み合わせたスイッチング素子が、記載されている。ダイオードのアノードは、漂遊インダクタンスによる損失を低減するために、デバイスレベルでトランジスタのソースに接続される。ＳＢＤアノード領域におけるＳｉＣ表面は、ＳＢＤのターンオン電圧と関連するパワー損失が低減されるよう低いショットキーバリア高さを達成するために、乾式エッチングによって調整される。

Description

本特許出願は、米国仮特許出願第６０／５８５，８８１号（２００４年７月８日出願）の利益を主張するものであり、該仮特許出願の全体は、本明細書にて、参考として援用される。
本発明は、米国空軍によって与えられるＦ３３６１５−０１−Ｄ−２１０３の下での政府支援でもってなされた。政府は、本発明に対する一定の権利を有し得る。
（技術分野）
本発明は、一般的に、パワー電界効果トランジスタの分野に関し、特に、パワースイッチング用途のシリコンカーバイド接合型電界効果トランジスタの分野に関する。
シリコンカーバイド接合型電界効果トランジスタ（ＪＦＥＴ）は、ＤＣ−ＤＣ変換器のような高電圧およびハイパワーのスイッチング用途に非常に適している。縦型ＳｉＣ ＪＦＥＴは、反転チャネル層移動度が低く、高温高電界で信頼性が低い現時点のＳｉＣ ＭＯＳＦＥＴの魅力的な代替品である（非特許文献１）。ＭＯＳＦＥＴはまた、さらなるスイッチングロスを引き起こす寄生容量を付加する固有のビルトイン・ボディダイオードを有する。しかしながら、このビルトイン逆並列ｐｎダイオードは、逆並列フリーホイールダイオードが要求される回路内で有用である。スイッチにダイオードをビルトインさせると、スイッチのソースをディスクリートダイオードのアノードに接続するのに要求されるボンディングから生じる漂遊インダクタンスが除去される（特許文献１）。また弱点は、このダイオードは、ダイオードが順バイアスから逆バイアスに変わるときに除去されるべき蓄積電荷の量が多いｐｎダイオードである点である。この蓄積電荷を除去することによって、スイッチング時間の総計が増加し、回路の動作周波数が減少する。ショットキーダイオードは、蓄積電荷問題がなく、ｐｎダイオードよりも、かなり速くスイッチングされ得る。
他者は、ＳＢＤ（ショットキーバリアダイオード）をＭＯＳＦＥＴと一体化させること提案し（特許文献１、２）、また、ＳＢＤをバイポーラ接合型トランジスタと一体化させることを提案している（特許文献３）。また、共有ドリフト領域上にＳＢＤを組み込んだ横型ゲートを有するＦＥＴも提案されており（特許文献４）、一方、他の者は、ＩＩＩ−Ｖ族半導体上に形成された埋め込み並列ゲートを有する縦型ＪＦＥＴにＳＢＤを組み込むことを提案している（特許文献５）。
米国特許第５，１１１，２５３号明細書 米国特許第４，９６７，２４３号明細書 米国特許第４，９６９，０２７号明細書 米国特許出願公開第２００２／００４７１２４号明細書 米国特許第６，０９７，０４６号明細書 Ｉ．Ｓａｎｋｉｎ、Ｊ．Ｎ．Ｍｅｒｒｅｔｔ、Ｗ．Ａ．Ｄｒａｐｅｒ、Ｊ．Ｒ．Ｂ．ＣａｓａｄｙおよびＪ．Ｂ．Ｃａｓａｄｙ、「Ａ Ｒｅｖｉｅｗ ｏｆ ＳｉＣ Ｐｏｗｅｒ Ｓｗｉｔｃｈ：Ａｃｈｉｅｖｅｍｅｎｔｓ，Ｄｉｆｆｉｃｕｌｔｉｅｓ ａｎｄ Ｐｅｒｓｐｅｃｔｉｖｅｓ」、Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ ＳｉＣ ａｎｄ Ｒｅｌａｔｅｄ Ｍａｔｅｒｉａｌｓ ２００３、リヨン，フランス、２００３年１０月６日
しかしながら、ビルトインされたｐｎダイオードをスイッチングすることに関連する損失を伴わずにＭＯＳＦＥＴのボディダイオードのメリットを有するスイッチングデバイスに対するニーズが、いまだに存在する。
第一の実施形態によれば、縦型接合型電界効果トランジスタ（ＪＦＥＴ）およびショットキーバリアダイオード（ＳＢＤ）を備えるＳｉＣ半導体デバイスが提供される。該デバイスは、第一の導電型のＳｉＣ半導体基板層と、該基板層上に配置された該第一の導電型のＳｉＣドリフト層と、該ドリフト層上に配置された該第一の導電型の複数のＳｉＣソース領域と、該ドリフト層内に形成された該第一の導電型とは異なる第二の導電型の複数のＳｉＣゲート領域とを備える。第一の導電型の材料は、ｎ型半導体材料であり得、第二の導電型の材料は、ｐ型半導体材料であり得る。該複数のゲート領域は、ドリフト層内に第二の導電型のドーパントをイオン注入することによって形成され得る。このデバイスは、ＪＦＥＴを形成するために、ドリフト層と反対側で基板層に隣接するオーミックコンタクトと、ソース領域およびゲート領域と隣接するオーミックコンタクトとをさらに備えている。このデバイスは、ドリフト層に隣接するショットキー金属層を含むショットキー接合をさらに備える。ショットキー金属が、デバイスのソースオーミックコンタクトと電気的にコンタクトするように、該ショットキー金属層は、ＪＦＥＴのソースオーミックコンタクト上に拡がる。本実施形態によれば、ＪＦＥＴのドレインは、ＳＢＤのカソードとしても機能し、ＪＦＥＴのソースは、ＳＢＤのアノードとしても機能する。
このデバイスは、ショットキー金属層上、ならびに、ドレインオーミックコンタクトおよびゲートオーミックコンタクト上に配置された最終金属層をさらに備える。さらに、デバイスのドリフト層は、基板上に配置された第一の導電型のドリフト領域、および、ドリフト領域上に配置されたまた第一の導電型のチャネル領域をさらに備える。ここで、ソース領域は、チャネル領域上に配置される。チャネル領域は、その下に横たわるドリフト領域よりも高いドーピングレベルを有し得る。
第二の実施形態によれば、縦型接合型電界効果トランジスタ（ＪＦＥＴ）およびショットキーバリアダイオード（ＳＢＤ）を備えるＳｉＣ半導体デバイスを製造する方法が提供される。この実施形態による方法は、
第一のマスクを第一の導電型のＳｉＣのソース層上に置くことであって、該ソース層は、該第一の導電型のＳｉＣドリフト層に隣接し、かつ、該ドリフト層は、該第一の導電型のＳｉＣ基板層に隣接する、ことと、
該ソース層を介して、該ドリフト層の中へと選択的にエッチングすることにより、エッチングされた複数の領域によって分離された隆起した複数のソース領域を形成することと、
該ドリフト層の露出部分の中へと該第二の導電型のドーパントを注入し、該注入された領域が該第二の導電型のＳｉＣとなるようにすることと、
該第一のマスクを除去することと、
該デバイスをアニールすることにより、該ドーパントを活性化することと、
該デバイスの該ソース層上に第二のマスクを置くことと、
該デバイスの該注入層を介する選択的なエッチングにより該第一の導電型の材料を露出させることによって、複数のゲート領域、ショットキーアノード領域、および、オプションとして、複数の終端部構造を形成することと、
該第二のマスクを除去することと、
該デバイスの露出エッチング表面上に誘電体材料を堆積することと、
該誘電体材料をエッチングすることにより、該複数のソース領域を露出させることと、
該ゲート領域の上の該誘電体材料を介して選択的にエッチングすることにより、注入された材料を露出させることと、
露出させたソース領域およびゲート領域上に金属を堆積することにより、ソースオーミックコンタクトおよびゲートオーミックコンタクトをそれぞれ形成することと、
該ドリフト層の反対側の該基板上に金属を堆積することにより、ドレインオーミックコンタクトを形成することと、
該ショットキーアノード領域の上の該誘電体材料を介して選択的にエッチングすることにより、該第一の導電型の材料を露出させることと、
ショットキー金属層を該ショットキーアノード領域内に、かつ該ソースオーミックコンタクトに接触するように堆積することと、
該ショットキー金属層および該ゲートオーミックコンタクト上に金属層を堆積することにより、電気的コンタクトパッドを形成することと、
該ドリフト層の反対側の該基板上に金属層を形成して、該ドレインオーミックコンタクトを形成することと、
該ドレインオーミックコンタクト上に金属層を形成することにより、ドレイン電気的コンタクトパッドを形成することと
を包含し、
該デバイスは、ソースとゲートとドレインとを含むＪＦＥＴと、カソードとアノードとを含むＳＢＤとを備え、該ＪＦＥＴのドレインは、該ＳＢＤのカソードとしても機能し、該ＪＦＥＴのソースは、該ＳＢＤのアノードとしても機能する。
第一の導電型の材料は、ｎ型半導体材料であり得、第二の導電型の材料は、ｐ型半導体材料であり得る。さらなる実施形態によれば、ソース層は、下に横たわるドリフト層より高濃度ドーピングされる。さらに、ドリフト層は、基板上に配置された第一の導電型のドリフト領域と、ドリフト領域上に配置されたまた第一の導電型のチャネル領域とを備え、複数のソース領域は、チャネル領域上に配置される。チャネル領域は、下に横たわるドリフト領域よりも高いドーピングレベルを有し得る。
上述された方法は、アノード領域を追加エッチングして、アノード領域内に残留している注入材料を除去することをさらに包含し得る。このようにして、適切に低いショットキーバリア高さを有するデバイスは、形成され得る。
第三の実施形態によれば、縦型接合型電界効果トランジスタ（ＪＦＥＴ）およびショットキーバリアダイオード（ＳＢＤ）を備えるＳｉＣ半導体デバイスを製造する方法が提供される。この方法は、
第一のマスクを第一の導電型のＳｉＣのソース層上に置くことであって、該ソース層は、該第一の導電型のＳｉＣドリフト層に隣接し、かつ、該ドリフト層は、該第一の導電型のＳｉＣ基板層に隣接する、ことと、
該ソース層を介して該ドリフト層の中へと選択的にエッチングすることにより、エッチングされた複数の領域によって分離された隆起した複数のソース領域を形成することと、
該ドリフト層の露出部分上に、第二のマスクを置くことと、
該ドリフト層の露出部分に該第二の導電型のドーパントを注入し、該注入された領域が、該第二の導電型のＳｉＣとなるようにすることであって、該第二のマスクによってマスクされた該ドリフト層の部分は、ショットキーアノード領域を形成する、ことと、
該第一のマスクおよび該第二のマスクを除去することと、
該デバイスをアニールすることにより、該ドーパントを活性化することと、
該デバイスの該ソース層および該注入されたドリフト層の部分の上に、第三のマスクを置くことと、
該デバイスの該注入層を介する選択的なエッチングにより該第一の導電型の材料を露出させることによって、複数のゲート領域、および、オプションとして、複数の終端部構造を形成することと、
該第三のマスクを除去することと、
該デバイスの露出エッチング表面上に誘電体材料を堆積することと、
該誘電体材料をエッチングすることにより、該ソース領域を露出することと、
該ゲート領域の上の該誘電体材料を介して選択的にエッチングすることにより、注入された材料を露出させることと、
露出されたソース領域およびゲート領域上に金属を堆積することにより、ソースオーミックコンタクトおよびゲートオーミックコンタクトをそれぞれ形成することと、
該ドリフト層の反対側の該基板上に金属を堆積することにより、ドレインオーミックコンタクトを形成することと、
該ＳＢＤアノード領域の上の該誘電体材料を介して選択的にエッチングすることにより、該第一の導電型の材料を露出させることと、
ショットキー金属層を該ショットキーアノード領域内に、かつ、該ソースオーミックコンタクトに接触するように堆積することと、
該ショットキー金属層および該ゲートオーミックコンタクト上に金属層を堆積して、電気的コンタクトパッドを形成することと、
該ドリフト層の反対側の該基板上に金属層を形成することにより、該ドレインオーミックコンタクトを形成することと、
該ドレインオーミックコンタクト上に金属層を形成することにより、ドレイン電気的コンタクトパッドを形成することと
を包含し、
該デバイスは、ソースとゲートとドレインとを含むＪＦＥＴと、カソードとアノードとを含むＳＢＤとを備え、該ＪＦＥＴのドレインは、該ＳＢＤのカソードとしても機能し、該ＪＦＥＴのソースは、該ＳＢＤの該アノードとしても機能する。
本発明は、トレンチＶＪＦＥＴを、共通ドリフト領域を共有する集積ショットキーバリアダイオード（ＳＢＤ）と組み合わせている。上述のように、ショットキーバリアダイオード（ＳＢＤ）をパワー接合型電界効果トランジスタと一体構造で組み込むと、ビルトインｐｎダイオードのスイッチングと関連する関連損失を伴うことなく、ＭＯＳＦＥＴボディダイオードのメリットを有するスイッチを生成できる。逆回復時間もより速くなることに加え、典型的に、ＳＢＤは、ｐｎダイオードよりも、かなり低いターンオン電圧を有する。例えば、チタンＳＢＤに対する典型的なＶｏｎは、約０．８Ｖであるのに対し、ＳｉＣｐｎダイオードに対する典型的なＶｏｎは、約２．８Ｖである。中程度の電流密度に対して、これは、ｐ−ｎに比べてＳＢＤでは、パワー損失がかなり低いということである。
ＳｉＣ ＪＦＥＴの多数の設計が提案されている［7-10］。本明細書に記載されたデバイスは、自己整合縦型ＪＦＥＴを備える。このＪＦＥＴの基本構造は、米国特許出願公開第２００３／００３４４９５号明細書として公開された米国特許出願第１０／１９３，１０８号（以下、本明細書では、「１０８号出願」と称する）にて記載された注入ゲート接合型ＦＥＴと同じである。該出願は、本明細書に参考としてその全体が援用される。この注入ゲートＶＪＦＥＴは、ＳＢＤと組み合わされ、このＳＢＤのアノードは、ＪＦＥＴと共通のドリフト層上に形成される。ＳＢＤのアノードおよびＪＦＥＴのソースは、金属パッドによって電気的に接続されている。また、ＪＦＥＴのドレインコンタクトも、ＳＢＤに対するカソードとして重複する。別のコンタクトパッドは、ソースフィンガーのベースにて、注入ｐ型層上に形成されたオーミックコンタクト上のＪＦＥＴのためのゲート端子を形成する。ソース／アノードコンタクトパッドは、誘電体層によって、ゲート領域から絶縁される。
１０８号出願に開示された技術は、デバイスのＪＦＥＴ部分を製造するために使用され得る。ＪＦＥＴを製造する例示的な方法が、図１Ａ〜図１Ｄに記載される。図１Ａに示されるように、ＳｉＣ基板層３０は、その上に配置された同じ導電型のドリフト層３２およびソース層３４を有して、提供される。マスク３６は、ソース層３４上に配置されて示される。図１Ｂに示されるように、ソースの形態（例えば、フィンガー）は、次いで、マスク３６の開口部３８を介して、ソース層３４を介して選択的に、ドリフト層３２の中へとエッチングされる。図１Ｃに示されるように、同じエッチングマスク３６は、次いで、イオン注入プロセスを用いてゲート領域４０を選択的に形成するのに注入マスクとして使用され得る。
注入ゲート領域４０の形成後、マスク３６は、除去され得、ドレインコンタクト４２は、基板層３０上に配置され得る。このステップは、図１Ｄに示される。さらに、図１Ｄに示されるように、デバイスを形成するために、ゲートオーミックコンタクト４４は、注入ゲート領域４０上に配置され、ソースオーミックコンタクト４６は、ソース層３４のエッチングされていない部分の上に配置され得る。
以下に、より詳細に記載されるように、デバイスのＪＦＥＴ部分の製造に使用される上記のステップの一部は、また、デバイスのＳＢＤ部分の製造に使用され得る。
図２は、本発明の一実施形態によるＪＦＥＴおよびＳＢＤを備えるデバイスの断面図である。図２に示すように、ゲートオーミックコンタクトは、大面積のコンタクトパッドの下のみならず、ソースフィンガーの間まで延びて示される。ゲートフィンガーの長さを延ばすオーミックコンタクトを有することは、一部のアプリケーションにおいては望ましいが、必須ではない。
図２は、また、メサガードリングでの終端を示す。この終端の形式は、米国特許第６，６９３，３０８号（以下、本明細書では、「３０８号特許」と称する）に記載されたものと製造上および機能上において同様である。該特許は、本明細書に参考として、その全体が援用される。しかしながら、３０８号特許に記載されたデバイスにおいて、ガードリングは、エピタキシャル成長したｐ型層の中へとエッチングされるのに対し、図２には、注入されたｐ型層が示される。エッチングされたガードリングの代わりに、デバイスを絶縁するＪＴＥ、フィールドプレート、またはメサを含む終端の他の形式も、これらに限定されないが、また使用され得る。
図２に示されるように、デバイスは、高濃度ｎ型ドーピング（ｎ＋）されたトップエピタキシャル層（すなわち、キャップ層）を有する。この層に隣接するのは、チャネル領域を形成するために使用される上述のｎ＋キャップ層よりも低濃度ドーピングされたｎ型層である。チャネルに隣接するのは、ｎ型ドリフト層またはｎ型ドリフト領域である。ドリフト領域は、チャネル領域と同じかそれ未満のドーピング濃度を有し得る。同じドーピングレベルが使用される場合、ドリフト領域とチャネル領域とは、単一層から形成され得る。ドリフト領域に隣接するのは、別のｎ＋層であり、これは、ドレインコンタクトに対する基礎を形成する。この層は、他の層がエピタキシャル成長されるｎ型基板になり得る。
さらなる実施形態による、ＪＦＥＴおよびＳＢＤを備えるデバイスは、以下に概説される方法によって製造され得る。この方法は、図３Ａ〜図３Ｋに示される。図３Ａに示されるように、多層構造４８は、半導体基板５０、ドリフト層５２、チャネル層５４、および、ソース層またはキャップ層５８を備えて、提供される。上述のように、多層構造は、個別のドリフト層およびチャネル層ではなく、その代わりに単一のドリフト層を備え得る。
１．イオン注入／エッチングマスク５６が、ソースフィンガーを規定する領域にパターニングされる（図３Ｂ）。
２．ＳｉＣは、ｎ＋キャップ層を通って、チャネル領域の一部または全体を貫通する深さまで乾式エッチングされ（個別のチャネル領域が用いられたとき）、あるいは、デバイスのチャネル／ドリフト領域（図示せず）を形成する単一層の中へと乾式エッチングされる。これは、図３Ｃに示される。
３．次いで、サンプルは、ｐ型ドーパントで注入されることにより、露出ＳｉＣ６０のトップ層がｎ型からｐ型に変換される（図３Ｄ）。
４．注入／エッチングマスクは、剥がされ、次いで、注入されたドーパントが電気的に活性化するように、ウェハがアニールされる（図示せず）。
５．次いで、ウェハは、デバイスのゲート領域およびガードリング（もしガードリングが使用される場合）を規定する乾式エッチングマスク６２を用いて、パターニングされる（図３Ｅ）。フィールドエリアおよびＳＢＤアノードエリアは、露出されたままで残る。
６．露出されたＳｉＣは、隣接デバイスが上記ｐ層６６によって電気的に接続されなくなるまで、ｐ＋注入領域のバルクを通って、下方にエッチングされる（図３Ｆ）。
７．エッチングマスク６２は、剥がされ、誘電体６８は、ソースフィンガー上の誘電体厚さが、フィンガーの間およびフィールド内よりもかなり薄くなるように、堆積および／または処理される（図３Ｇ）。
８．ソースフィンガーのトップが、他のどの場所にも酸化物を多めに残しながら、露出されるまで、該誘電体がエッチング除去される（図３Ｈ）。
９．ゲートパッドウィンドーは、パターニングされ、ｐ＋ゲート領域７０へと下方にエッチングされる（図３Ｈ）。
１０．適切な金属または金属スタックが、次いで、堆積され、アニールされることにより、デバイスのソース、ゲートおよびドレイン（７２、７４および７６）上にオーミックコンタクトが形成される（図３Ｉ）。
１１．ＳＢＤアノードウィンドー７８は、パターニングされ、酸化物は、ｎ型チャネル５４（図示）またはドリフト領域５２（図示せず）へと下方にエッチングされる（図３Ｊ）。次いで、露出されたＳｉＣがさらにエッチングされることにより、ショットキーアノード領域からいずれの注入「テール（ｔａｉｌ）」または残留注入ダメージも除去される。残留ｐ型ドーパントまたは注入ダメージは、表面上に形成されたＳＢＤのターンオン電圧を増加させ得る。
１２．ショットキーバリア金属８０は、ＳＢＤアノードウィンドー上およびソースコンタクト（７２）上に形成される（図３Ｊ）。次いで、ソース／アノードおよびゲート（８２、８４）用の最終コンタクトパッド金属は、ウェハのトップ上に堆積され得る（図３Ｋ）。ソース、ゲートおよびアノード用のコンタクトパッド金属は、同時に堆積され得る。
１３．次いで、バックサイド最終金属８８が、堆積される（図３Ｋ）。
ＪＦＥＴおよびＳＢＤを備えるデバイスを製造する代替的方法が、図４Ａ〜図４Ｋに示される。図４Ａに示されるように、多層構造４８は、半導体基板５０、ドリフト層５２、チャネル層５４、および、ソース層またはキャップ層５８を備えて、提供される。図示されていないが、該多層構造は、個別のドリフト領域およびチャネル領域でなく、その代わりに、単一の領域からなるドリフト層を備え得る。イオン注入／エッチングマスク５６は、ソースフィンガーを規定する領域上にパターニングされる（図４Ｂ）。ＳｉＣは、ｎ＋キャップ層を通って、チャネル領域の一部または全体を貫く深さまで乾式エッチングされ（個別のチャネル領域が用いられたとき）、あるいは、デバイスのチャネル／ドリフト領域（図示せず）を形成する単一層の中へと乾式エッチングされる（図４Ｃ）。図４Ｃから分かるように、マスク５７は、チャネル層上（あるいは、チャネル層が存在しないとき、ドリフト層上）のエッチングされた材料上に置かれる。マスク５７は、ショットキーアノード領域６４を規定するために使用される。次いで、サンプルは、ｐ型ドーパントで注入されることにより、露出ＳｉＣ６０のトップ層がｎ型からｐ型に変換される（図４Ｄ）。図４Ｄから分かるように、ショットキーアノードマスク５７は、チャネル層５４が、ショットキーアノード領域６４にて注入されることを防ぐ。次いで、注入／エッチングマスク５６およびショットキーアノードマスク５７は、剥がされる。そして、注入されたドーパントが電気的に活性化するように、ウェハがアニールされる（図示せず）。次いで、ウェハは、デバイスのゲート領域およびガードリング（もしガードリングが使用される場合）を規定する乾式エッチングマスク６２を用いて、パターニングされる（図４Ｅ）。デバイスのフィールドエリアは、露出されたままで残る。さらに、ＳＢＤアノード領域６４も、露出またはマスク６３されたまま残り得る。露出されたＳｉＣは、隣接デバイスが上記ｐ層６６によって電気的に接続されなくなるまで、ｐ＋注入領域のバルクを通って、下方へとエッチングされる（図４Ｆ）。ＳＢＤアノードの注入されなかったチャネル層（５４）は、下に横たわるドリフト領域を露出するこのエッチング工程の間に、エッチング除去され得る。あるいは、露出されたチャネル層は、ショットキーアノード領域内に残り得る。次いで、エッチングマスク６２（および、オプションで６３）は、剥がされ、誘電体６８は、ソースフィンガーのトップ上の誘電体厚さが、フィンガーの間およびフィールド内よりもかなり薄くなるように、堆積および／または処理される（図４Ｇ）。ソースフィンガーのトップが、他のどの場所にも酸化物を多めに残しながら露出されるまで、誘電体がエッチング除去される（図４Ｈ）。ゲートパッドウィンドーは、パターニングされ、ｐ＋ゲート領域７０まで下方にエッチングされる（図４Ｈ）。適切な金属または金属スタックは、次いで、堆積され、アニールされることにより、デバイスのソース、ゲートおよびドレイン（７２、７４および７６）上にオーミックコンタクトが形成される（図４Ｉ）。ＳＢＤアノードウィンドー７８は、パターニングされ、酸化物は、ＳＢＤアノード領域内で、ｎ型チャネル５４（図示）またはドリフト領域５２（図示せず）まで下方にエッチングされる（図４Ｊ）。次いで、ショットキーバリア金属８０は、ＳＢＤアノードウィンドー内およびソースコンタクト（７２）上に形成される（図４Ｊ）。
図４Ｋに示すように、ショットキー金属は、チャネル層５４上に堆積され得る。あるいは、ショットキー金属は、下に横たわるドリフト領域上に堆積され得る（図示せず）。チャネル層上に形成されたショットキーダイオードは、一般的に、ドリフト領域上に形成されたショットキーダイオードを備える同様のデバイスより、低いターンオン電圧を有するが、高い逆リークを有する。デバイスの特定の性能要求は、どの方法が使用されるかを指定し得る。ショットキー金属は、ショットキーアノードの周囲にある注入された材料の一部と重なり得る。ただし、その注入された材料が、ＪＦＥＴの注入されたゲートに、電気的に接続されない限りにおいてである。次いで、ソース／アノードおよびゲート（８２、８４）用の最終コンタクトパッド金属は、ウェハのトップ上に堆積され得る（図４Ｋ）。ソース、ゲートおよびアノード用のコンタクトパッド金属は、同時に堆積され得る。
図３および図４は、縦型接合型電界効果トランジスタ（ＪＦＥＴ）およびショットキーバリアダイオード（ＳＢＤ）を備える、図２に示されるデバイスを製造するために、使用され得る基本的なプロセスを示す。デバイスを得るために、他の詳細は、追加され得るし、また、一部の工程の順序は、再編され得る。
様々な実施形態が以下に記載される。
第一の実施形態によれば、縦型接合型電界効果トランジスタ（ＪＦＥＴ）およびショットキーバリアダイオード（ＳＢＤ）を備えるＳｉＣ半導体デバイスが、提供される。このデバイスは、第一の導電型のＳｉＣ半導体基板層、基板層上に配置された第一の導電型のＳｉＣドリフト層、ドリフト層上に置かれた第一の導電型の複数のＳｉＣソース領域、および、ドリフト層内に形成された第一の導電型と異なる第二の導電型の複数のＳｉＣゲート領域を備える。該複数のゲート領域は、ｎ型ドリフト層内にｐ型ドーパントをイオン注入することによって形成され得る。デバイスは、ＪＦＥＴを形成するため、ドリフト層と反対側で基板層に隣接するオーミックコンタクトと、ソース領域およびゲート領域に隣接するオーミックコンタクトとをさらに備え得る。また、デバイスは、ドリフト層に隣接するショットキー金属層を含むショットキー接合を備える。ショットキー金属が、デバイスのソースオーミックコンタクトと接触するように、ショットキー金属層は、ＪＦＥＴのソースオーミックコンタクトにわたって拡がり得る。デバイスは、ショットキー金属層上に、ならびに、ドレインオーミックコンタクトおよびゲートオーミックコンタクト上に配置された最終金属層をさらに備え得る。この実施形態によれば、ＪＦＥＴのドレインは、ＳＢＤのカソードとしても機能し、ＪＦＥＴのソースは、ＳＢＤのアノードとしても機能する。ドリフト層は、基板上に配置された第一の導電型のドリフト領域、および、ドリフト領域上に配置されたこれもまた第一の導電型のチャネル領域を備え得る。ここで、ソース層またはキャップ層は、チャネル領域の上に配置される。この実施形態によれば、チャネル領域は、下に横たわるドリフト領域よりも高いドーピングレベルを有し得る。この実施形態による例示的なデバイスは、図２に示される。
さらなる実施形態によれば、ＪＦＥＴおよびＳＢＤを備えるＳｉＣ半導体デバイスを製造する方法が提供される。この実施形態による方法は、
第一のマスクを第一の導電型のＳｉＣのソース層上に置くことであって、該ソース層は、該第一の導電型のＳｉＣドリフト層に隣接し、かつ、該ドリフト層は、該第一の導電型のＳｉＣ基板層に隣接する、ことと、
該ソース層を介して該ドリフト層の中へと選択的にエッチングすることにより、エッチングされた複数の領域によって分離された隆起した複数のソース領域を形成することと、
該ドリフト層の露出部分に該第二の導電型のドーパントを注入し、該注入された領域が、該第二の導電型のＳｉＣとなるようにすることと、
該第一のマスクを除去することと、
該デバイスをアニールすることにより、該ドーパントを活性化することと、
該デバイスの該ソース層上に第二のマスクを置くことと、
該デバイスの該注入層を介する選択的なエッチングにより該第一の導電型の材料を露出させることによって、複数のゲート領域、ショットキーアノード領域、および、オプションとして、複数の終端部構造を形成することと、
該第二のマスクを除去することと、
誘電体材料が該隆起したソース領域上でより薄くなるよう、該デバイスの露出エッチング表面上に誘電体材料を堆積することと、
該誘電体材料をエッチングすることにより、該ソース領域を露出することと、
該ゲート領域の上の該誘電体材料を介して選択的にエッチングすることにより、注入された材料を露出させることと、
露出されたソース領域およびゲート領域上に金属を堆積することにより、ソースオーミックコンタクトおよびゲートオーミックコンタクトをそれぞれ形成することと、
該ドリフト層の反対側の該基板上に金属を堆積することにより、ドレインオーミックコンタクトを形成することと、
該ＳＢＤアノード領域の上の該誘電体材料を介して選択的にエッチングすることにより、該第一の導電型の材料を露出させることと、
ショットキー金属層を該ＳＢＤアノード領域内に、かつ、該ソースオーミックコンタクトに接触するように堆積することと、
該ショットキー金属層および該ゲートオーミックコンタクト上に金属層を堆積することにより、電気的コンタクトパッドを形成することと、
該ドリフト層の反対側の該基板上に金属層を形成することにより、該ドレインオーミックコンタクトを形成することと、
該ドレインオーミックコンタクト上に金属層を形成することにより、ドレイン電気的コンタクトパッドを形成することと
を包含し、
ここで、該デバイスは、ソースとゲートとドレインとを含むＪＦＥＴと、カソードとアノードとを含むＳＢＤとを備え、該ＪＦＥＴのドレインは、該ＳＢＤのカソードとしても機能し、該ＪＦＥＴの該ソースは、該ＳＢＤの該アノードとしても機能する。
さらなる実施形態によれば、第一の導電型の材料は、ｎ型半導体材料であり、第二の導電型の材料は、ｐ型半導体材料である。さらなる実施形態によれば、ソース層は、下に横たわるドリフト層より、高濃度ドーピングされる。さらに、ドリフト層は、基板上に配置された第一の導電型のドリフト領域と、ドリフト領域上に配置されたこれもまた第一の導電型のチャネル領域とを備え、ソース層は、チャネル領域上に配置される。チャネル領域は、下に横たわるドリフト領域より高いドーピングレベルを有し得る。
上述したような方法は、さらに、アノード領域にてエッチングして、アノード領域内に残留している注入材料を除去することを、さらに包含する。このようにして、適切に低いショットキーバリア高さを有するデバイスが形成され得る。
ＳｉＣをドーピングするのに適切なドナー材料には、窒素および燐がある。窒素が好ましいドナー材料である。シリコンカーバイドをドーピングするのに適切なアクセプタ材料には、ホウ素およびアルミがある。アルミが、好ましいアクセプタ材料である。上述の材料は、単なる例示に過ぎない。しかしながら、シリコンカーバイド中にドーピングされ得る任意のドナーまたはアクセプタ材料が使用され得る。
デバイスの様々な層のドーピングレベルおよび厚さは、特定のアプリケーションに対する所望の特性を有するデバイスを製造するために変更可能である。特記されない限り、高濃度ドーピングは、１０１８ａｔｏｍ・ｃｍ−３以上のドーパント濃度に相当し、低濃度ドーピングは、５×１０１６ａｔｏｍ・ｃｍ−３以下のドーパント濃度に相当し、中程度のドーピングは、５×１０１６ａｔｏｍ・ｃｍ−３と１０１８ａｔｏｍ・ｃｍ−３との間のドーパント濃度に相当する。
デバイスのドリフト層は、ドナー材料で低濃度ドーピング（すなわち、ｎ−ドーピング）されたＳｉＣ層であり得、基板層は、ドナー材料で高濃度ドーピング（すなわち、ｎ＋ドーピング）されたＳｉＣ層であり得る。さらに、ソース領域は、ｎ＋ドーピングされたＳｉＣであり得、ゲート領域は、ｐまたはｐ＋ドーピングされたＳｉＣであり得る。
ＳｉＣドリフト層、チャネル層およびソース層のドーピングは、ＳｉＣ基板上でのこれら層のそれぞれのエピタキシャル成長中にインサイチュで実行され得る。ＳｉＣ層は、ＣＶＤ、分子線エピタキシー、昇華エピタキシーを含む、その技術分野において周知の任意のエピタキシャル成長方法で形成され得る。ドーピングされたＳｉＣ層は、エピタキシャル成長中にインサイチュのドーピングで形成され得る。ここで、ドーパント原子は、成長中にシリコンカーバイド中に組み込まれる。
以上の詳述は、本発明の原理を、図示のために提供された実施例とともに教示するものであって、本開示を読むことによって、形式および詳細の様々な変更が、本発明の真の範囲から逸脱することなく、行われ得ることは、当業者によって理解される。
Figure 2008506274
図１Ａは、本発明の一実施形態によるＪＦＥＴの製造方法を示す。 図１Ｂは、本発明の一実施形態によるＪＦＥＴの製造方法を示す。 図１Ｃは、本発明の一実施形態によるＪＦＥＴの製造方法を示す。 図１Ｄは、本発明の一実施形態によるＪＦＥＴの製造方法を示す。 図２は、縦型トレンチＪＦＥＴおよび集積逆並列ショットキーダイオードを備えるデバイスの断面図である。 図３Ａは、縦型トレンチＪＦＥＴおよび集積逆並列ショットキーダイオードを備えるデバイスの第一の製造方法を示す。 図３Ｂは、縦型トレンチＪＦＥＴおよび集積逆並列ショットキーダイオードを備えるデバイスの第一の製造方法を示す。 図３Ｃは、縦型トレンチＪＦＥＴおよび集積逆並列ショットキーダイオードを備えるデバイスの第一の製造方法を示す。 図３Ｄは、縦型トレンチＪＦＥＴおよび集積逆並列ショットキーダイオードを備えるデバイスの第一の製造方法を示す。 図３Ｅは、縦型トレンチＪＦＥＴおよび集積逆並列ショットキーダイオードを備えるデバイスの第一の製造方法を示す。 図３Ｆは、縦型トレンチＪＦＥＴおよび集積逆並列ショットキーダイオードを備えるデバイスの第一の製造方法を示す。 図３Ｇは、縦型トレンチＪＦＥＴおよび集積逆並列ショットキーダイオードを備えるデバイスの第一の製造方法を示す。 図３Ｈは、縦型トレンチＪＦＥＴおよび集積逆並列ショットキーダイオードを備えるデバイスの第一の製造方法を示す。 図３Ｉは、縦型トレンチＪＦＥＴおよび集積逆並列ショットキーダイオードを備えるデバイスの第一の製造方法を示す。 図３Ｊは、縦型トレンチＪＦＥＴおよび集積逆並列ショットキーダイオードを備えるデバイスの第一の製造方法を示す。 図３Ｋは、縦型トレンチＪＦＥＴおよび集積逆並列ショットキーダイオードを備えるデバイスの第一の製造方法を示す。 図４Ａは、縦型トレンチＪＦＥＴおよび集積逆並列ショットキーダイオードを備えるデバイスの第二の製造方法であって、注入マスクは、ゲート注入ステップの間に、ショットキーアノード領域がイオン注入されるのを防止するのに使用される方法を示す。 図４Ｂは、縦型トレンチＪＦＥＴおよび集積逆並列ショットキーダイオードを備えるデバイスの第二の製造方法であって、注入マスクは、ゲート注入ステップの間に、ショットキーアノード領域がイオン注入されるのを防止するのに使用される方法を示す。 図４Ｃは、縦型トレンチＪＦＥＴおよび集積逆並列ショットキーダイオードを備えるデバイスの第二の製造方法であって、注入マスクは、ゲート注入ステップの間に、ショットキーアノード領域がイオン注入されるのを防止するのに使用される方法を示す。 図４Ｄは、縦型トレンチＪＦＥＴおよび集積逆並列ショットキーダイオードを備えるデバイスの第二の製造方法であって、注入マスクは、ゲート注入ステップの間に、ショットキーアノード領域がイオン注入されるのを防止するのに使用される方法を示す。 図４Ｅは、縦型トレンチＪＦＥＴおよび集積逆並列ショットキーダイオードを備えるデバイスの第二の製造方法であって、注入マスクは、ゲート注入ステップの間に、ショットキーアノード領域がイオン注入されるのを防止するのに使用される方法を示す。 図４Ｆは、縦型トレンチＪＦＥＴおよび集積逆並列ショットキーダイオードを備えるデバイスの第二の製造方法であって、注入マスクは、ゲート注入ステップの間に、ショットキーアノード領域がイオン注入されるのを防止するのに使用される方法を示す。 図４Ｇは、縦型トレンチＪＦＥＴおよび集積逆並列ショットキーダイオードを備えるデバイスの第二の製造方法であって、注入マスクは、ゲート注入ステップの間に、ショットキーアノード領域がイオン注入されるのを防止するのに使用される方法を示す。 図４Ｈは、縦型トレンチＪＦＥＴおよび集積逆並列ショットキーダイオードを備えるデバイスの第二の製造方法であって、注入マスクは、ゲート注入ステップの間に、ショットキーアノード領域がイオン注入されるのを防止するのに使用される方法を示す。 図４Ｉは、縦型トレンチＪＦＥＴおよび集積逆並列ショットキーダイオードを備えるデバイスの第二の製造方法であって、注入マスクは、ゲート注入ステップの間に、ショットキーアノード領域がイオン注入されるのを防止するのに使用される方法を示す。 図４Ｊは、縦型トレンチＪＦＥＴおよび集積逆並列ショットキーダイオードを備えるデバイスの第二の製造方法であって、注入マスクは、ゲート注入ステップの間に、ショットキーアノード領域がイオン注入されるのを防止するのに使用される方法を示す。 図４Ｋは、縦型トレンチＪＦＥＴおよび集積逆並列ショットキーダイオードを備えるデバイスの第二の製造方法であって、注入マスクは、ゲート注入ステップの間に、ショットキーアノード領域がイオン注入されるのを防止するのに使用される方法を示す。

Claims (25)

  1. 縦型接合型電界効果トランジスタ（ＪＦＥＴ）およびショットキーバリアダイオード（ＳＢＤ）を備えるＳｉＣ半導体デバイスであって、該デバイスは、
    第一の導電型のＳｉＣ半導体基板層と、
    該基板層上に配置された該第一の導電型のＳｉＣドリフト層と、
    該ドリフト層上に配置された該第一の導電型の複数のＳｉＣソース領域と、
    該ドリフト層内に形成された該第一の導電型とは異なる第二の導電型の複数のＳｉＣゲート領域と、
    該ドリフト層に隣接するショットキー金属層を含むショットキー接合と、
    該ドリフト層と反対側の該基板層に隣接するオーミックコンタクトと、該ソース領域および該ゲート領域と隣接するオーミックコンタクトと
    を備え、
    該ショットキー金属が該ソースオーミックコンタクトと電気的にコンタクトするように、該ショットキー金属層が該ソースオーミックコンタクトにわたって拡がり、
    該ＪＦＥＴのドレインは、該ＳＢＤのカソードとしても機能し、該ＪＦＥＴのソースは、該ＳＢＤのアノードとしても機能する、デバイス。
  2. 前記第一の導電型の材料は、ｎ型半導体材料であり、前記第二の導電型の材料は、ｐ型半導体材料である、請求項１に記載のデバイス。
  3. 前記複数のゲート領域は、前記ドリフト層内に前記第二の導電型のドーパントをイオン注入することによって形成される、請求項１に記載のデバイス。
  4. 前記ショットキー金属層上に、ならびに、前記ドレインオーミックコンタクトおよび前記ゲートオーミックコンタクト上に配置された最終金属層をさらに備える、請求項１に記載のデバイス。
  5. 前記ドリフト層は、前記基板上に配置された前記第一の導電型のドリフト領域と、該ドリフト領域上に配置されたこれもまた該第一の導電型のチャネル領域とを備え、
    前記ソース領域は、該チャネル領域上に配置されている、請求項１に記載のデバイス。
  6. 前記チャネル領域は、前記下に横たわるドリフト層よりも高いドーピングレベルを有する、請求項４に記載のデバイス。
  7. 前記ドリフト層は、５×１０１６ａｔｏｍ・ｃｍ−３以下のドーパント濃度を有する、請求項１に記載のデバイス。
  8. 前記基板層は、１０１８ａｔｏｍ・ｃｍ−３以上のドーパント濃度を有する、請求項１に記載のデバイス。
  9. 前記複数のソース領域は、１０１８ａｔｏｍ・ｃｍ−３以上のドーパント濃度を有する、請求項１に記載のデバイス。
  10. 前記複数のゲート領域は、１０１８ａｔｏｍ・ｃｍ−３以上のドーパント濃度を有する、請求項１に記載のデバイス。
  11. 前記複数のゲート領域は、５×１０１６ａｔｏｍ・ｃｍ−３と１０１８ａｔｏｍ・ｃｍ−３との間のドーパント濃度を有する、請求項１に記載のデバイス。
  12. 前記ドリフト層は、５×１０１６ａｔｏｍ・ｃｍ−３以下のドーパント濃度を有し、
    前記基板層は、１０１８ａｔｏｍ・ｃｍ−３以上のドーパント濃度を有し、
    前記複数のソース領域は、１０１８ａｔｏｍ・ｃｍ−３以上のドーパント濃度を有し、
    前記複数のゲート領域は、少なくとも５×１０１６ａｔｏｍ・ｃｍ−３のドーパント濃度を有する、請求項１に記載のデバイス。
  13. 縦型接合型電界効果トランジスタ（ＪＦＥＴ）およびショットキーバリアダイオード（ＳＢＤ）を備えるＳｉＣ半導体デバイスを製造する方法であって、該方法は、
    第一のマスクを第一の導電型のＳｉＣのソース層上に置くことであって、該ソース層は、該第一の導電型のＳｉＣドリフト層に隣接し、かつ、該ドリフト層は、該第一の導電型のＳｉＣ基板層に隣接する、ことと、
    該ソース層を介して該ドリフト層の中へと選択的にエッチングすることにより、エッチングされた複数の領域によって分離された隆起した複数のソース領域を形成することと、
    該ドリフト層の露出部分に該第二の導電型のドーパントを注入し、該注入された領域が、該第二の導電型のＳｉＣとなるようにすることと、
    該第一のマスクを除去することと、
    該デバイスをアニールすることにより、該ドーパントを活性化することと、
    該デバイスの該ソース層上に第二のマスクを置くことと、
    該デバイスの該注入層を介する選択的なエッチングにより該第一の導電型の材料を露出させることによって、複数のゲート領域、ショットキーアノード領域、および、オプションとして、複数の終端部構造を形成することと、
    該第二のマスクを除去することと、
    誘電体材料が該隆起したソース領域上でより薄くなるよう、該デバイスの露出エッチング表面上に該誘電体材料を堆積することと、
    該誘電体材料をエッチングすることにより、該複数のソース領域を露出させることと、
    該ゲート領域の上の該誘電体材料を介して選択的にエッチングすることにより、注入された材料を露出させることと、
    露出されたソース領域およびゲート領域上に金属を堆積することにより、ソースオーミックコンタクトおよびゲートオーミックコンタクトをそれぞれ形成することと、
    該ドリフト層の反対側の該基板上に金属を堆積することにより、ドレインオーミックコンタクトを形成することと、
    該ＳＢＤアノード領域の上の該誘電体材料を介して選択的にエッチングすることにより、該第一の導電型の材料を露出させることと、
    ショットキー金属層を該ショットキーアノード領域内に、かつ該ソースオーミックコンタクトに接触するように堆積することと、
    該ショットキー金属層および該ゲートオーミックコンタクト上に金属層を堆積することにより、電気的コンタクトパッドを形成することと、
    該ドリフト層の反対側の該基板上に金属層を形成することにより、該ドレインオーミックコンタクトを形成することと、
    該ドレインオーミックコンタクト上に金属層を形成することにより、ドレイン電気的コンタクトパッドを形成することと
    を包含し、
    該デバイスは、ソースとゲートとドレインとを含むＪＦＥＴと、カソードとアノードとを含むＳＢＤとを備え、該ＪＦＥＴのドレインは、該ＳＢＤのカソードとしても機能し、該ＪＦＥＴのソースは、該ＳＢＤのアノードとしても機能する、方法。
  14. 前記第一の導電型の材料は、ｎ型半導体材料であり、前記第二の導電型の材料は、ｐ型半導体材料である、請求項１３に記載の方法。
  15. 前記ソース層は、前記下に横たわるドリフト層より高濃度にドーピングされる、請求項１３に記載の方法。
  16. 前記ドリフト層は、前記基板上に配置された前記第一の導電型のドリフト領域と、該ドリフト領域上に配置されたこれもまた該第一の導電型のチャネル領域とを備え、前記複数のソース領域は、該チャネル領域上に配置される、請求項１３に記載の方法。
  17. 前記チャネル領域は、前記下に横たわるドリフト領域よりも高いドーピングレベルを有する、請求項１６に記載の方法。
  18. 前記アノード領域においてエッチングすることにより、該アノード領域内に残留している注入された材料を除去することをさらに包含する、請求項１３に記載の方法。
  19. 前記ドリフト層は、５×１０１６ａｔｏｍ・ｃｍ−３以下のドーパント濃度を有し、
    前記基板層は、１０１８ａｔｏｍ・ｃｍ−３以上のドーパント濃度を有し、
    前記複数のソース領域は、１０１８ａｔｏｍ・ｃｍ−３以上のドーパント濃度を有し、
    前記複数のゲート領域は、少なくとも５×１０１６ａｔｏｍ・ｃｍ−３のドーパント濃度を有する、請求項１３に記載の方法。
  20. 縦型接合型電界効果トランジスタ（ＪＦＥＴ）およびショットキーバリアダイオード（ＳＢＤ）を備えるＳｉＣ半導体デバイスを製造する方法であって、該方法は、
    第一のマスクを第一の導電型のＳｉＣのソース層上に置くことであって、該ソース層は、該第一の導電型のＳｉＣドリフト層に隣接し、かつ、該ドリフト層は、該第一の導電型のＳｉＣ基板層に隣接する、ことと、
    該ソース層を介して該ドリフト層の中へと選択的にエッチングすることにより、エッチングされた複数の領域によって分離された隆起した複数のソース領域を形成することと、
    該ドリフト層の露出部分上に、第二のマスクを置くことと、
    該ドリフト層の露出部分に該第二の導電型のドーパントを注入し、該注入された領域が該第二の導電型のＳｉＣとなるようにすることであって、該第二のマスクによってマスクされた該ドリフト層の部分はショットキーアノード領域を形成する、ことと、
    該第一のマスクおよび該第二のマスクを除去することと、
    該デバイスをアニールすることにより該ドーパントを活性化することと、
    該デバイスの該ソース層および該注入されたドリフト層の部分の上に、第三のマスクを置くことと、
    該デバイスの該注入層を介する選択的なエッチングによって該第一の導電型の材料を露出させることにより、複数のゲート領域、および、オプションとして、複数の終端部構造を形成することと、
    該第三のマスクを除去することと、
    該デバイスの露出エッチング表面上に誘電体材料を堆積することと、
    該誘電体材料をエッチングすることにより、該ソース領域を露出させることと、
    該ゲート領域の上の該誘電体材料を介して選択的にエッチングすることにより、注入された材料を露出させることと、
    露出させたソース領域およびゲート領域上に金属を堆積することにより、ソースオーミックコンタクトおよびゲートオーミックコンタクトをそれぞれ形成することと、
    該ドリフト層の反対側の該基板上に金属を堆積することにより、ドレインオーミックコンタクトを形成することと、
    該ＳＢＤアノード領域の上の該誘電体材料を介して選択的にエッチングすることにより、該第一の導電型の材料を露出させることと、
    ショットキー金属層を該ショットキーアノード領域内に、かつ該ソースオーミックコンタクトに接触するように堆積することと、
    該ショットキー金属層および該ゲートオーミックコンタクト上に金属層を堆積することにより、電気的コンタクトパッドを形成することと、
    該ドリフト層の反対側の該基板上に金属層を形成することにより、該ドレインオーミックコンタクトを形成することと、
    該ドレインオーミックコンタクト上に金属層を形成することにより、ドレイン電気的コンタクトパッドを形成することと
    を包含し、
    該デバイスは、ソースとゲートとドレインとを含むＪＦＥＴと、カソードとアノードとを含むＳＢＤとを備え、該ＪＦＥＴのドレインは、該ＳＢＤのカソードとしても機能し、該ＪＦＥＴのソースは、該ＳＢＤのアノードとしても機能する、方法。
  21. 前記第三のマスクは、前記ショットキーアノード領域を覆う、請求項２０に記載の方法。
  22. 前記第三のマスクは、前記ショットキーアノード領域を覆わず、
    複数のゲート領域、および、オプションとして、複数の終端部構造を形成することは、該ショットキーアノード領域内のドリフト層をエッチングすることを包含する、請求項２０に記載の方法。
  23. 前記ドリフト層は、前記基板上に配置された前記第一の導電型のドリフト領域と、該ドリフト領域上に配置されたこれもまた該第一の導電型のチャネル領域とを備え、前記複数のソース領域は、該チャネル領域上に配置されている、請求項２０に記載の方法。
  24. 前記ショットキー金属層は、前記デバイスの前記ショットキーアノード領域内の前記チャネル領域上に堆積されている、請求項２３に記載の方法。
  25. 前記ショットキー金属層は、前記デバイスの前記ショットキーアノード領域内の前記ドリフト領域上に堆積されている、請求項２４に記載の方法。
JP2007523591A 2004-07-08 2005-07-08 シリコンカーバイドから製造されるモノリシックな縦型接合型電界効果トランジスタおよびショットキーバリアダイオード、および、その製造方法 Expired - Fee Related JP5105476B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US58588104P 2004-07-08 2004-07-08
US60/585,881 2004-07-08
PCT/US2005/024189 WO2007001316A2 (en) 2004-07-08 2005-07-08 Monolithic vertical junction field effect transistor and schottky barrier diode fabricated from silicon carbide and method for fabricating the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012195202A Division JP2013008996A (ja) 2004-07-08 2012-09-05 シリコンカーバイドから製造されるモノリシックな縦型接合型電界効果トランジスタおよびショットキーバリアダイオード、および、その製造方法

Publications (2)

Publication Number Publication Date
JP2008506274A true JP2008506274A (ja) 2008-02-28
JP5105476B2 JP5105476B2 (ja) 2012-12-26

Family

ID=37595552

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007523591A Expired - Fee Related JP5105476B2 (ja) 2004-07-08 2005-07-08 シリコンカーバイドから製造されるモノリシックな縦型接合型電界効果トランジスタおよびショットキーバリアダイオード、および、その製造方法
JP2012195202A Pending JP2013008996A (ja) 2004-07-08 2012-09-05 シリコンカーバイドから製造されるモノリシックな縦型接合型電界効果トランジスタおよびショットキーバリアダイオード、および、その製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012195202A Pending JP2013008996A (ja) 2004-07-08 2012-09-05 シリコンカーバイドから製造されるモノリシックな縦型接合型電界効果トランジスタおよびショットキーバリアダイオード、および、その製造方法

Country Status (11)

Country Link
US (2) US7294860B2 (ja)
EP (1) EP1779435B8 (ja)
JP (2) JP5105476B2 (ja)
KR (1) KR101187084B1 (ja)
CN (1) CN100565908C (ja)
AT (1) ATE536635T1 (ja)
AU (1) AU2005333516B2 (ja)
CA (1) CA2576960A1 (ja)
HK (1) HK1101257A1 (ja)
NZ (1) NZ552391A (ja)
WO (1) WO2007001316A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190807A (ja) * 2005-01-06 2006-07-20 Hitachi Ltd シリコンカーバイド静電誘導トランジスタ
JP2010034381A (ja) * 2008-07-30 2010-02-12 Denso Corp ワイドバンドギャップ半導体装置
JP2012124268A (ja) * 2010-12-07 2012-06-28 Nippon Inter Electronics Corp 半導体装置

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4935160B2 (ja) * 2006-04-11 2012-05-23 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US7274083B1 (en) * 2006-05-02 2007-09-25 Semisouth Laboratories, Inc. Semiconductor device with surge current protection and method of making the same
US8269262B2 (en) * 2006-05-02 2012-09-18 Ss Sc Ip Llc Vertical junction field effect transistor with mesa termination and method of making the same
US7541640B2 (en) * 2006-06-21 2009-06-02 Flextronics International Usa, Inc. Vertical field-effect transistor and method of forming the same
US8415737B2 (en) * 2006-06-21 2013-04-09 Flextronics International Usa, Inc. Semiconductor device with a pillar region and method of forming the same
US7663183B2 (en) * 2006-06-21 2010-02-16 Flextronics International Usa, Inc. Vertical field-effect transistor and method of forming the same
SE532625C2 (sv) * 2007-04-11 2010-03-09 Transic Ab Halvledarkomponent i kiselkarbid
EP2058854B1 (en) * 2007-11-07 2014-12-03 Acreo Swedish ICT AB A semiconductor device
US20090179297A1 (en) * 2008-01-16 2009-07-16 Northrop Grumman Systems Corporation Junction barrier schottky diode with highly-doped channel region and methods
US7560325B1 (en) * 2008-04-14 2009-07-14 Semisouth Laboratories, Inc. Methods of making lateral junction field effect transistors using selective epitaxial growth
US8269263B2 (en) * 2008-05-12 2012-09-18 Vishay-Siliconix High current density power field effect transistor
US20090321784A1 (en) * 2008-06-25 2009-12-31 Great Wall Semiconductor Corporation Semiconductor Device and Method of Forming Lateral Power MOSFET with Integrated Schottky Diode on Monolithic Substrate
US7974119B2 (en) 2008-07-10 2011-07-05 Seagate Technology Llc Transmission gate-based spin-transfer torque memory unit
US8232585B2 (en) 2008-07-24 2012-07-31 Micron Technology, Inc. JFET devices with PIN gate stacks
US8120072B2 (en) 2008-07-24 2012-02-21 Micron Technology, Inc. JFET devices with increased barrier height and methods of making same
US7936580B2 (en) 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US9030867B2 (en) 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
US7936583B2 (en) 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
JP5735429B2 (ja) * 2008-11-05 2015-06-17 パワー・インテグレーションズ・インコーポレーテッド スロープの側壁を有する垂直接合型電界効果トランジスタ、及びその製造方法
US7825478B2 (en) 2008-11-07 2010-11-02 Seagate Technology Llc Polarity dependent switch for resistive sense memory
US8178864B2 (en) 2008-11-18 2012-05-15 Seagate Technology Llc Asymmetric barrier diode
US8203869B2 (en) 2008-12-02 2012-06-19 Seagate Technology Llc Bit line charge accumulation sensing for resistive changing memory
US8481372B2 (en) 2008-12-11 2013-07-09 Micron Technology, Inc. JFET device structures and methods for fabricating the same
US8278691B2 (en) 2008-12-11 2012-10-02 Micron Technology, Inc. Low power memory device with JFET device structures
US7915704B2 (en) * 2009-01-26 2011-03-29 Freescale Semiconductor, Inc. Schottky diode
CN101847635B (zh) * 2009-03-27 2012-03-21 立锜科技股份有限公司 结型晶体管与肖特基二极管的整合元件
US8169022B2 (en) 2009-06-19 2012-05-01 Ss Sc Ip, Llc Vertical junction field effect transistors and diodes having graded doped regions and methods of making
NZ597036A (en) 2009-06-19 2014-01-31 Power Integrations Inc Methods of making vertical junction field effect transistors and bipolar junction transistors without ion implantation and devices made therewith
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8158964B2 (en) 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
WO2011025973A1 (en) * 2009-08-28 2011-03-03 Microsemi Corporation Silicon carbide dual-mesa static induction transistor
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
WO2011149768A2 (en) 2010-05-25 2011-12-01 Ss Sc Ip, Llc Self-aligned semiconductor devices with reduced gate-source leakage under reverse bias and methods of making
IT1401756B1 (it) * 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato con struttura di terminazione di bordo e relativo metodo di fabbricazione.
IT1401754B1 (it) 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato e relativo metodo di fabbricazione.
IT1401755B1 (it) 2010-08-30 2013-08-02 St Microelectronics Srl Dispositivo elettronico integrato a conduzione verticale e relativo metodo di fabbricazione.
US8648426B2 (en) 2010-12-17 2014-02-11 Seagate Technology Llc Tunneling transistors
US8519410B1 (en) 2010-12-20 2013-08-27 Microsemi Corporation Silicon carbide vertical-sidewall dual-mesa static induction transistor
US8664048B2 (en) * 2010-12-28 2014-03-04 Northrop Grummen Systems Corporation Semiconductor devices with minimized current flow differences and methods of same
US9467047B2 (en) 2011-05-31 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. DC-DC converter, power source circuit, and semiconductor device
US8513083B2 (en) 2011-08-26 2013-08-20 Globalfoundries Inc. Methods of forming an anode and a cathode of a substrate diode by performing angled ion implantation processes
US8680587B2 (en) * 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8933532B2 (en) * 2011-10-11 2015-01-13 Avogy, Inc. Schottky diode with buried layer in GaN materials
US8749015B2 (en) 2011-11-17 2014-06-10 Avogy, Inc. Method and system for fabricating floating guard rings in GaN materials
US8871600B2 (en) 2011-11-11 2014-10-28 International Business Machines Corporation Schottky barrier diodes with a guard ring formed by selective epitaxy
KR101499835B1 (ko) * 2012-11-30 2015-03-10 (주)페가테크 정전류 다이오드 소자 및 그 제조방법, 정전류 다이오드 셀타입 어레이 소자
TWI521718B (zh) 2012-12-20 2016-02-11 財團法人工業技術研究院 接面位障蕭特基二極體嵌於金氧半場效電晶體單元陣列之整合元件
JP2014187086A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置
JP6271197B2 (ja) * 2013-09-20 2018-01-31 株式会社東芝 半導体装置およびその製造方法
US9148139B2 (en) 2014-01-13 2015-09-29 United Silicon Carbide, Inc. Monolithically integrated cascode switches
KR101786664B1 (ko) 2015-12-11 2017-10-18 현대자동차 주식회사 반도체 소자 및 그 제조 방법
KR101896332B1 (ko) * 2016-12-13 2018-09-07 현대자동차 주식회사 반도체 소자 및 그 제조 방법
CN107946352B (zh) * 2017-09-20 2023-10-24 重庆中科渝芯电子有限公司 一种欧姆接触和肖特基接触超级势垒整流器及其制作方法
US10276667B1 (en) * 2018-05-31 2019-04-30 Silanna Asia Pte Ltd High voltage breakdown tapered vertical conduction junction transistor
CN111081754A (zh) * 2018-10-19 2020-04-28 宁波比亚迪半导体有限公司 沟槽型mos结构肖特基二极管及其制备方法
CN111199972B (zh) * 2018-11-16 2023-05-16 比亚迪半导体股份有限公司 集成级联器件及其制备方法
US11031472B2 (en) 2018-12-28 2021-06-08 General Electric Company Systems and methods for integrated diode field-effect transistor semiconductor devices
CN109509706B (zh) * 2018-12-29 2023-05-02 重庆伟特森电子科技有限公司 一种碳化硅二极管的制备方法及碳化硅二极管
CN110998861B (zh) * 2019-10-18 2022-03-22 香港应用科技研究院有限公司 功率晶体管及其制造方法
CN111129155A (zh) * 2019-12-25 2020-05-08 重庆伟特森电子科技有限公司 一种低栅漏电容碳化硅di-mosfet制备方法
CN111293176B (zh) * 2020-02-25 2021-04-20 电子科技大学 一种GaN纵向逆导结场效应管
CN111341850A (zh) * 2020-03-16 2020-06-26 电子科技大学 一种GaN纵向逆导结场效应管
CN111599856B (zh) * 2020-05-27 2022-06-21 南京大学 双沟道增强型准垂直结构GaN基JFET及其制备方法
CN111933711B (zh) * 2020-08-18 2022-08-23 电子科技大学 一种集成sbd的超结mosfet
CN112420694B (zh) * 2020-11-06 2023-06-23 电子科技大学 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件
WO2024064146A1 (en) * 2022-09-21 2024-03-28 Schottky Lsi, Inc. Front-end-of-line (feol) and middle-of-line (mol) of planar scmos fabrication processes

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10341025A (ja) * 1997-06-06 1998-12-22 Toyota Central Res & Dev Lab Inc 縦形接合形電界効果トランジスタ
JP2002270620A (ja) * 2001-03-09 2002-09-20 Nippon Steel Corp 電界効果トランジスタ
JP2003068760A (ja) * 2001-08-29 2003-03-07 Denso Corp 炭化珪素半導体装置およびその製造方法
WO2003075319A2 (en) * 2001-07-12 2003-09-12 Mississippi State University Self-aligned transistor and diode topologies
JP2004006723A (ja) * 2002-03-25 2004-01-08 Toshiba Corp 高耐圧半導体装置及びその製造方法
JP2004134547A (ja) * 2002-10-10 2004-04-30 Hitachi Ltd 半導体装置
WO2004049449A1 (ja) * 2002-11-25 2004-06-10 National Institute Of Advanced Industrial Science And Technology 半導体装置、およびその半導体装置を用いた電力変換器、駆動用インバータ、汎用インバータ、大電力高周波通信機器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US550397A (en) * 1895-11-26 Head-clamp for banjos
US4969027A (en) 1988-07-18 1990-11-06 General Electric Company Power bipolar transistor device with integral antisaturation diode
US4967243A (en) 1988-07-19 1990-10-30 General Electric Company Power transistor structure with high speed integral antiparallel Schottky diode
US5111253A (en) 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
US5264713A (en) 1991-06-14 1993-11-23 Cree Research, Inc. Junction field-effect transistor formed in silicon carbide
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
TW273039B (ja) * 1993-02-16 1996-03-21 At & T Corp
US6097046A (en) * 1993-04-30 2000-08-01 Texas Instruments Incorporated Vertical field effect transistor and diode
EP0992067A1 (de) * 1997-06-09 2000-04-12 Siemens Aktiengesellschaft Stromrichter sowie seine verwendung
DE19925233A1 (de) * 1998-06-08 1999-12-09 Siemens Ag Halbleiteranordnung mit ohmscher Kontaktierung und Verfahren zur Kontaktierung einer Halbleiteranordnung
US6335293B1 (en) * 1998-07-13 2002-01-01 Mattson Technology, Inc. Systems and methods for two-sided etch of a semiconductor substrate
EP1204145B1 (en) * 2000-10-23 2011-12-28 Panasonic Corporation Semiconductor element
US6855981B2 (en) * 2001-08-29 2005-02-15 Denso Corporation Silicon carbide power device having protective diode
US6841812B2 (en) 2001-11-09 2005-01-11 United Silicon Carbide, Inc. Double-gated vertical junction field effect power transistor
DE10161139B4 (de) * 2001-12-12 2004-07-15 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit Schottky-Diode für Rückwärtsbetrieb
US6693308B2 (en) 2002-02-22 2004-02-17 Semisouth Laboratories, Llc Power SiC devices having raised guard rings
US6855970B2 (en) * 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
US7199442B2 (en) * 2004-07-15 2007-04-03 Fairchild Semiconductor Corporation Schottky diode structure to reduce capacitance and switching losses and method of making same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10341025A (ja) * 1997-06-06 1998-12-22 Toyota Central Res & Dev Lab Inc 縦形接合形電界効果トランジスタ
JP2002270620A (ja) * 2001-03-09 2002-09-20 Nippon Steel Corp 電界効果トランジスタ
WO2003075319A2 (en) * 2001-07-12 2003-09-12 Mississippi State University Self-aligned transistor and diode topologies
JP2005520322A (ja) * 2001-07-12 2005-07-07 ミシシッピ・ステイト・ユニバーシティ 選択的エピタキシまたは選択的注入の使用による、炭化ケイ素におけるセルフアライントランジスタおよびダイオードトポロジー
JP2003068760A (ja) * 2001-08-29 2003-03-07 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2004006723A (ja) * 2002-03-25 2004-01-08 Toshiba Corp 高耐圧半導体装置及びその製造方法
JP2004134547A (ja) * 2002-10-10 2004-04-30 Hitachi Ltd 半導体装置
WO2004049449A1 (ja) * 2002-11-25 2004-06-10 National Institute Of Advanced Industrial Science And Technology 半導体装置、およびその半導体装置を用いた電力変換器、駆動用インバータ、汎用インバータ、大電力高周波通信機器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006190807A (ja) * 2005-01-06 2006-07-20 Hitachi Ltd シリコンカーバイド静電誘導トランジスタ
JP4719472B2 (ja) * 2005-01-06 2011-07-06 株式会社日立製作所 シリコンカーバイド静電誘導トランジスタ
JP2010034381A (ja) * 2008-07-30 2010-02-12 Denso Corp ワイドバンドギャップ半導体装置
JP2012124268A (ja) * 2010-12-07 2012-06-28 Nippon Inter Electronics Corp 半導体装置

Also Published As

Publication number Publication date
EP1779435B8 (en) 2012-03-07
JP2013008996A (ja) 2013-01-10
EP1779435B1 (en) 2011-12-07
WO2007001316A9 (en) 2007-05-31
EP1779435A4 (en) 2007-10-24
AU2005333516A8 (en) 2008-09-25
JP5105476B2 (ja) 2012-12-26
NZ552391A (en) 2010-04-30
CN100565908C (zh) 2009-12-02
US7294860B2 (en) 2007-11-13
US20080003731A1 (en) 2008-01-03
WO2007001316A2 (en) 2007-01-04
EP1779435A2 (en) 2007-05-02
WO2007001316A8 (en) 2007-03-08
WO2007001316A3 (en) 2007-04-19
CN101103464A (zh) 2008-01-09
US7416929B2 (en) 2008-08-26
AU2005333516A1 (en) 2007-02-15
US20060011924A1 (en) 2006-01-19
KR101187084B1 (ko) 2012-09-28
HK1101257A1 (en) 2007-10-12
ATE536635T1 (de) 2011-12-15
KR20070062969A (ko) 2007-06-18
AU2005333516B2 (en) 2011-04-21
CA2576960A1 (en) 2007-01-04

Similar Documents

Publication Publication Date Title
JP5105476B2 (ja) シリコンカーバイドから製造されるモノリシックな縦型接合型電界効果トランジスタおよびショットキーバリアダイオード、および、その製造方法
US11342420B2 (en) Heterojunction devices and methods for fabricating the same
US7781786B2 (en) Semiconductor device having a heterojunction diode and manufacturing method thereof
US8816355B2 (en) Semiconductor device
JP5578873B2 (ja) 窒化ガリウム半導体装置及びその製造方法
JP2012531049A (ja) 傾斜ドープ領域を有する縦型接合電界効果トランジスターおよびダイオードならびに製造方法
TW201205681A (en) Power devices with integrated protection devices: structures and methods
JP2012531050A (ja) イオン注入せずに縦型接合形電界効果トランジスタおよびバイポーラ接合トランジスタを製造する方法およびそれによって製造されたデバイス
TW201203541A (en) Normally-off III-nitride metal-2DEG tunnel junction field-effect transistors
JP2001522533A (ja) シリコン・カーバイド・フィールド制御型バイポーラ・スイッチ
KR20230050726A (ko) Mosfet 소자 및 그 제조 방법
JP2009212529A (ja) Ｉｉｉ族窒化物半導体を有する半導体素子
JP5114832B2 (ja) 半導体装置およびその製造方法
JP5028749B2 (ja) 半導体装置の製造方法
CN112951905B (zh) 一种SiC逆导型绝缘栅双极型晶体管器件及其制造方法
US9917180B2 (en) Trenched and implanted bipolar junction transistor
US20230378163A1 (en) Gan power transistor having a voltage clamping node with avalanche capability
JP2004247490A (ja) 炭化珪素半導体装置
CN113097296A (zh) 用于具有注入隔离的jfet的方法和系统

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110927

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111027

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111128

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20111202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120709

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120717

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120809

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120926

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120927

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees