KR101499835B1 - 정전류 다이오드 소자 및 그 제조방법, 정전류 다이오드 셀타입 어레이 소자 - Google Patents
정전류 다이오드 소자 및 그 제조방법, 정전류 다이오드 셀타입 어레이 소자 Download PDFInfo
- Publication number
- KR101499835B1 KR101499835B1 KR1020120138481A KR20120138481A KR101499835B1 KR 101499835 B1 KR101499835 B1 KR 101499835B1 KR 1020120138481 A KR1020120138481 A KR 1020120138481A KR 20120138481 A KR20120138481 A KR 20120138481A KR 101499835 B1 KR101499835 B1 KR 101499835B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- type semiconductor
- channel region
- gate
- forming
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 239000012535 impurity Substances 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 22
- 238000005468 ion implantation Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000011159 matrix material Substances 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 24
- 238000002513 implantation Methods 0.000 claims description 5
- 230000005465 channeling Effects 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 abstract description 2
- 238000000206 photolithography Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명에 의한 정전류 다이오드 소자는, 하부 게이트의 상면에 형성된 채널 영역과, 상기 채널 영역에 형성된 게이트 플러그와, 상기 채널 영역에 형성된 상부 게이트와, 상기 채널 영역에 형성된 드레인과, 상기 채널 영역에 형성된 소스를 포함하여 이루어지며, 상기 상부 게이트와 소스가 금속 배선에 의하여 단락되어진 평면 구조의 정전류 다이오드에 있어서, 상기 상부 게이트와 드레인 사이의 상기 채널 영역의 표면 영역은 추가적인 이온 주입을 통한 고농도 표면 채널 영역이 형성되어 있는 것을 특징으로 한다.
또한, 본 발명에 의한 정전류 다이오드 셀타입 어레이 소자는, 정전류 다이오드 셀타입 어레이 소자는, 상술한 다이오드 소자를 단위셀로 하며, 상기 단위셀 다수개가 행렬로 배열되어 단일 칩 상에 형성되어 있으며, 다수개의 상기 단위셀 간을 연결하는 콘택을 선택적으로 형성하여 정전류 레벨을 조절할 수 있는 것을 특징으로 한다.
또한, 본 발명에 의한 정전류 다이오드의 제조방법은, 제1형 반도체 불순물을 포함하는 제1형 반도체 기판을 제공하는 제1단계; 상기 제1형 반도체 기판 상부에 제2형 반도체 에피층을 형성하는 제2단계; 상기 제2형 반도체 에피층의 지정된 영역에 제2형 반도체 불순물을 고에너지 이온 주입하여 채널 영역을 형성하는 제3단계; 상기 제2형 반도체 에피층의 지정된 영역에 제1형 반도체 불순물로 게이트 플러그 영역을 형성하는 제4단계; 상기 제2형 반도체 에피층의 지정된 영역에 제2형 반도체 불순물을 이온 주입하여 드레인 영역과 소스 영역을 각각 형성하는 제5단계; 상기 제2형 반도체 에피층의 지정된 영역에 제1형 반도체 불순물을 이온 주입하여 상부 게이트 영역을 형성하는 제6단계;
상기 각 영역을 전기적으로 격리시키기 위한 절연막을 일정 두께로 도포한 후 콘택 영역을 형성하는 제7단계; 및 상기 각 영역 상부의 일정 부분에 전극용 금속을 도포하여 전극을 형성하는 제8단계;를 포함하여 구성되는 것을 특징으로 한다.
또한, 본 발명에 의한 정전류 다이오드 셀타입 어레이 소자는, 정전류 다이오드 셀타입 어레이 소자는, 상술한 다이오드 소자를 단위셀로 하며, 상기 단위셀 다수개가 행렬로 배열되어 단일 칩 상에 형성되어 있으며, 다수개의 상기 단위셀 간을 연결하는 콘택을 선택적으로 형성하여 정전류 레벨을 조절할 수 있는 것을 특징으로 한다.
또한, 본 발명에 의한 정전류 다이오드의 제조방법은, 제1형 반도체 불순물을 포함하는 제1형 반도체 기판을 제공하는 제1단계; 상기 제1형 반도체 기판 상부에 제2형 반도체 에피층을 형성하는 제2단계; 상기 제2형 반도체 에피층의 지정된 영역에 제2형 반도체 불순물을 고에너지 이온 주입하여 채널 영역을 형성하는 제3단계; 상기 제2형 반도체 에피층의 지정된 영역에 제1형 반도체 불순물로 게이트 플러그 영역을 형성하는 제4단계; 상기 제2형 반도체 에피층의 지정된 영역에 제2형 반도체 불순물을 이온 주입하여 드레인 영역과 소스 영역을 각각 형성하는 제5단계; 상기 제2형 반도체 에피층의 지정된 영역에 제1형 반도체 불순물을 이온 주입하여 상부 게이트 영역을 형성하는 제6단계;
상기 각 영역을 전기적으로 격리시키기 위한 절연막을 일정 두께로 도포한 후 콘택 영역을 형성하는 제7단계; 및 상기 각 영역 상부의 일정 부분에 전극용 금속을 도포하여 전극을 형성하는 제8단계;를 포함하여 구성되는 것을 특징으로 한다.
Description
본 발명은 LED 조명 장치등과 같은 전류로 구동되는 각종 전자 장치에 삽입하여 외부 전원 변화 또는 전자 부품의 특성 변화에 기인하는 전류의 변동을 제거하여 각종 전자 장치를 안전하게 보호하고 조명 장치의 경우에는 밝기를 일정하게 조정하여 줄 수 있는 정전류 다이오드 소자 및 그 제조방법과, 다수 개의 정전류 다이오드를 동일한 칩에 각 단위셀로 배열한 정전류 다이오드 셀타입 어레이 소자에 관한 것이다.
일반적으로 조명 장치나 전자장치에 많이 사용되고 있는 종래의 정전류 다이오드 소자로는 전계효과 트랜지스터(JFET, Junction Field Effect Transistor)를 이용한 소자가 있는데, 전계효과 트랜지스터는 게이트 전압이 일정하며 드레인 전류가 일정하다는 성질을 가지고 있기 때문에 회로에 직렬로 연결하면 전류를 일정 수준으로 제한하는 정전류 소자로 이용할 수 있다.
이와 같은 종래의 정전류 다이오드 소자는 도 1에 도시된 바와 같이 전계효과 트랜지스터의 게이트를 소스에 단락시킨 구조를 기본으로 하고 있으며, 그 제조 방법에 있어서는 기판 윗면의 접합을 기판 후면의 접합 영역과 접촉시키기 위해 고온에서 장시간 충분히 확산시켜 구현한다.
이와 같은 고온 확산 방식은 기판의 불순물 분포를 완만하게 하여 소자의 누설전류에 의해 소자 특성이 열화될 뿐만 아니라, 아울러 수평 방향으로의 불순물 분포 또한 완만하게 심화되어 칩의 크기가 커지는 문제점이 있으며, 이에 따라 생산성이 크게 저하되고 제조원가가 상승하는 문제가 발생하였다.
또한, 기존의 정전류 다이오드 소자는 후공정에서 다이아몬드 블레이드를 이용하여 기구적으로 절단(Sawing)함으로써 넓은 스크라이브 라인(Scribe Line)이 필요하고 이로 인하여 칩 면적이 크게 증가할 수밖에 없었다.
본 발명이 해결하고자 하는 과제는, 고에너지 이온 주입방식으로 제조하여 칩의 크기가 작으면서도 특성이 우수할 뿐만 아니라, 소자의 직렬 저항을 줄여 턴-온(Turn-ON) 특성을 향상시킬 수 있는 정전류 다이오드 소자를 제공하고자 하는 것이다.
또한, 본 발명이 다른 관점에서 해결하고자 하는 과제는, 제조 과정에서 간단하게 콘택트 마스크(Contact Mask)만 교체하기만 하면 적용하고자 하는 분야에 따른 다양한 정전류 레벨을 구현할 수 있어 제조 기간 및 단가를 크게 절감할 수 있는 정전류 다이오드 셀타입 어레이 소자를 제공하고자 하는 것이다.
또한, 본 발명이 또 다른 관점에서 해결하고자 하는 과제는, 고에너지 이온 주입 방식을 사용하여 정전류 다이오드 소자를 제조함으로써 종래의 고온 확산 방식으로 제조한 소자에서 발생하는 특성의 저하와 칩의 크기 증가를 방지할 수 있을 뿐만 아니라, 기판의 농도를 최대한 균일하게 유지할 수 있어 기판의 농도에 매우 민감한 특성을 가지는 정전류 다이오드 소자의 수율을 안정화할 수 있는 정전류 다이오드 소자의 제조방법을 제공하고자 하는 것이다.
상술한 과제를 해결하기 위한 정전류 다이오드 소자는, 하부 게이트의 상면에 형성된 채널 영역과, 상기 채널 영역에 형성된 게이트 플러그와, 상기 채널 영역에 형성된 상부 게이트와, 상기 채널 영역에 형성된 드레인과, 상기 채널 영역에 형성된 소스를 포함하여 이루어지며, 상기 상부 게이트와 소스가 금속 배선에 의하여 단락되어진 평면 구조의 정전류 다이오드에 있어서, 상기 상부 게이트와 드레인 사이의 상기 채널 영역의 표면 영역은 추가적인 이온 주입을 통한 고농도 표면 채널 영역이 형성되어 있는 것을 특징으로 한다.
이때, 상기 채널 영역은 고에너지 이온 주입 방식으로, 상기 게이트 플러그는 0°의 기울임을 가지는 고에너지 이온 주입을 통하여 형성되는 것을 특징으로 한다.
아울러, 상기 게이트 플러그의 일측 외측을 식각한 후 상부 게이트와 하부 게이트를 연통하는 금속 배선을 형성하여 주는 것도 바람직하다.
한편, 다른 관점의 상술한 과제를 해결하기 위한 정전류 다이오드 셀타입 어레이 소자는, 상술한 다이오드 소자를 단위셀로하며, 상기 단위셀 다수개가 행렬로 배열되어 단일 칩 상에 형성되어 있으며, 다수개의 상기 단위셀 간을 연결하는 콘택을 선택적으로 형성하여 정전류 레벨을 조절할 수 있는 것을 특징으로 한다.
한편, 또 다른 관점의 상술한 과제를 해결하기 위한 정전류 다이오드 소자의 제조방법은, 제1형 반도체 불순물을 포함하는 제1형 반도체 기판을 제공하는 제1단계; 상기 제1형 반도체 기판 상부에 제2형 반도체 에피층을 형성하는 제2단계; 상기 제2형 반도체 에피층의 지정된 영역에 제2형 반도체 불순물을 고에너지 이온 주입하여 채널 영역을 형성하는 제3단계; 상기 제2형 반도체 에피층의 지정된 영역에 제1형 반도체 불순물로 게이트 플러그 영역을 형성하는 제4단계; 상기 제2형 반도체 에피층의 지정된 영역에 제2형 반도체 불순물을 이온 주입하여 드레인 영역과 소스 영역을 각각 형성하는 제5단계; 상기 제2형 반도체 에피층의 지정된 영역에 제1형 반도체 불순물을 이온 주입하여 상부 게이트 영역을 형성하는 제6단계; 상기 각 영역을 전기적으로 격리시키기 위한 절연막을 일정 두께로 도포한 후 콘택 영역을 형성하는 제7단계; 및 상기 각 영역 상부의 일정 부분에 전극용 금속을 도포하여 전극을 형성하는 제8단계;를 포함하여 구성되는 것을 특징으로 한다.
이때, 상기 제4단계에서, 제1형 반도체 불순물을 0°기울임으로 이온 주입하여 채널링 효과에 의하여 상기 게이트 플러그 영역을 형성할 수 있다.
또한, 상기 제6단계 이후, 각각의 영역에 주입된 제1형 및 제2형 반도체 불순물을 활성화시키고, 소자의 사양에 따른 온도와 시간으로 확산시키는 단계를 더 추가할 수도 있다.
그리고, 상기 제8단계 이후, 상기 전극 상부의 일정 부분에 산화막 또는 질화막을 도포하는 단계를 행하는 것도 바람직하다.
또한, 상기 제6단계 이후, 상기 드레인 영역과 상부 게이트 영역 사이의 상기 채널 영역 표면에 제2형 반도체 불순물을 국소적으로 이온 주입하여 고농도 표면 채널 영역을 형성하는 단계를 행하여 소자의 특성을 개선하여 주도록 한다.
아울러, 상기 제7단계 이후, 상기 게이트 플러그의 일측 외측 일부분을 식각하여 주고, 상기 제8단계에서 상기 게이트 플러그의 식각된 외측 부분에도 전극용 금속을 도포하여 P형 기판과 상부 게이트를 연결시켜 주어 소자의 직렬 저항을 감소시킬 수 있다.
본 발명은 정전류 다이오드 소자를 고에너지 이온 주입방식으로 제조하여 칩의 크기가 작으면서도 특성이 우수할 뿐만 아니라, 소자의 직렬 저항을 줄여 턴-온(Turn-ON) 특성을 향상시킬 수 있는 장점이 있다.
또한, 본 발명은 정전류 다이오드를 셀타입 어레이 소자로 형성하여 제조 과정에서 간단하게 콘택트 마스크(Contact Mask)만 교체하기만 하면 적용하고자 하는 분야에 따른 다양한 정전류 레벨을 구현할 수 있어 제조 기간 및 단가를 크게 절감할 수 있는 장점이 있다.
또한, 본 발명은 고에너지 이온 주입 방식을 사용하여 정전류 다이오드 소자를 제조함으로써 종래의 고온 확산 방식으로 제조한 소자에서 발생하는 특성의 저하와 칩의 크기 증가를 방지할 수 있을 뿐만 아니라, 기판의 농도를 최대한 균일하게 유지할 수 있어 기판의 농도에 매우 민감한 특성을 가지는 정전류 다이오드 소자의 수율을 안정화할 수 있는 장점이 있다.
도 1은 종래의 정전류 다이오드 소자를 나타낸 도면이다.
도 2는 본 발명의 일실시예에 따른 정전류 다이오드 소자의 구조도이다.
도 3은 본 발명의 다른 실시예에 따른 정전류 다이오드 소자의 구조도이다.
도 4는 본 발명에 따른 정전류 다이오드 셀타입 어레이 소자의 모식도이다.
도 5a 내지 도 5는 본 발명에 따른 정전류 다이오드 소자의 제조과정을 나타내는 도면이다.
도 2는 본 발명의 일실시예에 따른 정전류 다이오드 소자의 구조도이다.
도 3은 본 발명의 다른 실시예에 따른 정전류 다이오드 소자의 구조도이다.
도 4는 본 발명에 따른 정전류 다이오드 셀타입 어레이 소자의 모식도이다.
도 5a 내지 도 5는 본 발명에 따른 정전류 다이오드 소자의 제조과정을 나타내는 도면이다.
이하에서는 본 발명의 구체적인 실시예를 도면을 참조하여 상세히 설명하도록 한다.
도 2(a)는 본 발명의 일실시예에 따른 정전류 다이오드 소자의 구조도이고, 도 2(b)는 본 발명의 일실시예에 따른 정전류 다이오드 소자의 고농도 표면 채널 영역을 나타낸 도면이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 정전류 다이오드 소자는 하면에 애노드(110)가 형성되어 있는 하부 게이트(100)와, 상기 하부 게이트(100)의 상부에 형성된 채널 영역(200)과, 상기 채널 영역(200)의 좌우측단에 형성된 게이트 플러그(300)와, 상기 채널 영역(200)의 상부에 나란히 형성되어 있는 상부 게이트(400)와 드레인(500)과 소스(600)와, 상기 상부 게이트(400)와 드레인(600)을 연통하는 금속 배선(700)과, 상기 드레인(500)의 상부에 형성된 캐소드(510)을 포함하여 형성된다.
이때, 상기 상부 게이트(400)와 드레인(500) 사이의 상기 채널 영역(200)의 표면(A, A')에는 고농도 표면 채널 영역(210)이 형성되어 있다.
상기 고농도 표면 채널 영역(210)은 상기 채널 영역(200)의 기타 다른 영역보다 도전된 불순물의 농도가 높은 영역으로써, 이와 같이 상기 상부 게이트(400)와 드레인(500) 사이의 상기 채널 영역(200) 표면의 불순물 농도를 국부적으로 높여줌으로써, 정전류 다이오드 소자의 턴-온(Turn-On) 특성을 개선하여 보다 효율적으로 동작할 수 있다.
상기 고농도 표면 채널 영역(210)은 도 2(b)에 도시된 바와 같이, 상기 상부 게이트(400)와 드레인(500) 사이의 상기 채널 영역(200) 부분만을 제외하고 감광막을 도포한 후 상기 채널 영역(200)에 도전된 불순물과 동일한 불순물을 이온 주입함으로써 형성할 수 있다.
도 2(b)에서 좌측 도면은 도 2(a)의 A 영역을, 우측 도면은 도 2(b)의 A'영역을 각각 확대한 것이다.
도 3은 본 발명의 다른 실시예에 따른 정전류 다이오드 소자의 구조도이다.
도 3을 참조하면, 본 발명의 다른 실시예에 따른 정전류 다이오드 소자는 상기 게이트 플러그(300)의 외측 부분이 식각되어져 있으며, 식각된 부분에 금속 배선(700)이 형성되어 있다.
이와 같이 상기 게이트 플러그(300)의 외측 식각 부분에 상기 금속 배선이 형성되어 있음으로써 상기 하부 게이트(100)와 상기 상부 게이트(200)가 연통되어 소자의 직렬 저항을 크게 줄여 줄 수 있게 되고, 그 결과 정전류 다이오드 소자의 턴-온(Turn-On) 특성을 역시 개선하여 소자가 효율적으로 동작하게 된다.
본 실시예에서도 도 2에서 설명한 것과 동일하게 상기 채널 영역(200)의 A 와 A' 부분에 상기 고농도 표면 채널 영역(210)을 형성하여 줄 수 있는데, 이 경우 정전류 다이오드 소자의 턴-온(Turn-On) 특성을 더욱더 개선할 수 있음은 물론이다.
한편, 도 4에는 본 발명에 따른 정전류 다이오드 셀타입 어레이 소자의 모식도가 도시되어 있다.
도 4를 참조하면, 본 발명에 따른 정전류 다이오드 셀타입 어레이 소자는 단일의 칩(10)에 형성된 다수개의 정전류 다이오드 단위셀(11)과, 상기 단위셀(11) 각각의 상부에 형성된 콘택(12)와, 상기 콘택(12) 각각을 연결하여 주는 금속 배선(70)을 포함하여 구성된다.
상기 정전류 다이오드 단위셀(11)은 앞서 도2 및 도 3에서 설명한 정전류 다이오드 소자로 이루어질 수 있으며, 제조 과정을 통하여 단일의 칩(10) 상에 행과 열을 이루며 배열되어 있다.
이때, 상기 단위셀(11)의 상부에 상기 콘택(12)을 모두 형성하고 금속 배선(70)을 연결할 수도 있고, 소자에 필요한 정전류 레벨에 맞추어 콘택 마스크를 형성하여 상기 단위셀(11)의 일부에만 상기 콘택(12)을 형성하고 금속 배선(70)을 연결할 수도 있다.
이와 같이 간단하게 콘택 마스크만 바꾸어 상기 콘택(12)을 선택적으로 형성할 수 있어, 다양한 정전류 레벨을 가지는 정전류 다이오드 소자를 용이하게 생산할 수 있어 제조 단가 및 제조 기간을 획기적으로 줄여 줄 수 있다.
도 5a 내지 도 5b에는 본 발명에 따른 정전류 다이오드 소자의 제조과정이 도시되어 있다.
이하에서는 편의상 제1형 반도체는 P형으로, 제2형 반도체는 N형으로 도전된 것으로 하여 설명하도록 한다.
먼저, 도 5a와 같이 비저항이 매우 작은 P형 기판(1100) 상부에 상기 P형 기판(1100)과 반대로 대전된 N형 에피층(1110)을 형성하여 준다.
그 후, 상기 N형 에피층(1110)에 사진 공정을 통하여 지정된 영역에 고에너지를 가지는 N형 불순물을 이온 주입하여 채널 영역(1200)을 형성하도록 한다(도 5b).
상기 N형 에피층(1110)에 역시 사진 공정을 통하여 지정된 영역에 게이트 플러그(1300) 영역을 형성하여 주는데, 이때 상기 게이트 플러그(1300) 영역은 P형 불순물을 0°기울임으로 이온 주입하여 주고 이후 채널링 효과에 의하여 깊이 형성되도록 한다(도 5c).
일반적으로 반도체 공정에서 사용되는 이온 주입 방식에 있어서 50 KeV 이하의 주입 에너지를 이용하는 경우에는 저에너지 이온 주입으로, 50 KeV 에서 200 KeV 까지의 주입 에너지를 이용하는 경우에는 중에너지 이온 주입으로, 200 KeV 이상 10 MeV 까지의 주입에너지를 이용하는 경우에는 고에너지 이온 주입으로 분류되는데, 본 발명에서는 200 KeV 이상 10 MeV 까지의 주입에너지를 이용한 고에너지 이온 주입 방식을 이용하여 상기 채널 영역(1200)과 게이트 플러그(1300) 영역을 형성하도록 한다.
일반적으로 반도체 공정에서 사용되는 이온 주입 방식에 있어서 50 KeV 이하의 주입 에너지를 이용하는 경우에는 저에너지 이온 주입으로, 50 KeV 에서 200 KeV 까지의 주입 에너지를 이용하는 경우에는 중에너지 이온 주입으로, 200 KeV 이상 10 MeV 까지의 주입에너지를 이용하는 경우에는 고에너지 이온 주입으로 분류되는데, 본 발명에서는 200 KeV 이상 10 MeV 까지의 주입에너지를 이용한 고에너지 이온 주입 방식을 이용하여 상기 채널 영역(1200)과 게이트 플러그(1300) 영역을 형성하도록 한다.
이와 같이 상기 채널 영역(1200)을 고에너지 이온 주입 방식으로 형성하고, 상기 게이트 플러그(1300) 영역을 0°기울임 이온 주입 방식과 채널링 효과로 형성하여 줌에 따라 위치와 깊이에 따른 각 영역의 농도 변화를 최소화 할 수 있어 균질한 특성을 가지는 소자를 우수한 수율로 생산할 수 있게 된다.
다음으로, 사진 공정을 통하여 지정된 상기 채널 영역(1200)의 일정 영역에 드레인(1500)과 소스(1600) 영역을 N형 불순물을 일정 깊이로 이온 주입하여 형성하여 준다(도 5d).
이 후, 상기 채널 영역(1200)에 사진 공정을 통하여 지정된 영역에 P형 불순물을 일정 깊이로 이온 주입하여 상부 게이트(1400) 영역을 형성하여 준다(도 5e).
이 후 상기 드레인(1500)과 소스(1600), 상기 게이트(1400) 영역에 각각 주입된 N형과 P형 불순물을 활성화 시켜 주고, 소자의 사양에 따라 온도와 시간을 결정하여 각 불순물을 확산시켜 주도록 한다.
이와 같은 확산 과정 후 각 영역을 전기적으로 격리시키기 위하여 산화막이나 질화막과 같은 절연막(20)을 일정 두께로 도포하여 주고, 사진 공정을 통하여 콘택 영역을 지정하여 형성하여 준다(도 5f).
이때, 상기 콘택 영역은 각각의 불순물 확산 영역의 전면에 형성하여 인가된 전압이 균일하게 분포할 수 있도록 하여 준다.
한편, 이와 같은 절연막(20) 도포와 콘택 영역 지정 단계 이전의 확산 과정 후에 상기 드레인(1500) 영역과 상기 상부 게이트(1400) 영역 사이의 상기 채널 영역(1200) 표면 부분을 사진 공정을 통하여 지정하고 N형 불순물을 국소적으로 이온 주입하여 주는 공정을 추가할 수 있다.
이와 같이 상기 채널 영역(1200)의 표면 일부분에 N형 불순물 농도를 높여 주어 앞서 설명한 상기 고농도 표면 채널 영역(210)을 형성하여 줌에 따라 완성된 소자의 턴-온 특성을 개선하여 줄 수 있다.
콘택 영역을 지정한 후 전극용 금속을 일정 두께로 도포하여 전극과 금속 배선(1700)을 형성하여 주도록 한다(도 5g).
이때, 전극용 금속을 도포하기 전에 상기 게이트 플러그(1700)의 일측 외측 부분을 건식 또는 습식으로 식각하여 주고, 전극용 금속을 도포하는 과정에서 식각된 부분에도 전극용 금속을 도포하여 줄 수도 있다(도 3 참조).
이와 같이 상기 게이트 플러그(1700)의 외측으로도 금속 배선(1700)을 형성하여 하부 게이트 영역인 P형 기판(1100)과 상부 게이트(1400)가 전기적으로 연결하여 줌으로써 소자의 직렬 저항을 크게 줄여주어 턴-온 특성을 개선할 수 있다.
전극과 금속 배선(1700)을 형성하여 준 이후, 소자의 신뢰성 특성을 개선하여 주기 위하여 상부에 일정 두께의 산화막 또는 질화막을 도포하여 절연막(20)을 형성하여 주고, 마지막으로 사진 공정을 통하여 패키지시 와이어 본딩(Wire Bonding)할 패드(Pad) 영역을 형성하여 준다(도 5f).
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
10 - 칩 11 - 단위셀
12 - 콘택
20 - 절연막 30 - 감광막
70, 700 - 금속 배선
100 - 하부 게이트 110 - 애노드
200, 1200 - 채널 영역 210 - 고농도 표면 채널 영역
300, 1300 - 게이트 플러그
400, 1400 - 상부 게이트
500, 1500 - 드레인 510 - 캐소드
600, 1600 - 소스
1100 - P형 기판 1110 - N형 에피층
12 - 콘택
20 - 절연막 30 - 감광막
70, 700 - 금속 배선
100 - 하부 게이트 110 - 애노드
200, 1200 - 채널 영역 210 - 고농도 표면 채널 영역
300, 1300 - 게이트 플러그
400, 1400 - 상부 게이트
500, 1500 - 드레인 510 - 캐소드
600, 1600 - 소스
1100 - P형 기판 1110 - N형 에피층
Claims (12)
- 하부 게이트의 상면에 형성된 채널 영역과, 상기 채널 영역에 형성된 게이트 플러그와, 상기 채널 영역에 형성된 상부 게이트와, 상기 채널 영역에 형성된 드레인과, 상기 채널 영역에 형성된 소스를 포함하여 이루어지며, 상기 상부 게이트와 소스가 금속 배선에 의하여 단락되어진 평면 구조의 정전류 다이오드에 있어서,
상기 상부 게이트와 드레인 사이의 상기 채널 영역의 표면 영역은 상기 채널 영역에 도전된 불순물과 동일한 불순물의 추가적인 이온 주입을 통하여 상기 채널 영역의 불순물 농도보다 높은 불순물 농도를 가지는 고농도 표면 채널 영역이 형성되어 있는 것을 특징으로 하는 정전류 다이오드 소자. - 청구항 1에 있어서,
상기 채널 영역은 200 KeV 이상 10 MeV 이하의 주입 에너지를 이용한 고에너지 이온 주입 방식으로 형성되는 것을 특징으로 하는 정전류 다이오드 소자. - 청구항 1에 있어서,
상기 게이트 플러그는 상기 채널 영역의 표면에 수직인 선분을 기준으로 0°의 기울임을 가지며, 200 KeV 이상 10 MeV 이하의 주입 에너지를 이용한 고에너지 이온 주입을 통하여 형성되는 것을 특징으로 하는 정전류 다이오드 소자. - 청구항 1 내지 청구항 3 중 어느 한 청구항에 있어서,
상기 게이트 플러그의 일측 외측을 식각한 후 상부 게이트와 하부 게이트를 연통하는 금속 배선을 형성하는 것을 특징으로 하는 정전류 다이오드 소자. - 청구항 1 내지 청구항 3 중 어느 한 청구항의 정전류 다이오드 소자를 단위셀로 하며,
상기 단위셀 다수개가 행렬로 배열되어 단일 칩 상에 형성되어 있으며,
다수개의 상기 단위셀 간을 연결하는 콘택을 선택적으로 형성하여 정전류 레벨을 조절할 수 있는 것을 특징으로 하는 정전류 다이오드 셀타입 어레이 소자. - 청구항 4의 정전류 다이오드 소자를 단위셀로 하며,
상기 단위셀 다수개가 행렬도 배열되어 단일 칩 상에 형성되어 있으며,
다수개의 상기 단위셀 간을 연결하는 콘택을 선택적으로 형성하여 정전류 레벨을 조절할 수 있는 것을 특징으로 하는 정전류 다이오드 셀타입 어레이 소자. - 제1형 반도체 불순물을 포함하는 제1형 반도체 기판을 제공하는 제1단계;
상기 제1형 반도체 기판 상부에 제2형 반도체 에피층을 형성하는 제2단계;
상기 제2형 반도체 에피층의 지정된 영역에 제2형 반도체 불순물을 200 KeV 이상 10 MeV 이하의 주입 에너지를 이용한 고에너지 이온 주입하여 채널 영역을 형성하는 제3단계;
상기 제2형 반도체 에피층의 지정된 영역에 제1형 반도체 불순물로 게이트 플러그 영역을 형성하는 제4단계;
상기 제2형 반도체 에피층의 지정된 영역에 제2형 반도체 불순물을 이온 주입하여 드레인 영역과 소스 영역을 각각 형성하는 제5단계;
상기 제2형 반도체 에피층의 지정된 영역에 제1형 반도체 불순물을 이온 주입하여 상부 게이트 영역을 형성하는 제6단계;
상기 각 영역을 전기적으로 격리시키기 위한 절연막을 일정 두께로 도포한 후 콘택 영역을 형성하는 제7단계; 및
상기 각 영역 상부의 일정 부분에 전극용 금속을 도포하여 전극을 형성하는 제8단계;를 포함하여 구성되는 것을 특징으로 하는 정전류 다이오드 제조방법. - 청구항 7에 있어서,
상기 제4단계는, 제1형 반도체 불순물을 상기 제2형 반도체 에피층의 지정된 영역의 표면에 수직인 선분을 기준하여 0°기울임으로 이온 주입하여 채널링 효과에 의하여 상기 게이트 플러그 영역이 형성되는 것을 특징으로 하는 정전류 다이오드 제조방법. - 청구항 7에 있어서,
상기 제6단계 이후, 각각의 영역에 주입된 제1형 및 제2형 반도체 불순물을 활성화시키고, 소자의 사양에 따른 온도와 시간으로 확산시키는 단계를 더 포함하여 구성되는 것을 특징으로 하는 정전류 다이오드 제조방법. - 청구항 7에 있어서,
상기 제8단계 이후, 상기 전극 상부의 일정 부분에 산화막 또는 질화막을 도포하는 단계를 더 포함하여 구성되는 것을 특징으로 하는 정전류 다이오드 제조방법. - 청구항 7에 있어서,
상기 제6단계 이후, 상기 드레인 영역과 상부 게이트 영역 사이의 상기 채널 영역 표면에 제2형 반도체 불순물을 국소적으로 이온 주입하여 상기 채널 영역의 제2형 반도체 불순물 농도보다 높은 농도의 고농도 표면 채널 영역을 형성하는 단계를 더 포함하여 구성되는 것을 특징으로 하는 정전류 다이오드 제조방법. - 청구항 7 내지 청구항 11 중 어느 한 청구항에 있어서,
상기 제7단계 이후, 상기 게이트 플러그의 일측 외측 일부분을 식각하여 주는 단계를 더 포함하며,
상기 제8단계에서 상기 게이트 플러그의 식각된 외측 부분에도 전극용 금속을 도포하여 주는 것을 특징으로 하는 정전류 다이오드 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120138481A KR101499835B1 (ko) | 2012-11-30 | 2012-11-30 | 정전류 다이오드 소자 및 그 제조방법, 정전류 다이오드 셀타입 어레이 소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120138481A KR101499835B1 (ko) | 2012-11-30 | 2012-11-30 | 정전류 다이오드 소자 및 그 제조방법, 정전류 다이오드 셀타입 어레이 소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140070232A KR20140070232A (ko) | 2014-06-10 |
| KR101499835B1 true KR101499835B1 (ko) | 2015-03-10 |
Family
ID=51125176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120138481A KR101499835B1 (ko) | 2012-11-30 | 2012-11-30 | 정전류 다이오드 소자 및 그 제조방법, 정전류 다이오드 셀타입 어레이 소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101499835B1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104638022B (zh) * | 2015-02-15 | 2018-04-06 | 电子科技大学 | 一种soi横向恒流二极管及其制造方法 |
| CN104638021B (zh) * | 2015-02-15 | 2017-11-17 | 电子科技大学 | 一种横向恒流二极管及其制造方法 |
| CN104638024B (zh) * | 2015-02-15 | 2018-01-12 | 电子科技大学 | 一种基于soi的横向恒流二极管及其制造方法 |
| KR102381059B1 (ko) * | 2015-06-30 | 2022-03-31 | (주)아트로닉스 | 고전압 정전류 다이오드 소자 및 그 제조방법 |
| CN106129125B (zh) * | 2016-07-27 | 2019-04-12 | 电子科技大学 | 三端自带防护功能的横向恒流器件及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008282879A (ja) * | 2007-05-08 | 2008-11-20 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP2011222681A (ja) * | 2010-04-08 | 2011-11-04 | Hitachi Ltd | 半導体装置 |
| KR101119844B1 (ko) * | 2010-02-22 | 2012-02-28 | (주) 텔트론 | 정전류 다이오드 소자 및 그 제조방법 |
| KR101187084B1 (ko) * | 2004-07-08 | 2012-09-28 | 미시시피 주립대학 | 탄화실리콘으로 제조된 모놀리식 수직 접합 전계 효과트랜지스터와 쇼트키 장벽 다이오드 및 그 제조 방법 |
-
2012
- 2012-11-30 KR KR1020120138481A patent/KR101499835B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101187084B1 (ko) * | 2004-07-08 | 2012-09-28 | 미시시피 주립대학 | 탄화실리콘으로 제조된 모놀리식 수직 접합 전계 효과트랜지스터와 쇼트키 장벽 다이오드 및 그 제조 방법 |
| JP2008282879A (ja) * | 2007-05-08 | 2008-11-20 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| KR101119844B1 (ko) * | 2010-02-22 | 2012-02-28 | (주) 텔트론 | 정전류 다이오드 소자 및 그 제조방법 |
| JP2011222681A (ja) * | 2010-04-08 | 2011-11-04 | Hitachi Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20140070232A (ko) | 2014-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102204272B1 (ko) | 게이트 트렌치들 및 매립된 종단 구조체들을 갖는 전력 반도체 디바이스들 및 관련 방법들 | |
| KR101745776B1 (ko) | 전력용 반도체 소자 | |
| TWI695454B (zh) | 具有背對背場效應電晶體的雙向開關元件及其製造方法 | |
| US9905555B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| US11239356B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP4746927B2 (ja) | 半導体装置の製造方法 | |
| US9484445B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| US10256234B2 (en) | Semiconductor device | |
| US20090085103A1 (en) | Semiconductor device and method | |
| KR101499835B1 (ko) | 정전류 다이오드 소자 및 그 제조방법, 정전류 다이오드 셀타입 어레이 소자 | |
| US20120228634A1 (en) | Combined semiconductor device | |
| US20150179758A1 (en) | Semiconductor device and method of manufacturing the same | |
| WO2020149354A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20190237457A1 (en) | Semiconductor device | |
| US20210043765A1 (en) | Silicon carbide semiconductor device and manufacturing method of same | |
| US20150287786A1 (en) | Power device and method for fabricating the same | |
| JP5834200B2 (ja) | 半導体装置 | |
| US20160247847A1 (en) | Semiconductor device, imaging apparatus, and method of manufacturing semiconductor device | |
| JPWO2020217683A1 (ja) | 半導体装置および製造方法 | |
| KR20180104236A (ko) | 전력 반도체 소자의 제조 방법 | |
| KR101838829B1 (ko) | 반도체 장치의 제조 방법 | |
| US10580907B2 (en) | Semiconductor device and semiconductor module | |
| US20230126337A1 (en) | Semiconductor device with bootstrap diode | |
| JP2008270378A (ja) | 半導体装置の製造方法、それを用いた半導体装置及び電力変換装置 | |
| JP4882214B2 (ja) | 逆阻止型絶縁ゲート形半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |