KR101838829B1 - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR101838829B1
KR101838829B1 KR1020167015446A KR20167015446A KR101838829B1 KR 101838829 B1 KR101838829 B1 KR 101838829B1 KR 1020167015446 A KR1020167015446 A KR 1020167015446A KR 20167015446 A KR20167015446 A KR 20167015446A KR 101838829 B1 KR101838829 B1 KR 101838829B1
Authority
KR
South Korea
Prior art keywords
impurity
main surface
conductivity type
forming
type impurity
Prior art date
Application number
KR1020167015446A
Other languages
English (en)
Other versions
KR20160086368A (ko
Inventor
유스케 가와세
가즈노리 가나다
다다하루 미나토
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20160086368A publication Critical patent/KR20160086368A/ko
Application granted granted Critical
Publication of KR101838829B1 publication Critical patent/KR101838829B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H01L21/0415—Making n- or p-doped regions using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Thyristors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)

Abstract

제 1 주면과 제 2 주면을 갖는 반도체 기판의 그 제 2 주면에, 가속 에너지가 상이한 복수 회의 이온 주입으로 제 1 도전형 불순물을 주입하고, 그 반도체 기판에 제 1 불순물 영역을 형성하는 제 1 공정과, 그 제 2 주면에, 그 복수 회의 이온 주입보다 낮은 가속 에너지로 제 2 도전형 불순물을 이온 주입하고, 그 반도체 기판에, 그 제 1 불순물 영역과의 사이에 불순물이 주입되지 않는 무주입 영역을 남기도록 제 2 불순물 영역을 형성하는 제 2 공정과, 그 제 1 도전형 불순물로 버퍼층을 형성하고, 그 제 2 도전형 불순물로 콜렉터층을 형성하고, 그 버퍼층과 그 콜렉터층의 사이에 그 제 1 도전형 불순물과 그 제 2 도전형 불순물이 확산되지 않는 무확산 영역을 남기도록 그 반도체 기판에 열처리를 실시하는 열처리 공정과, 그 콜렉터층에 접하는 콜렉터 전극을 형성하는 공정을 구비한다.

Description

반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE MANUFACTURING METHOD}
본 발명은, 예컨대, 대전력의 스위칭에 이용되는 반도체 장치의 제조 방법에 관한 것이다.
특허 문헌 1에는 펀치스루형(punch-through type) IGBT(Insulated Gate Bipolar Transistor)가 개시되어 있다. 이 IGBT는, 이면측으로부터 p+형 반도체 기판, n-형 반도체층, n+형 반도체층을 구비하고 있다.
(선행 기술 문헌)
(특허 문헌)
(특허 문헌 1) 일본 특허 공개 2001-77357호 공보
특허 문헌 1에 개시된 기술에서는, p+형의 영역과 드리프트층의 사이에 있는 n+형 반도체층(버퍼층)이 IGBT의 턴오프시에 p+형의 영역으로부터 드리프트층으로의 홀의 공급을 저해하여, 드리프트층으로의 홀의 공급이 불충분하게 되는 문제가 있었다. 턴오프시에 드리프트층에 충분한 홀을 공급할 수 없으면, 발진이 일어나는 문제가 있었다. 턴오프시의 홀의 공급을 늘리기 위해 버퍼층의 불순물 농도를 내리면 내압을 확보할 수 없는 문제가 있었다.
본 발명은 상술한 문제를 해결하기 위해 이루어진 것이고, 내압을 확보하면서, 턴오프시에 드리프트층에 충분한 홀을 공급할 수 있는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본원의 발명과 관련되는 반도체 장치의 제조 방법은, 제 1 주면과 상기 제 1 주면과 반대의 면인 제 2 주면을 갖는 반도체 기판의 상기 제 2 주면에, 가속 에너지가 상이한 복수 회의 이온 주입으로 제 1 도전형 불순물을 주입하고, 상기 반도체 기판에 제 1 불순물 영역을 형성하는 제 1 공정과, 상기 제 2 주면에, 상기 복수 회의 이온 주입보다 낮은 가속 에너지로 제 2 도전형 불순물을 이온 주입하고, 상기 반도체 기판에, 상기 제 1 불순물 영역과의 사이에 불순물이 주입되지 않는 무주입 영역을 남기도록 제 2 불순물 영역을 형성하는 제 2 공정과, 상기 제 1 도전형 불순물로 버퍼층을 형성하고, 상기 제 2 도전형 불순물로 콜렉터층을 형성하고, 상기 버퍼층과 상기 콜렉터층의 사이에 상기 제 1 도전형 불순물과 상기 제 2 도전형 불순물이 확산되지 않는 무확산 영역을 남기도록 상기 반도체 기판에 열처리를 실시하는 열처리 공정과, 상기 콜렉터층에 접하는 콜렉터 전극을 형성하는 공정을 구비한 것을 특징으로 한다.
본 발명의 그 외의 특징은 이하에 분명히 한다.
본 발명에 의하면, 버퍼층을 가속 에너지가 상이한 복수 회의 이온 주입으로 형성하므로, 내압을 확보하면서, 턴오프시에 드리프트층에 충분한 홀을 공급할 수 있는 반도체 장치를 제조할 수 있다.
도 1은 본 발명의 실시의 형태 1과 관련되는 반도체 장치의 제조 방법으로 제조된 반도체 장치의 단면도이다.
도 2는 콜렉터층, 무확산 영역, 버퍼층, 및 드리프트층의 불순물 농도를 나타내는 그래프이다.
도 3은 제 1 주면측의 구조를 설명하는 단면도이다.
도 4는 제 1 공정을 설명하는 반도체 기판의 단면도이다.
도 5는 제 2 공정을 설명하는 반도체 기판의 단면도이다.
도 6은 열처리 공정 후의 반도체 기판의 단면도이다.
도 7은 비교예의 버퍼층의 불순물 농도 프로파일을 파선으로 나타내는 도면이다.
도 8은 변형예와 관련되는 버퍼층의 불순물 농도 프로파일을 나타내는 도면이다.
도 9는 본 발명의 실시의 형태 2와 관련되는 제 1 공정을 설명하는 단면도이다.
도 10은 버퍼층의 불순물 농도 프로파일을 나타내는 도면이다.
본 발명의 실시의 형태와 관련되는 반도체 장치의 제조 방법에 대하여 도면을 참조하여 설명한다. 동일한 또는 대응하는 구성 요소에는 동일한 부호를 붙이고, 설명의 반복을 생략하는 경우가 있다.
실시의 형태 1.
도 1은 본 발명의 실시의 형태 1과 관련되는 반도체 장치의 제조 방법으로 제조된 반도체 장치(10)의 단면도이다. 반도체 장치(10)는 펀치스루형 IGBT이다. 반도체 장치(10)는 예컨대 n형(이후, 제 1 도전형이라고 한다)의 단결정 실리콘으로 형성된 반도체 기판(12)을 구비하고 있다. 반도체 기판(12)은 제 1 주면(12A)과, 제 1 주면(12A)과 반대의 면인 제 2 주면(12B)을 갖고 있다. 반도체 기판(12)에는 제 1 도전형의 드리프트층(12a)이 형성되어 있다.
반도체 기판(12)의 제 2 주면(12B)측에는, 드리프트층(12a)과 접하는 제 1 도전형의 버퍼층(14)이 형성되어 있다. 버퍼층(14)의 제 2 주면(12B)측에는 무확산 영역(16)이 있다. 무확산 영역(16)은 드리프트층(12a)과 동일한 불순물 농도로 되어 있다. 무확산 영역(16)의 제 2 주면(12B)측에는, p형(이후, 제 2 도전형이라고 한다)의 콜렉터층(18)이 형성되어 있다. 콜렉터층(18)과 접하여 콜렉터 전극(20)이 형성되어 있다.
반도체 기판(12)의 제 1 주면(12A)측에는, 제 2 도전형의 베이스층(22)과, 베이스층(22)에 둘러싸인 제 1 도전형의 이미터층(24)이 형성되어 있다. 반도체 기판(12)의 제 1 주면(12A)상에는, 게이트 절연막(26)과, 게이트 절연막(26)에 둘러싸인 게이트 전극(28)이 형성되어 있다. 게이트 절연막(26), 베이스층(22), 및 이미터층(24)의 위에 이미터 전극(30)이 형성되어 있다.
도 2는 콜렉터층(18), 무확산 영역(16), 버퍼층(14), 및 드리프트층(12a)의 불순물 농도를 나타내는 그래프이다. 도 2에는, 콜렉터층(18)의 제 2 도전형의 불순물 농도, 및 무확산 영역(16), 버퍼층(14), 및 드리프트층(12a)의 제 1 도전형의 불순물 농도를 나타낸다. 버퍼층(14)의 불순물 농도 프로파일은 극대값이 없는 사다리꼴 형상으로 되어 있다. 무확산 영역(16)의 불순물 농도는 드리프트층(12a)의 불순물 농도와 동일하게 되어 있다.
본 발명의 실시의 형태 1과 관련되는 반도체 장치의 제조 방법에 대하여 설명한다. 우선, 도 3에 나타내는 바와 같이, 반도체 기판(12)의 제 1 주면(12A)측의 구조를 완성시킨다. 다음에, 이미터 전극(30)에 보호 테이프를 붙인 후에 반도체 기판(12)을 제 2 주면(12B)측으로부터 연삭한다. 연삭 후의 반도체 기판(12)의 두께는 예컨대 100㎛로 한다.
다음에, 반도체 기판(12)의 제 2 주면(12B)에, 가속 에너지가 상이한 복수 회의 이온 주입으로 제 1 도전형 불순물을 주입한다. 이 공정을 제 1 공정이라고 칭한다. 도 4는 제 1 공정을 설명하는 반도체 기판의 단면도이다. 제 1 공정에서는, 우선, 4MeV의 가속 에너지로 제 1 도전형 불순물(50)을 주입한다. 그 후, 3MeV의 가속 에너지로 제 1 도전형 불순물(50)보다 제 2 주면(12B)측에 제 1 도전형 불순물(52)을 주입한다. 그 후, 2MeV의 가속 에너지로 제 1 도전형 불순물(52)보다 제 2 주면(12B)측에 제 1 도전형 불순물(54)을 주입한다. 도 4의 화살표는 이온의 주입 방향을 나타낸다. 2MeV의 가속 에너지로 주입한 제 1 도전형 불순물(54)은, 예컨대, 제 2 주면(12B)으로부터 1.5㎛ 정도 깊은 장소에 도달한다.
제 1 공정에서는 상기와 같이 매우 높은 가속 에너지가 필요하게 되므로, 고에너지 이온 주입 장치를 이용한다. 각 주입 후의 결정 결함에 의한 불순물 분포의 변동을 고려하여, 가속 에너지가 높은 주입을 먼저 실시하는 것이 바람직하지만, 다른 순서이더라도 좋다. 제 1 도전형 불순물(50, 52, 54)은 예컨대 P(인)이지만 제 1 도전형의 불순물이면 특별히 한정되지 않는다. 그리고, 이들 복수 회(3회)의 이온 주입의 도즈량은 균일하다. 또, 반도체 기판(12) 중 제 1 도전형 불순물(50, 52, 54)이 주입된 영역을 제 1 불순물 영역(56)이라고 한다.
다음에, 반도체 기판(12)의 제 2 주면(12B)에, 전술한 복수 회의 이온 주입보다 낮은 가속 에너지로 제 2 도전형 불순물을 이온 주입한다. 이 공정을 제 2 공정이라고 칭한다. 도 5는 제 2 공정을 설명하는 반도체 기판의 단면도이다. 제 2 공정에서는, 100keV의 가속 에너지로 제 1 도전형 불순물(54)보다 제 2 주면(12B)측에 제 2 도전형 불순물(60)을 주입한다. 도 5의 화살표는 이온의 주입 방향을 나타낸다. 제 2 도전형 불순물(60)은 예컨대 B(붕소)이지만 제 2 도전형의 불순물이면 특별히 한정되지 않는다. 반도체 기판(12) 중 제 2 도전형 불순물(60)이 주입된 영역을 제 2 불순물 영역(62)이라고 한다.
제 1 불순물 영역(56)은 수 MeV의 가속 에너지로 이온 주입하여 형성하는데 비하여, 제 2 불순물 영역(62)은 100keV의 가속 에너지로 이온 주입하여 형성하므로, 제 1 불순물 영역(56)과 제 2 불순물 영역(62)의 사이에 불순물이 주입되지 않는 무주입 영역(64)이 남는다.
다음에, 반도체 기판(12)에 열처리를 실시한다. 이 공정을 열처리 공정이라고 칭한다. 열처리 공정에서는, 레이저 어닐 또는 전기로를 이용하여 반도체 기판(12)을 예컨대 300~500℃ 정도까지 가열하고, 제 1 도전형 불순물(50, 52, 54) 및 제 2 도전형 불순물(60)을 활성화한다. 도 6은 열처리 공정 후의 반도체 기판(12)의 단면도이다. 열처리 공정에 의해, 제 1 도전형 불순물(50, 52, 54)로 버퍼층(14)을 형성하고, 제 2 도전형 불순물(60)로 콜렉터층(18)을 형성한다. 이때, 버퍼층(14)과 콜렉터층(18)의 사이에 제 1 도전형 불순물(50, 52, 54)과 제 2 도전형 불순물(60)이 확산되지 않는 무확산 영역(16)을 남긴다.
다음에, 제 2 주면(12B)을 필요에 따라서 세정한 후에, 콜렉터층(18)에 접하는 콜렉터 전극(20)을 형성한다. 이렇게 하여, 도 1에 나타내는 반도체 장치(10)가 완성된다. 다음으로 이 반도체 장치(10)의 턴오프 동작에 대하여 설명한다. 반도체 장치(10)를 온 상태로 한 후 게이트 전극(28)에 인가하는 정전압을 내리면, 게이트 절연막(26)의 주변에 형성된 채널이 소멸하여 이미터층(24)으로부터 드리프트층(12a)으로의 전자 주입이 멈춘다.
이때, 버퍼층(14)의 전위가 상승하고, 콜렉터층(18)으로부터 드리프트층(12a)으로의 홀 공급량이 감소된다. 그리고, 드리프트층(12a)에 축적된 캐리어(전자와 홀)가 쌍이 되어 소멸한다. 혹은, 드리프트층(12a)의 전자가 콜렉터 전극(20)측으로 흘러서 홀과 결합하여 소멸하거나, 드리프트층(12a)의 홀이 베이스층(22)으로부터 이미터 전극(30)으로 흘러서 전자와 결합하여 소멸하거나 한다. 드리프트층(12a)의 캐리어가 모두 소멸하면, 드리프트층(12a)은 고저항이 되고, 턴오프가 완료된다.
반도체 장치(10)의 턴오프시에는, 제 1 주면(12A)측으로부터 버퍼층(14)으로 향해 공핍층이 연장된다. 이 공핍층을 버퍼층(14)으로 스톱시켜 내압을 확보하기 위해서는, 버퍼층(14)의 불순물량을 충분히 많게 할 필요가 있다. 그래서, 본 발명의 실시의 형태 1에서는, 버퍼층(14)의 불순물량, 다시 말해 제 1 공정에 있어서의 도즈량의 총합은, 상기 공핍층을 스톱하는데 충분한 양으로 한다.
여기서, 반도체 장치(10)의 제조 방법의 의의를 이해하기 쉽게 하기 위해, 비교예에 대하여 설명한다. 비교예의 반도체 장치의 제조 방법은, 제 1 공정에 있어서 가속 에너지를 3MeV로 하는 1회의 이온 주입으로 제 1 불순물 영역을 형성하는 점에 있어서, 본 발명의 실시의 형태 1과 관련되는 반도체 장치의 제조 방법과 상이하다. 비교예의 제 1 공정에 있어서의 제 1 도전형 불순물의 도즈량과, 실시의 형태 1의 제 1 공정에 있어서의 제 1 도전형 불순물(50, 52, 54)의 도즈량의 총합은 동일하다. 따라서, 비교예의 제 1 공정에서는 1회의 이온 주입으로 제 1 도전형 불순물(50)의 3배의 도즈량이 공급된다.
도 7은 비교예의 버퍼층의 불순물 농도 프로파일을 파선으로 나타내는 도면이다. 실선은 실시의 형태 1의 버퍼층(14)의 불순물 농도 프로파일을 나타낸다. 비교예에서는 1회의 이온 주입으로 제 1 불순물 영역을 형성했으므로, 버퍼층의 불순물 농도의 최고값은, 버퍼층(14)의 불순물 농도의 최고값보다 높다. 비교예의 버퍼층과 버퍼층(14)은 불순물량(도즈량)이 동일하므로, 도 7의 파선과 X축으로 둘러싸인 부분의 면적과, 도 7의 실선(버퍼층(14))과 X축으로 둘러싸인 부분의 면적은 동일하다.
본 발명의 실시의 형태 1과 관련되는 반도체 장치의 제조 방법에 의하면, 내압을 확보하면서, 턴오프시에 드리프트층에 충분한 홀을 공급할 수 있는 반도체 장치를 제조할 수 있다. 우선 내압 확보에 대하여 설명한다. 상기와 같이, 버퍼층(14)의 불순물량은 턴오프시의 공핍층을 스톱하는데 충분한 양으로 되어 있으므로, 반도체 장치(10)는 내압을 확보한 것으로 되어 있다.
다음에, 턴오프시에 드리프트층에 충분한 홀을 공급할 수 있는 것에 대하여 설명한다. 턴오프시에 드리프트층(12a)으로 충분한 양의 홀을 공급하기 위해서는, 버퍼층(14)이 콜렉터층(18)으로부터 드리프트층(12a)으로 이동하는 홀의 흐름을 저해하지 않도록, 버퍼층의 불순물 농도의 최대값을 낮게 하는 것이 바람직하다. 본 발명의 실시의 형태 1의 버퍼층(14)은 가속 에너지가 상이한 복수 회의 이온 주입을 행한 후에 열처리를 실시하여 형성하므로, 불순물이 분산되어 있다. 그 때문에, 버퍼층(14)의 불순물 농도의 최대값을 낮게 할 수 있다. 따라서, 턴오프시에 드리프트층에 충분한 양의 홀을 공급할 수 있다.
반도체 장치(10)와 비교예의 제조 방법으로 제조된 반도체 장치를 비교한다. 양자는 버퍼층의 도즈량이 동등하므로, 동등한 내압 특성을 갖는다. 그러나, 버퍼층(14)은 가속 에너지가 상이한 복수 회의 이온 주입으로 형성하므로 불순물 농도의 최대값이 낮은데 비하여, 비교예의 버퍼층은 1회의 이온 주입으로 형성하므로 불순물 농도의 최대값이 높다. 따라서, 반도체 장치(10)는 턴오프시에 드리프트층(12a)에 충분한 홀을 공급할 수 있지만, 비교예의 반도체 장치는 턴오프시에 드리프트층에 충분한 홀을 공급할 수 없다. 이와 같이, 본 발명의 실시의 형태 1과 관련되는 반도체 장치의 제조 방법에 의하면, 내압을 확보하면서, 턴오프시에 드리프트층에 충분한 홀을 공급할 수 있는 반도체 장치를 제조할 수 있다.
무확산 영역(16)의 의의에 대하여 설명한다. 콜렉터층(18)의 홀은 용이하게 무확산 영역(16)으로 나아갈 수 있으므로, 무확산 영역(16)은 드리프트층(12a)으로의 홀 공급을 촉진하는 효과가 있다. 따라서, 반도체 기판(12)을 얇게 하여 손실을 저하시킬 수 있다. 또한, 무확산 영역(16)은, 주입 에너지가 흩어져 콜렉터층(18)이 제 1 주면(12A)측으로 이동하거나, 버퍼층(14)이 제 2 주면(12B)측으로 이동하거나 한 경우에 있어서, 콜렉터층(18)과 버퍼층(14)이 접하는 것을 방지하는 기능을 갖는다. 무확산 영역(16)에 의해 콜렉터층(18)과 버퍼층(14)의 접촉을 방지하는 것에 의해, 반도체 장치(10)의 전기 특성을 안정화시킬 수 있다.
본 발명의 실시의 형태 1과 관련되는 반도체 장치의 제조 방법은, 상기의 플레이너(planar)형 IGBT뿐만이 아니라, 예컨대 트렌치형 IGBT 또는 다이오드 등의 반도체 기판의 제 1 주면과 제 2 주면의 사이에서 전류를 흘리는 구조의 소자에 대하여 이용할 수 있다. 또한, n형을 제 1 도전형으로 하고 p형을 제 2 도전형으로 했지만, p형을 제 1 도전형으로 하고 n형을 제 2 도전형으로 하여 반도체 장치(10)를 형성하더라도 좋다.
도 5의 무주입 영역(64)을 마련하기 위해, 제 1 공정에서는 높은 가속 에너지로 제 1 도전형 불순물(50, 52, 54)을 주입하지 않으면 안 된다. 제 1 도전형 불순물(50, 52, 54)의 가속 에너지는, 1~10MeV의 범위에서 선택하는 것이 바람직하다. 실시의 형태 1에서는, 4, 3, 2MeV를 선택했다. 또, 제 1 공정에서의 이온 주입의 횟수는, 복수 회이면 되고, 3회로 한정되지 않는다.
도 5의 무주입 영역(64)을 마련하기 위해, 제 2 공정에서는 낮은 가속 에너지로 제 2 도전형 불순물(60)을 주입하지 않으면 안 된다. 제 2 도전형 불순물(60)의 가속 에너지는, 5~100keV의 범위에서 선택하는 것이 바람직하다. 실시의 형태 1에서는, 100keV를 선택했다.
제 1 공정에서는, 제 1 도전형 불순물(50, 52, 54)을 가능한 한 제 2 주면(12B)으로부터 떨어진 장소에 주입하는 것이 바람직하다. 그 때문에, 제 1 공정에서는, 제 2 주면(12B)에 대하여 수직으로 제 1 도전형 불순물(50, 52, 54)을 주입하여, 의도적으로 채널링을 일으키게 하더라도 좋다. 이것에 의해, 반도체 기판(12)의 깊은 위치까지 제 1 도전형 불순물(50, 52, 54)을 도달시킬 수 있다.
제 1 공정에 있어서, 제 1 도전형 불순물로서 프로톤을 주입하더라도 좋다. 프로톤 주입은 반도체 기판의 깊은 위치에 결함을 도입하는데 적합하기 때문에, 용이하게 무확산 영역(16)을 마련할 수 있다.
버퍼층(14)의 불순물 농도 프로파일은 도 2의 사다리꼴 형상으로 한정되지 않는다. 예컨대, 도 8에 나타내는 버퍼층(70)의 불순물 농도 프로파일에서도 상기의 효과를 얻을 수 있다. 버퍼층(70)의 불순물 농도의 최대값은, 실시의 형태 1의 버퍼층(14)의 불순물 농도의 최대값과 대략 동일하다. 또, 이들 변형은 실시의 형태 2와 관련되는 반도체 장치의 제조 방법에도 응용할 수 있다.
실시의 형태 2.
본 발명의 실시의 형태 2와 관련되는 반도체 장치의 제조 방법은, 실시의 형태 1과의 공통점이 많으므로, 실시의 형태 1과의 차이점을 중심으로 설명한다. 도 9는 본 발명의 실시의 형태 2의 제 1 공정을 설명하는 단면도이다. 제 1 공정에 있어서의 복수 회의 이온 주입은, 제 2 주면(12B)측일수록 제 1 도전형 불순물의 도즈량이 많아지도록 행한다.
구체적으로는, 우선, 4MeV의 가속 에너지로 제 1 도전형 불순물(80)을 주입한다. 다음에, 3MeV의 가속 에너지로 제 1 도전형 불순물(80)보다 도즈량이 많아지도록 제 1 도전형 불순물(82)을 주입한다. 다음에, 2MeV의 가속 에너지로 제 1 도전형 불순물(82)보다 도즈량이 많아지도록 제 1 도전형 불순물(84)을 주입한다.
제 1 도전형 불순물(84)의 도즈량은 제 1 도전형 불순물(82)의 도즈량보다 많다. 제 1 도전형 불순물(82)의 도즈량은 제 1 도전형 불순물(80)의 도즈량보다 많다. 그리고, 가열 공정을 실시하는 것에 의해, 도 10에 실선으로 나타내는 버퍼층(90)의 불순물 농도 프로파일을 얻을 수 있다. 버퍼층(90)의 불순물 농도 프로파일은, 제 2 주면(12B)으로 향해 완만하게 상승하는 경사(90a)를 갖는다. 파선은 실시의 형태 1의 버퍼층(14)의 불순물 농도 프로파일을 나타낸다.
본 발명의 실시의 형태 2와 관련되는 반도체 장치의 제조 방법에 의하면 실시의 형태 1과 동일한 효과를 얻을 수 있다. 또한, 버퍼층(90)의 불순물 농도 프로파일이 도 10에 나타내는 경사(90a)를 갖고 있기 때문에 턴오프 동작시에 있어서의 버퍼층(90)의 전계 강도가 완화된다. 즉, 턴오프시에 제 1 주면(12A)측으로부터 버퍼층으로 공핍층이 연장될 때, 도 10의 파선의 불순물 농도 프로파일에서는 제 1 주면(12A)으로부터 제 2 주면(12B)으로 향해 불순물 농도가 급격하게 상승하므로 전계가 집중되기 쉽다. 그렇지만, 버퍼층(90)은 경사(90a)에 의해 완만하게 불순물 농도가 상승하므로 전계 집중이 일어나기 힘들다. 이것에 의해, 서지 전압의 급격한 상승을 억제하는 것이 가능하게 되고, 발진을 확실히 억제할 수 있다.
10 : 반도체 장치
12 : 반도체 기판
12a : 드리프트층
12A : 제 1 주면
12B : 제 2 주면
14 : 버퍼층
16 : 무확산 영역
18 : 콜렉터층
20 : 콜렉터 전극
22 : 베이스층
24 : 이미터층
26 : 게이트 절연막
28 : 게이트 전극
30 : 이미터 전극
50, 52, 54 : 제 1 도전형 불순물
56 : 제 1 불순물 영역
60 : 제 2 도전형 불순물
62 : 제 2 불순물 영역
64 : 무주입 영역
80, 82, 84 : 제 1 도전형 불순물
90 : 버퍼층

Claims (8)

  1. 제 1 주면과 상기 제 1 주면과 반대의 면인 제 2 주면을 갖는 반도체 기판의 상기 제 2 주면에, 가속 에너지가 상이한 복수 회의 이온 주입으로 인을 주입하고, 상기 반도체 기판에 제 1 불순물 영역을 형성하는 제 1 공정과,
    상기 제 2 주면에, 상기 복수 회의 이온 주입보다 낮은 가속 에너지로 제 2 도전형 불순물을 이온 주입하고, 상기 반도체 기판에, 상기 제 1 불순물 영역과의 사이에 불순물이 주입되지 않는 무주입 영역을 남기도록 제 2 불순물 영역을 형성하는 제 2 공정과,
    상기 인으로 버퍼층을 형성하고, 상기 제 2 도전형 불순물로 콜렉터층을 형성하고, 상기 버퍼층과 상기 콜렉터층의 사이에 상기 인과 상기 제 2 도전형 불순물이 확산되지 않는 무확산 영역을 남기도록 상기 반도체 기판에 열처리를 실시하는 열처리 공정과,
    상기 콜렉터층에 접하는 콜렉터 전극을 형성하는 공정
    을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 인은 1~10MeV의 가속 에너지로 상기 제 2 주면에 주입하고,
    상기 제 2 도전형 불순물은 5~100keV의 가속 에너지로 상기 제 2 주면에 주입하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 복수 회의 이온 주입의 도즈량은 균일한 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 1 주면과 상기 제 1 주면과 반대의 면인 제 2 주면을 갖는 반도체 기판의 상기 제 2 주면에, 가속 에너지가 상이한 복수 회의 이온 주입으로 제 1 도전형 불순물을 주입하고, 상기 반도체 기판에 제 1 불순물 영역을 형성하는 제 1 공정과,
    상기 제 2 주면에, 상기 복수 회의 이온 주입보다 낮은 가속 에너지로 제 2 도전형 불순물을 이온 주입하고, 상기 반도체 기판에, 상기 제 1 불순물 영역과의 사이에 불순물이 주입되지 않는 무주입 영역을 남기도록 제 2 불순물 영역을 형성하는 제 2 공정과,
    상기 제 1 도전형 불순물로 버퍼층을 형성하고, 상기 제 2 도전형 불순물로 콜렉터층을 형성하고, 상기 버퍼층과 상기 콜렉터층의 사이에 상기 제 1 도전형 불순물과 상기 제 2 도전형 불순물이 확산되지 않는 무확산 영역을 남기도록 상기 반도체 기판에 열처리를 실시하는 열처리 공정과,
    상기 콜렉터층에 접하는 콜렉터 전극을 형성하는 공정을 구비하고,
    상기 복수 회의 이온 주입은 상기 제 2 주면측일수록 상기 제 1 도전형 불순물의 도즈량이 많아지도록 행하고,
    상기 버퍼층의 불순물 농도 프로파일의 피크는 1개뿐인 것
    을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 4 항에 있어서,
    상기 제 1 공정에서는 상기 제 2 주면에 대하여 수직으로 상기 제 1 도전형 불순물을 주입하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 삭제
  7. 삭제
  8. 삭제
KR1020167015446A 2013-12-13 2013-12-13 반도체 장치의 제조 방법 KR101838829B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/083458 WO2015087439A1 (ja) 2013-12-13 2013-12-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20160086368A KR20160086368A (ko) 2016-07-19
KR101838829B1 true KR101838829B1 (ko) 2018-03-14

Family

ID=53370780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167015446A KR101838829B1 (ko) 2013-12-13 2013-12-13 반도체 장치의 제조 방법

Country Status (7)

Country Link
US (1) US9673308B2 (ko)
EP (1) EP3082167B1 (ko)
JP (1) JP6149942B2 (ko)
KR (1) KR101838829B1 (ko)
CN (1) CN105830220B (ko)
TW (1) TWI553714B (ko)
WO (1) WO2015087439A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9825128B2 (en) * 2015-10-20 2017-11-21 Maxpower Semiconductor, Inc. Vertical power transistor with thin bottom emitter layer and dopants implanted in trenches in shield area and termination rings
JP6964566B2 (ja) * 2018-08-17 2021-11-10 三菱電機株式会社 半導体装置およびその製造方法
JP2022165840A (ja) 2021-04-20 2022-11-01 富士電機株式会社 解析装置、解析方法およびプログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204612A (ja) * 2011-03-25 2012-10-22 Shindengen Electric Mfg Co Ltd 絶縁ゲート型バイポーラトランジスタ
WO2013147274A1 (ja) * 2012-03-30 2013-10-03 富士電機株式会社 半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077357A (ja) 1999-08-31 2001-03-23 Toshiba Corp 半導体装置
US6482681B1 (en) 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
JP3906076B2 (ja) * 2001-01-31 2007-04-18 株式会社東芝 半導体装置
JP2004079878A (ja) * 2002-08-21 2004-03-11 Toshiba Corp 半導体装置及びその製造方法
JP2004247593A (ja) 2003-02-14 2004-09-02 Toshiba Corp 半導体装置及びその製造方法
DE102005026408B3 (de) 2005-06-08 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer Stoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Stoppzone
DE102005049506B4 (de) * 2005-10-13 2011-06-09 Infineon Technologies Austria Ag Vertikales Halbleiterbauelement
JP5155536B2 (ja) * 2006-07-28 2013-03-06 一般財団法人電力中央研究所 ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子の製造方法
JP5365009B2 (ja) 2008-01-23 2013-12-11 富士電機株式会社 半導体装置およびその製造方法
JP6004285B2 (ja) * 2010-12-24 2016-10-05 クォルコム・インコーポレイテッド 半導体デバイスのためのトラップリッチ層
KR20120140411A (ko) * 2011-06-21 2012-12-31 (주) 트리노테크놀로지 전력 반도체 소자 및 그 제조 방법
JP5880691B2 (ja) * 2012-03-30 2016-03-09 富士電機株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012204612A (ja) * 2011-03-25 2012-10-22 Shindengen Electric Mfg Co Ltd 絶縁ゲート型バイポーラトランジスタ
WO2013147274A1 (ja) * 2012-03-30 2013-10-03 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN105830220A (zh) 2016-08-03
CN105830220B (zh) 2019-05-28
EP3082167A4 (en) 2017-08-02
WO2015087439A1 (ja) 2015-06-18
JPWO2015087439A1 (ja) 2017-03-16
EP3082167B1 (en) 2021-02-17
TW201523708A (zh) 2015-06-16
US9673308B2 (en) 2017-06-06
KR20160086368A (ko) 2016-07-19
TWI553714B (zh) 2016-10-11
JP6149942B2 (ja) 2017-06-21
US20160254372A1 (en) 2016-09-01
EP3082167A1 (en) 2016-10-19

Similar Documents

Publication Publication Date Title
KR102338173B1 (ko) 주입된 측벽들을 가진 게이트 트렌치들을 갖는 전력 반도체 디바이스들 및 관련 방법들
US10388775B2 (en) Semiconductor device having multiple field stop layers
US10707321B2 (en) Power device with multiple field stop layers
CN107924843B (zh) 制造碳化硅功率半导体器件的边缘终端的方法和碳化硅功率半导体器件
US11152224B2 (en) Semiconductor device with field stop layer and semiconductor device manufacturing method thereof
CN107710417B (zh) 半导体装置的制造方法
US8653556B2 (en) Vertical semiconductor device
WO2012056536A1 (ja) 半導体装置および半導体装置の製造方法
US7629665B2 (en) Semiconductor component with a channel stop zone
CN108074810B (zh) 半导体装置的制造方法
JP7271659B2 (ja) 絶縁ゲートパワー半導体装置、およびそのような装置を製造するための方法
JP2018078216A (ja) 半導体装置およびその製造方法
JP2013247248A (ja) 半導体装置の製造方法
KR101838829B1 (ko) 반도체 장치의 제조 방법
JP5565134B2 (ja) 半導体装置の製造方法
US9911808B2 (en) Method for forming a semiconductor device and a semiconductor device
KR20160021705A (ko) 반도체 장치
CN114695513A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant