CN107710417B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN107710417B
CN107710417B CN201580080945.1A CN201580080945A CN107710417B CN 107710417 B CN107710417 B CN 107710417B CN 201580080945 A CN201580080945 A CN 201580080945A CN 107710417 B CN107710417 B CN 107710417B
Authority
CN
China
Prior art keywords
ion implantation
substrate
buffer layer
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580080945.1A
Other languages
English (en)
Other versions
CN107710417A (zh
Inventor
川濑祐介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN107710417A publication Critical patent/CN107710417A/zh
Application granted granted Critical
Publication of CN107710417B publication Critical patent/CN107710417B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Bipolar Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及的半导体装置的制造方法的特征在于，具有下述工序：在第1导电型的衬底的上表面侧形成第2导电型的层的工序；以及缓冲层形成工序，在该缓冲层形成工序中以使在后的离子注入工序的离子注入角度小于在先的离子注入工序的方式，实施多次将相对于该衬底的下表面的离子注入角度固定而在该衬底的下表面侧对第1导电型的杂质进行离子注入的离子注入工序，在该缓冲层形成工序中，以恒定的加速能量进行多次该离子注入工序。

Description

半导体装置的制造方法
技术领域
本发明涉及一种半导体装置的制造方法，该半导体装置例如用于大电流的控制。
背景技术
就例如穿通型IGBT(Insulated Gate Bipolar Transistor)等功率分立半导体装置而言，近年来，以低成本化为目的，有时使用通过FZ(Floating Zone)法或MCZ(Magneticfield applied Czochralski)法等制造出的廉价的单晶硅衬底。
对使用了N型单晶硅衬底的穿通型IGBT的制造方法简单地进行说明。首先，在衬底的上表面侧形成N+扩散层(发射极层)、P+扩散层(基极层)、栅极绝缘膜、栅极电极、以及金属配线(发射极电极)等。接下来，从衬底的下表面侧进行磨削，使衬底成为例如100μm的厚度。接下来，通过离子注入法从衬底的下表面将杂质向衬底中导入，通过电炉或激光退火等将杂质激活，从而在衬底的下表面侧形成N+缓冲层以及P+集电极层。
现有技术中的N+缓冲层例如是将磷以500keV～8MeV左右的能量进行离子注入而形成的，因此杂质浓度成为极大值的位置距离衬底下表面最大也只是5μm左右的深度。
另外，P+集电极层例如是将硼以5～100keV左右的低能量进行离子注入而形成的，因此杂质(硼)位于距离衬底下表面0.1～1.0μm左右的深度。
通常，就在衬底下表面侧具有杂质分布的半导体装置而言，优选以低损耗化为目的，将半导体衬底减薄。由衬底的薄化带来的低损耗化与耐压特性的劣化、由截止动作时的浪涌电压上升带来的振荡之间处于折衷关系。
专利文献1公开了，通过多次质子照射而形成N+缓冲层(场截止层)。如果通过质子照射在衬底形成无序(disorder)(晶体缺陷密度高，接近于非晶的状态)，则漏电流增加、或者由载流子迁移率的降低引起的损耗增加。于是，在专利文献1的发明中，实施多次质子照射。具体而言，以通过前一次的质子照射而残留的无序的位置为目标进行下一次的质子照射。
专利文献2中公开了，在将氧导入至半导体衬底之后，进行质子照射，从而形成具有宽阔分布(broad distribution)的N+缓冲层。
专利文献1：国际公开2013/089256号
专利文献2：日本特开2007-266233号公报
发明内容
优选抑制无序且形成厚的缓冲层。然而，在专利文献1所公开的技术中，由于将前一次的质子照射的加速能量改变而进行下一次的质子照射，因此存在光束调整需要较长时间、制造效率变差的问题。另外，在专利文献2所公开的技术中，由于在导入氧之后进行质子照射，因此存在制造工序增加，且无法高精度地控制N+缓冲层的分布的问题。
本发明就是为了解决上述的问题而提出的，其目的在于提供一种半导体装置的制造方法，该制造方法能够有效地抑制波动而形成抑制了无序的厚的缓冲层。
本发明涉及的半导体装置的制造方法的特征在于，具有下述工序：在第1导电型的衬底的上表面侧形成第2导电型的层的工序；以及缓冲层形成工序，在该缓冲层形成工序中以使在后的离子注入工序的离子注入角度小于在先的离子注入工序的方式，实施多次将相对于该衬底的下表面的离子注入角度固定而在该衬底的下表面侧对第1导电型的杂质进行离子注入的离子注入工序，在该缓冲层形成工序中，以恒定的加速能量进行多次该离子注入工序。
本发明的其他特征在下面加以明确。
发明的效果
根据该发明，通过离子注入角度不同但加速能量恒定的多个离子注入工序从衬底的深处起依次注入杂质，因此能够有效地抑制波动而形成抑制了无序的厚的缓冲层。
附图说明
图1是表示形成了衬底的上表面侧的构造后的半导体装置的剖视图。
图2是表示硼注入的图。
图3是表示第1离子注入工序的处理内容的图。
图4是表示离子束的扫描方向和台板的移动方法的图。
图5是表示第2离子注入工序的处理内容的图。
图6是表示第3离子注入工序的处理内容的图。
图7是退火工序之后的半导体装置的剖视图。
图8是形成了集电极(collector)电极(electrode)后的半导体装置的剖视图。
图9是表示图8的IX-IX’线处的杂质分布的曲线图。
图10是表示实施方式2涉及的缓冲层的杂质分布的曲线图。
图11是通过实施方式3涉及的半导体装置的制造方法而形成的半导体装置的剖视图。
图12是表示沿图11的XII-XII’线的杂质分布的曲线图。
图13是表示变形例涉及的半导体装置的杂质分布的图。
具体实施方式
参照附图对本发明的实施方式涉及的半导体装置的制造方法进行说明。对相同或对应的结构要素标注相同的标号，有时省略重复的说明。
实施方式1.
图1～8是表示本发明的实施方式1涉及的半导体装置的制造方法的图。在实施方式1涉及的半导体装置的制造方法中，首先，形成衬底的上表面侧的构造。图1表示的是形成了衬底的上表面侧的构造这一情况，是制造中途的半导体装置的剖视图。衬底1为N型单晶硅。在衬底1的上表面侧通过公知的方法形成由N+扩散层形成的发射极层2、由P+扩散层形成的基极层3、栅极绝缘膜4、栅极电极5、作为金属配线的发射极电极6等。此外，也可以在这些构造体之上形成钝化膜。
接下来，通过从衬底1的下表面侧对衬底1进行磨削，由此使衬底1的厚度变薄至例如100μm左右。在磨削时，为了保护衬底1的上表面侧的构造，优选将保护带粘贴于衬底1的上表面侧。保护带通常具有100℃左右的耐热性，因此需要在具有保护带的衬底上表面侧成为大于或等于100℃的工序之前，将该保护带剥离。
接下来，将成为集电极层的P型杂质进行离子注入。图2是表示将成为P+集电极层的P型杂质进行了注入的剖视图。使用中电流离子注入装置，在衬底1的下表面侧注入P型杂质(硼7)。通过将硼的注入能量设为例如小于或等于100keV的低能量，从而在距离衬底1的下表面浅的区域注入硼7。
接下来，对衬底1实施通过激光退火装置或电炉进行的激活退火，使所注入的杂质激活。由此，上述的硼7激活，形成集电极层。
接下来，实施第1离子注入工序。图3是表示第1离子注入工序的处理内容的图。在第1离子注入工序中，使用例如高能量离子注入装置，将杂质(质子12)从衬底1的下表面侧进行注入。此时，加速能量是固定的。另外，相对于衬底1的下表面的离子注入角度θ为90°～83°。换言之，在将与衬底1的下表面垂直的方向设为0°的情况下，以0°～7°左右的角度进行离子注入。第1离子注入工序是在使加速能量和离子注入角度固定的状态下，将质子12注入至衬底1的整个下表面的工序。
在第1离子注入工序中，为了确保所注入的杂质量的衬底面内的均匀性，将离子束或保持衬底1的台板向上下左右移动。或者，一边使离子束沿左右扫描，一边使台板沿上下方向移动，从而在衬底1的整个下表面进行离子注入。图4是表示使离子束沿左右扫描，使台板沿上下扫描的图。为了确保注入杂质的面内均匀性，优选对离子束或台板的扫描次数设定下限值。
如果在第1离子注入工序的中途改变离子注入角度，则面内的均匀性变差，注入深度也变得无法控制。因此，在第1离子注入工序中，离子注入角度是固定的。
接下来，实施第2离子注入工序。图5是表示第2离子注入工序的处理内容的图。在第2离子注入工序中，使用例如高能量离子注入装置，将杂质(质子14)从衬底1的下表面侧进行注入。加速能量与第1离子注入工序中的加速能量相同。另外，相对于衬底1的下表面的离子注入角度θ为50°。换言之，在将与衬底的下表面垂直的方向设为0°的情况下，以40°左右的角度进行离子注入。
第2离子注入工序的离子注入角度小于第1离子注入工序的离子注入角度，因此，与质子12相比质子14位于距离衬底1的下表面浅的位置。
接下来，实施第3离子注入工序。图6是表示第3离子注入工序的处理内容的图。在第3离子注入工序中，使用例如高能量离子注入装置，将杂质(质子16)从衬底1的下表面侧进行注入。加速能量与第1离子注入工序中的加速能量相同。另外，相对于衬底1的下表面的离子注入角度θ为30°。换言之，在将与衬底的下表面垂直的方向设为0°的情况下，以60°左右的角度进行离子注入。此外，在第2第3离子注入工序中，与第1离子注入工序同样地，使离子束和台板中的至少一者移动，确保注入杂质的面内均匀性。
第3离子注入工序的离子注入角度小于第2离子注入工序的离子注入角度，因此与质子14相比质子16位于距离衬底1的下表面浅的位置。将第1～第3离子注入工序统称为缓冲层形成工序。
接下来，在缓冲层形成工序之后，实施退火工序(激活退火)。在退火工序中，对衬底1实施例如400℃左右的热处理。图7是退火工序之后的半导体装置的剖视图。通过退火工序形成N+区域即缓冲层10(场截止层)。集电极层8是通过缓冲层形成工序之前的退火而形成的。但是，也可以将用于形成集电极层8的退火、与用于形成缓冲层10的退火汇集成为1个工序。即，也可以省略在缓冲层形成工序之前进行的、用于形成集电极层8的激活退火。
最后，在将衬底1的下表面侧清洗之后，形成集电极电极。图8是形成了与集电极层8接触的集电极电极9后的半导体装置的剖视图。集电极电极9是通过金属成膜而形成的。
图9是表示图8的IX-IX’线处的集电极层8和缓冲层10的杂质分布的曲线图。缓冲层10是具有3个杂质浓度峰值的、形成至衬底深处的层。
在缓冲层形成工序中，以使在后的离子注入工序的离子注入角度小于在先的离子注入工序的方式，实施多次将相对于衬底1的下表面的离子注入角度固定而在衬底1的下表面侧对n型的杂质进行离子注入的离子注入工序。换言之，先在衬底1的深处进行离子注入，然后依次在衬底1的浅处进行离子注入。在衬底的无序量少的时期即初始的离子注入工序中，向衬底的深处注入杂质。因此，能够使杂质到达至衬底的深处而不会受到无序干扰。因此，能够形成厚的缓冲层。
假如在第2次及其以后的离子注入工序中，实施多个离子注入工序之中的使杂质到达至衬底的最深处的离子注入工序，则由于通过在先的离子注入工序所导入的无序而使离子的射程变短。因此，无法将杂质注入至预想的深度。为了避免该不良情况，在实施方式1中，先在衬底的深处进行离子注入，然后依次在衬底的浅处进行离子注入。
在本发明的实施方式1涉及的半导体装置的制造方法中，能够形成厚的(宽阔的)缓冲层。通过形成厚的缓冲层10，从而能够抑制缓冲层10的峰值浓度，能够抑制截止时的振荡。另外，能够任意地设计衬底深度方向的杂质分布，因此能够为了低损耗化而将衬底设得薄。
对半导体装置的截止动作简单地进行说明。如果在半导体装置的导通状态下降低栅极电极5的正电压，则在栅极绝缘膜4附近形成的沟道消失，从发射极层2向衬底1的电子的注入停止。此时，缓冲层10的电位上升，从集电极层8向衬底1注入的电荷(空穴)减少，衬底1中蓄积的载流子(电子、空穴)在衬底1中成对地消失。或者，衬底1中的电子流向集电极电极9侧，衬底1中的空穴从基极层3流向发射极电极6，与空穴或者电子结合而消失。如果衬底1中积蓄的载流子全部消失，则衬底1成为高电阻的断开状态。
根据本发明的实施方式1，先在衬底的深处进行离子注入，然后依次在衬底的浅处进行离子注入，从而能够向由在先的质子注入产生的无序区域，通过在后的质子注入供给(填补)质子。以能够实现该填补的方式确定相对于衬底的下表面的离子注入角度。离子注入角度是确定杂质的峰值浓度深度的参数。因此，除了优化离子注入角度以外，还能够通过以可将所需量的质子供给至形成无序的深度的方式优化注入量，从而抑制无序。通过质子注入抑制成为问题的无序，从而能够提高耐压特性，抑制截止动作时的振荡，以及抑制漏电流以及损耗。
这样，根据本发明的实施方式1涉及的半导体装置的制造方法，能够形成抑制了无序的厚的缓冲层。
此外，在进行在先的离子注入工序之后改变加速能量而实施在后的离子注入工序的情况下，由于光束调整需要较长时间，因此制造效率非常差。但是，就本发明的实施方式1涉及的半导体装置的制造方法而言，在缓冲层形成工序中，以恒定的加速能量进行多次离子注入工序。即，在缓冲层形成工序中，不使加速能量变化。因此，能够高效地制造半导体装置。
另外，在本发明的实施方式1涉及的半导体装置的制造方法中，通过使相对于衬底1的下表面的离子注入角度变化，从而使离子的注入深度变化，因此不需要专利文献2中公开的氧导入。因此，能够抑制制造工序的增加和缓冲层的厚度的波动。
从在先的离子注入工序进入到在后的离子注入工序时，不使加速能量变化，仅使离子注入角度变化，从而能够连续地实施多个离子注入工序。
本发明的实施方式1涉及的半导体装置的制造方法能够进行各种变形。例如，在缓冲层形成工序中，不限于质子，也可以注入氦等轻离子。通过注入轻离子，能够从衬底的下表面至30μm左右的深度为止导入杂质。由此，能够使耐压特性提高，抑制截止时的振荡，因此能够为了低损耗化而将衬底设得薄。离子注入工序的数量(次数)只要为多次即可，并不限定于3次。
也可以使通过实施方式1涉及的半导体装置的制造方法而制造出的各层的导电型反转。各层由第1导电型(N型或P型中的一者)和第2导电型(N型或P型中的另一者)中的任一者形成。
在本发明的实施方式1中，作为半导体装置制造的是平面型IGBT，但本发明的制造方法能够广泛应用于沟槽型IGBT或二极管等功率分立半导体。在制造二极管的情况下，首先在N型衬底的上表面侧对成为P型阳极层的杂质进行注入。接着，在衬底的下表面侧对成为N+阴极层的杂质进行注入。接着，在衬底的下表面侧，进行与上述的缓冲层形成工序相同的离子注入。即，以使在后的离子注入工序的离子注入角度小于在先的离子注入工序的方式，实施多次将相对于衬底的下表面的离子注入角度固定而在衬底的下表面侧对N型的杂质进行离子注入的离子注入工序。然后，通过实施退火工序，从而能够在衬底与阴极层之间形成抑制了无序的厚的缓冲层。
就在衬底的上表面侧形成的构造而言，在IGBT的情况下，是N+型(第1导电型)发射极层2和P+型(第2导电型)基极层3等，在二极管的情况下，是P型(第2导电型)阳极层。无论是何种情况，都在N型(第1导电型)衬底的上表面侧形成P型(第2导电型)的层。
在衬底的下表面有凹凸的情况下，为了防止遮挡(shadowing)，优选在缓冲层形成工序中使衬底旋转。在第1次的离子注入工序(第1离子注入工序)中是相对于衬底的下表面垂直地进行离子注入的情况下，在第2次及其以后的离子注入工序中使衬底旋转即可。在缓冲层形成工序中，既可以使衬底始终旋转，但也可以使衬底定期地沿旋转方向移动。例如，能够采用使衬底定期地以45°为单位旋转的步进方式。在使衬底定期地旋转的情况下，与使衬底始终旋转相比，容易进行台板的控制。
这些变形也能够应用于以下的实施方式所涉及的半导体装置的制造方法。以下的实施方式所涉及的半导体装置的制造方法与实施方式1涉及的半导体装置的制造方法的共同点多，因此以不同点为中心进行说明。
实施方式2.
在本发明的实施方式2中，与实施方式1同样地，利用退火工序将通过缓冲层形成工序所形成的缓冲层激活。退火工序之后的缓冲层仅具有1个深度方向的杂质浓度的最大点。图10是表示实施方式2涉及的缓冲层10的杂质分布的曲线图。示出的是从图10的左侧起，越移向右侧，距离衬底的下表面越深位置的杂质浓度。各注入的最大浓度相连而成为宽阔的分布，从而缓冲层10具有平缓的杂质曲线。其结果，缓冲层10的杂质浓度的极大点变成1个。
图10中示出的缓冲层10的杂质分布能够通过例如实施4次离子注入工序，调整注入量来实现。具体而言，将第1次的离子注入工序中的离子注入角度设为7°，将第2次的离子注入工序中的离子注入角度设为30°，将第3次的离子注入工序中的离子注入角度设为45°，将第4次的离子注入工序中的离子注入角度设为60°，以400℃左右的热处理实施退火工序，由此实现图10的杂质分布。
使缓冲层10的深度方向的杂质浓度的极大点仅为1个是指，缓冲层的任意部分都具有较高的杂质浓度。其结果，在使图9的缓冲层10的杂质的总和与图10(本实施方式)的缓冲层的杂质的总和一致的情况下，本实施方式能够抑制峰值浓度。通过抑制峰值浓度，从而能够增强对截止动作时的电荷(空穴)的供给进行促进的作用。由此，能够抑制振荡。
为了使较厚的缓冲层的杂质浓度的极大点仅为1个，增加离子注入工序的数量是重要的。典型的是需要4次左右的离子注入工序，但并不限定于此，能够设定为任意的次数。
实施方式3.
图11是通过实施方式3涉及的半导体装置的制造方法而形成的半导体装置的剖视图。在集电极层8与缓冲层10之间，形成有注入了P的中间缓冲层20。图12是表示沿图11中的XII-XII’线的杂质分布的曲线图。中间缓冲层20的杂质浓度峰值高于缓冲层10的杂质浓度峰值。
为了制造中间缓冲层20，首先，例如将磷(P)从衬底1的下表面侧以500keV～8MeV左右的注入能量进行注入。将该工序称为中间缓冲层形成工序。然后，实施退火工序而将P激活。P离子的注入既可以在缓冲层形成工序之前进行，也可以在缓冲层形成工序之后进行。优选在第1次的退火工序中，将为了形成缓冲层10而注入的离子、为了形成中间缓冲层20而注入的离子、以及为了形成集电极层8而注入的离子一起进行激活。在退火工序中，将衬底加热至400℃左右。
在退火工序之后，如图12所示，在缓冲层10的杂质浓度峰值位置与集电极层8的杂质浓度峰值位置之间，存在中间缓冲层20的杂质浓度峰值。实施方式3涉及的半导体装置的制造方法的特征在于，在缓冲层10与集电极层8之间，设置有与缓冲层10相比杂质浓度峰值高的中间缓冲层20。通过该中间缓冲层20能够确保耐压特性。因此，能够抑制缓冲层10的峰值浓度以及杂质量，能够提高截止动作时的振荡抑制效果。
此外，也可以适宜地组合上述的各实施方式所涉及的半导体装置的制造方法的特征来提高本发明的效果。例如，如图13所示，也可以在集电极层8与具有1个极大值的缓冲层10之间设置中间缓冲层20。
标号的说明
1衬底，2发射极层，3基极层，4栅极绝缘膜，5栅极电极，6发射极电极，7硼，8集电极层，9集电极电极，10缓冲层，12、14、16质子，20中间缓冲层

Claims (9)

1.一种半导体装置的制造方法，其特征在于，具有下述工序：
在第1导电型的衬底的上表面侧形成第2导电型的层的工序；
缓冲层形成工序，在该缓冲层形成工序中以使在后的离子注入工序的离子注入角度小于在先的离子注入工序的方式，实施多次将相对于所述衬底的下表面的离子注入角度固定而在所述衬底的下表面侧对第1导电型的杂质进行离子注入的离子注入工序；以及
在所述缓冲层形成工序之后进行的退火工序，
在所述缓冲层形成工序中，以恒定的加速能量进行多次所述离子注入工序，
通过所述退火工序，在所述缓冲层形成工序形成的缓冲层的深度方向的杂质浓度的极大点仅为1个。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述缓冲层形成工序中，使所述衬底旋转。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在第1次的所述离子注入工序中，相对于所述衬底的下表面垂直地进行离子注入，
在第2次及其以后的所述离子注入工序中，使所述衬底旋转。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述缓冲层形成工序中，使所述衬底定期地沿旋转方向移动。
5.根据权利要求1～4中任一项所述的半导体装置的制造方法，其特征在于，
在所述缓冲层形成工序中，对质子或氦进行离子注入。
6.根据权利要求1～4中任一项所述的半导体装置的制造方法，其特征在于，
具有：在所述衬底的下表面侧形成第2导电型的集电极层的工序；以及
在形成所述集电极层后进行退火的工序，
所述缓冲层形成工序是在所述退火 之后进行的。
7.根据权利要求6所述的半导体装置的制造方法，其特征在于，
具有下述工序：
形成与所述集电极层接触的集电极电极的工序。
8.一种半导体装置的制造方法，其特征在于，具有下述工序：
在第1导电型的衬底的上表面侧形成第2导电型的层的工序；
缓冲层形成工序，在该缓冲层形成工序中以使在后的离子注入工序的离子注入角度小于在先的离子注入工序的方式，实施多次将相对于所述衬底的下表面的离子注入角度固定而在所述衬底的下表面侧对第1导电型的杂质进行离子注入的离子注入工序；
在所述衬底的下表面侧形成第2导电型的集电极层的工序；
形成与所述集电极层接触的集电极电极的工序；
在所述缓冲层形成工序之后进行的退火工序；以及
中间缓冲层形成工序，该中间缓冲层形成工序是在所述退火工序之前将P注入至所述衬底的下表面而形成中间缓冲层，
在所述缓冲层形成工序中，以恒定的加速能量进行多次所述离子注入工序，
在所述退火工序之后，在通过所述缓冲层形成工序形成的缓冲层的杂质浓度峰值位置与所述集电极层的杂质浓度峰值位置之间，存在所述中间缓冲层的杂质浓度峰值，
所述中间缓冲层的杂质浓度峰值高于所述缓冲层的杂质浓度峰值。
9.根据权利要求8所述的半导体装置的制造方法，其特征在于，
通过所述退火工序，缓冲层的深度方向的杂质浓度的极大点仅为1个。
CN201580080945.1A 2015-06-16 2015-06-16 半导体装置的制造方法 Active CN107710417B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/067305 WO2016203545A1 (ja) 2015-06-16 2015-06-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN107710417A CN107710417A (zh) 2018-02-16
CN107710417B true CN107710417B (zh) 2021-06-11

Family

ID=57545202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580080945.1A Active CN107710417B (zh) 2015-06-16 2015-06-16 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US10497570B2 (zh)
JP (1) JPWO2016203545A1 (zh)
CN (1) CN107710417B (zh)
DE (1) DE112015006631T5 (zh)
WO (1) WO2016203545A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6661575B2 (ja) 2017-06-20 2020-03-11 三菱電機株式会社 半導体装置およびその製造方法
JP7126361B2 (ja) 2018-03-08 2022-08-26 三菱電機株式会社 半導体装置、電力変換装置、及び、半導体装置の製造方法
CN109712886A (zh) * 2018-12-17 2019-05-03 成都森未科技有限公司 一种功率半导体器件的背面加工工艺
JP7361634B2 (ja) * 2020-03-02 2023-10-16 三菱電機株式会社 半導体装置及び半導体装置の製造方法
CN113471273A (zh) * 2020-03-31 2021-10-01 比亚迪半导体股份有限公司 绝缘栅双极型晶体管及制备方法、电子设备
CN111933703B (zh) * 2020-10-12 2021-01-29 中芯集成电路制造(绍兴)有限公司 一种绝缘栅双极型晶体管及其形成方法
DE112021001383T5 (de) 2020-11-11 2022-12-15 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
JP2022165840A (ja) 2021-04-20 2022-11-01 富士電機株式会社 解析装置、解析方法およびプログラム
WO2022224883A1 (ja) 2021-04-20 2022-10-27 富士電機株式会社 半導体装置
WO2023145805A1 (ja) * 2022-01-28 2023-08-03 富士電機株式会社 半導体装置および製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070886A (ja) * 2007-09-11 2009-04-02 Ulvac Japan Ltd イオン注入方法及びイオン注入装置
CN103946985A (zh) * 2011-12-28 2014-07-23 富士电机株式会社 半导体装置及半导体装置的制造方法
CN104145326A (zh) * 2012-03-30 2014-11-12 富士电机株式会社 半导体装置的制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940010930B1 (ko) 1990-03-13 1994-11-19 가부시키가이샤 도시바 반도체장치의 제조방법
JP2558961B2 (ja) 1990-03-13 1996-11-27 株式会社東芝 半導体装置の製造方法
JPH05129217A (ja) * 1991-11-05 1993-05-25 Kawasaki Steel Corp 半導体装置の製造方法
JPH05166745A (ja) * 1991-12-16 1993-07-02 Nec Kansai Ltd イオン注入方法
JP4320810B2 (ja) 1998-11-30 2009-08-26 株式会社デンソー 炭化珪素半導体装置の製造方法
US6482681B1 (en) 2000-05-05 2002-11-19 International Rectifier Corporation Hydrogen implant for buffer zone of punch-through non epi IGBT
JP2004079953A (ja) * 2002-08-22 2004-03-11 Nec Electronics Corp 半導体装置の製造方法
CN101305470B (zh) 2005-11-14 2010-12-08 富士电机系统株式会社 半导体器件及其制造方法
JP5228282B2 (ja) 2006-03-28 2013-07-03 トヨタ自動車株式会社 電力用半導体装置及びその製造方法
EP2793266B1 (en) 2011-12-15 2020-11-11 Fuji Electric Co., Ltd. Method for manufacturing a semiconductor device
EP2806461B1 (en) * 2012-01-19 2021-11-24 Fuji Electric Co., Ltd. Semiconductor device and method for producing same
JP6090329B2 (ja) 2012-10-23 2017-03-08 富士電機株式会社 半導体装置およびその製造方法
CN106062961B (zh) * 2014-09-17 2020-02-11 富士电机株式会社 半导体装置以及半导体装置的制造方法
WO2016080288A1 (ja) * 2014-11-17 2016-05-26 富士電機株式会社 炭化珪素半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009070886A (ja) * 2007-09-11 2009-04-02 Ulvac Japan Ltd イオン注入方法及びイオン注入装置
CN103946985A (zh) * 2011-12-28 2014-07-23 富士电机株式会社 半导体装置及半导体装置的制造方法
CN104145326A (zh) * 2012-03-30 2014-11-12 富士电机株式会社 半导体装置的制造方法

Also Published As

Publication number Publication date
JPWO2016203545A1 (ja) 2017-11-24
CN107710417A (zh) 2018-02-16
DE112015006631T5 (de) 2018-03-01
US10497570B2 (en) 2019-12-03
US20180053655A1 (en) 2018-02-22
WO2016203545A1 (ja) 2016-12-22

Similar Documents

Publication Publication Date Title
CN107710417B (zh) 半导体装置的制造方法
US10651269B2 (en) Semiconductor device and method for producing semiconductor device
JP6078961B2 (ja) 半導体装置の製造方法
CN107924843B (zh) 制造碳化硅功率半导体器件的边缘终端的方法和碳化硅功率半导体器件
US11152224B2 (en) Semiconductor device with field stop layer and semiconductor device manufacturing method thereof
JP5718026B2 (ja) 注入されたドーパントを選択的に活性化するためのレーザ・アニーリングを使用して半導体デバイスを製造するための方法
CN107431087B (zh) 半导体装置及其制造方法
US9887190B2 (en) Semiconductor device and method for manufacturing the same
US7629665B2 (en) Semiconductor component with a channel stop zone
JP2006344977A (ja) 阻止ゾーンを半導体基板に製造する方法、および、阻止ゾーンを有する半導体部品
CN108074810B (zh) 半导体装置的制造方法
CN109103247B (zh) 半导体装置及其制造方法
JP2013247248A (ja) 半導体装置の製造方法
JP5992216B2 (ja) バイポーラ・パンチ・スルー半導体デバイス及びそのような半導体デバイスを製造するための方法
US20100117117A1 (en) Vertical IGBT Device
TWI553714B (zh) 半導體裝置之製造方法
JP2007220724A (ja) 薄板型ｉｇｂｔの製造方法及び薄板型ｉｇｂｔ
CN115732316A (zh) 场效应晶体管形成方法、电性能参数调节方法及结构
JP2010034281A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant