JP5920383B2 - 半導体装置を製造する方法及び半導体装置 - Google Patents

半導体装置を製造する方法及び半導体装置 Download PDF

Info

Publication number
JP5920383B2
JP5920383B2 JP2014040414A JP2014040414A JP5920383B2 JP 5920383 B2 JP5920383 B2 JP 5920383B2 JP 2014040414 A JP2014040414 A JP 2014040414A JP 2014040414 A JP2014040414 A JP 2014040414A JP 5920383 B2 JP5920383 B2 JP 5920383B2
Authority
JP
Japan
Prior art keywords
region
cathode
groove
semiconductor device
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014040414A
Other languages
English (en)
Other versions
JP2015165542A (ja
Inventor
大木　周平
周平 大木
賢 妹尾
賢 妹尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2014040414A priority Critical patent/JP5920383B2/ja
Priority to US14/620,768 priority patent/US9437719B2/en
Publication of JP2015165542A publication Critical patent/JP2015165542A/ja
Application granted granted Critical
Publication of JP5920383B2 publication Critical patent/JP5920383B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献１には、ＲＣ−ＩＧＢＴが開示されている。ＲＣ−ＩＧＢＴは、ＩＧＢＴと、ＩＧＢＴに対して逆並列に接続されたダイオードを有する。
特開２００２−３１４０８２号公報
半導体装置においては、半導体基板と電極との間のコンタクト抵抗のさらなる低減が求められている。
本明細書は、半導体装置を製造する方法を開示する。この方法は、半導体基板の表面をアンモニア過水に曝すことで、前記表面に酸化膜を形成するステップと、光を照射することによって前記酸化膜に覆われた前記表面を加熱することで、前記表面に溝を形成するステップと、前記酸化膜を除去して前記表面を露出させるステップと、露出させた前記表面に電極を形成するステップを有する。
この方法では、酸化膜に覆われた半導体基板の表面に光を照射することで、その表面を加熱する。このとき、酸化膜は光透過性が高いのであまり加熱されず、半導体基板の表面が局所的に加熱される。したがって、この方法によれば、酸化膜を溶融させず、半導体基板の表面を局所的に溶融させることができる。このように、酸化膜に接している半導体基板の表面を溶融させると、半導体基板が再凝固する際に半導体基板の表面に溝が形成される。その後、酸化膜を除去し、露出させた表面に電極を形成する。溝が形成された表面に電極を形成することで、電極と半導体基板の接触面積を増加させることができる。したがって、この方法によれば、電極と半導体基板の間のコンタクト抵抗を低減することができる。
また、本明細書は、ＩＧＢＴとダイオードが形成された半導体基板を有する半導体装置を提供する。この半導体装置では、半導体基板が、前記ダイオードのカソード領域であって、前記半導体基板の表面に露出するｎ型のカソード領域と、前記ＩＧＢＴのコレクタ領域であって、前記表面に露出し、前記カソード領域に隣接し、前記カソード領域を取り囲むように配置されているｐ型のコレクタ領域と、前記コレクタ領域及び前記カソード領域に対して深い側から隣接するとともに前記カソード領域よりもｎ型不純物濃度が低いｎ型のバッファ領域と、前記バッファ領域に対して深い側から隣接するとともに前記バッファ領域よりもｎ型不純物濃度が低いｎ型のドリフト領域を有する。前記コレクタ領域の表面に、前記カソード領域の周囲を取り囲む溝が形成されている。前記コレクタ領域の前記表面と前記カソード領域の表面に、電極が形成されている。
このような構成によれば、溝によって電極とコレクタ領域との接触面積が増加するので、電極とコレクタ領域の間のコンタクト抵抗を低減することができる。また、このような構成によれば、溝によってＩＧＢＴからダイオードへ流れる電流が抑制され、ＩＧＢＴのオン電圧を低減することができる。
実施例１の半導体装置１０の縦断面図。 実施例１の半導体装置１０の下面１２ｂを示す平面図。 比較例の半導体装置の縦断面図。 スナップバック動作の説明図。 実施例１の半導体装置１０の製造工程を示す図。 実施例１の半導体装置１０の製造工程を示す図。 実施例１の半導体装置１０の製造工程を示す図。 実施例１の半導体装置１０の製造工程を示す図。 実施例１の半導体装置１０の製造工程を示す図。 実施例１の半導体装置１０の製造工程を示す図。 実施例１の半導体装置１０の製造工程を示す図。 実施例１の半導体装置１０の製造工程を示す図。 実施例２の半導体装置の製造工程を示す図。 実施例２の半導体装置の製造工程を示す図。 実施例２の半導体装置の製造工程を示す図。
最初に、以下に説明する実施例の特徴について列記する。なお、以下の特徴は、何れも、独立して有用なものである。
（特徴１）半導体装置が、ＩＧＢＴのコレクタ領域であって、表面に露出するｐ型のコレクタ領域と、ダイオードのカソード領域であって、前記表面に露出するとともにコレクタ領域に隣接するｎ型のカソード領域と、コレクタ領域及びカソード領域に対して深い側から隣接するとともにカソード領域よりもｎ型不純物濃度が低いｎ型のバッファ領域と、バッファ領域に対して深い側から隣接するとともにバッファ領域よりもｎ型不純物濃度が低いｎ型のドリフト領域を有する。なお、「深い側」とは、表面（すなわち、コレクタ領域及びカソード領域が露出している表面）から遠い側を意味する。
（特徴２）酸化膜を形成するステップと表面を加熱するステップが実施される範囲が、カソード領域とコレクタ領域の境界近傍のコレクタ領域の表面を含む。なお、特徴２は、前記２つのステップの実施時にカソード領域及びコレクタ領域が形成されていることを限定するものではなく、上記２つのステップが実施される範囲が、最終的に製造される半導体装置のカソード領域とコレクタ領域に対して上記の関係を満たしていればよい。したがって、前記２つのステップの実施時にカソード領域及びコレクタ領域が形成されていなくてもよい。
（特徴３）半導体装置において、コレクタ領域がカソード領域を取り囲むように配置されている。酸化膜を形成するステップと表面を加熱するステップが実施される範囲が、カソード領域を取り囲むようにコレクタ領域の表面に配置されている。なお、特徴３は、前記２つのステップの実施時にカソード領域及びコレクタ領域が形成されていることを限定するものではなく、上記２つのステップが実施される範囲が、最終的に製造される半導体装置のカソード領域とコレクタ領域に対して上記の関係を満たしていればよい。したがって、前記２つのステップの実施時にカソード領域及びコレクタ領域が形成されていなくてもよい。
（特徴４）酸化膜を形成するステップと表面を加熱するステップが実施される範囲に、カソード領域の少なくとも一部の表面が含まれていない。カソード領域の前記少なくとも一部の表面の酸化膜を除去するステップと、酸化膜除去後のカソード領域の前記少なくとも一部の表面を加熱するステップをさらに有する。電極を形成するステップでは、加熱後のカソード領域の前記少なくとも一部の表面にも電極を形成する。なお、特徴４は、酸化膜を形成するステップと表面を加熱するステップの実施時にカソード領域が形成されていることを限定するものではなく、これら２つのステップが実施される範囲が、最終的に製造される半導体装置のカソード領域に対して上記の関係を満たしていればよい。したがって、前記２つのステップの実施時にカソード領域が形成されていなくてもよい。
（特徴５）溝が、カソード領域の近傍にのみ形成されている。
図１に示す実施例１の半導体装置１０は、半導体基板１２と、上部電極１４と、下部電極１６を有している。半導体基板１２は、シリコン製の基板である。上部電極１４は、半導体基板１２の上面１２ａに形成されている。下部電極１６は、半導体基板１２の下面１２ｂに形成されている。半導体基板１２は、ＩＧＢＴが形成されているＩＧＢＴ領域９０と、ダイオードが形成されているダイオード領域９２を有している。すなわち、半導体装置１０は、いわゆるＲＣ−ＩＧＢＴである。図２に示すように、ダイオード領域９２は、ＩＧＢＴ領域９０に囲まれている。
図１に示すように、ダイオード領域９２内の半導体基板１２には、アノード領域３４、ドリフト領域２８、バッファ領域３０及びカソード領域３６が形成されている。
アノード領域３４は、ｐ型であり、半導体基板１２の上面１２ａに露出する範囲に形成されている。アノード領域３４は、アノードコンタクト領域３４ａと低濃度アノード領域３４ｂを有する。アノードコンタクト領域３４ａは、半導体基板１２の上面１２ａに露出する範囲に形成されている。アノードコンタクト領域３４ａは、ｐ型不純物濃度が高く、上部電極１４に対してオーミック接続されている。低濃度アノード領域３４ｂは、アノードコンタクト領域３４ａの下側と側方に形成されている。低濃度アノード領域３４ｂのｐ型不純物濃度は、アノードコンタクト領域３４ａよりも低い。
ドリフト領域２８は、ｎ型であり、アノード領域３４の下側に形成されている。ドリフト領域２８内では、ｎ型不純物濃度が略均一に分布している。本実施例では、ドリフト領域２８のｎ型不純物濃度は、７．２×１０１３ａｔｏｍｓ／ｃｍ３未満である。
バッファ領域３０は、ｎ型であり、ドリフト領域２８の下側に形成されている。バッファ領域３０のｎ型不純物濃度は、ドリフト領域２８よりも高い。本実施例では、バッファ領域３０のｎ型不純物濃度は、７．２×１０１３ａｔｏｍｓ／ｃｍ３以上であり、１．０×１０１７ａｔｏｍｓ／ｃｍ３未満である。
カソード領域３６は、ｎ型であり、バッファ領域３０の下側に形成されている。カソード領域３６は、バッファ領域３０よりも高いｎ型不純物濃度を有している。カソード領域３６は、半導体基板１２の下面１２ｂに露出する範囲に形成されている。本実施例では、カソード領域３６のｎ型不純物濃度は、１．０×１０１９ａｔｏｍｓ／ｃｍ３以上である。カソード領域３６は、下部電極１６に対してオーミック接続されている。
ダイオード領域９２内の半導体基板１２の上面１２ａには、複数のトレンチが形成されている。各トレンチは、アノード領域３４を貫通して、ドリフト領域２８に達している。各トレンチの内面は、絶縁膜５０に覆われている。各トレンチ内には、制御電極５２が形成されている。制御電極５２は、絶縁膜５０によって半導体基板１２から絶縁されている。制御電極５２の上面１２ａは、絶縁膜５４に覆われている。制御電極５２は、絶縁膜５４によって、上部電極１４から絶縁されている。
ＩＧＢＴ領域９０内の半導体基板１２には、エミッタ領域２０、ボディ領域２２、ドリフト領域２８、バッファ領域３０、コレクタ領域３２が形成されている。
エミッタ領域２０は、ｎ型であり、半導体基板１２の上面１２ａに露出する範囲に形成されている。エミッタ領域２０は、上部電極１４に対してオーミック接続されている。
ボディ領域２２は、ｐ型であり、半導体基板１２の上面１２ａに露出する範囲に形成されている。ボディ領域２２は、ボディコンタクト領域２２ａと低濃度ボディ領域２２ｂを有する。ボディコンタクト領域２２ａは、半導体基板１２の上面１２ａに露出する範囲に形成されている。ボディコンタクト領域２２ａは、ｐ型不純物濃度が高く、上部電極１４に対してオーミック接続されている。低濃度ボディ領域２２ｂは、エミッタ領域２０及びボディコンタクト領域２２ａの下側に形成されている。低濃度ボディ領域２２ｂのｐ型不純物濃度は、ボディコンタクト領域２２ａよりも低い。ボディ領域２２は、アノード領域３４と略同じ深さ範囲に形成されている。
ボディ領域２２の下側には、上述したドリフト領域２８が形成されている。すなわち、ドリフト領域２８は、ダイオード領域９２からＩＧＢＴ領域９０に跨って延びている。ドリフト領域２８は、ボディ領域２２によってエミッタ領域２０から分離されている。
ＩＧＢＴ領域９０内のドリフト領域２８の下側には、上述したバッファ領域３０が形成されている。すなわち、バッファ領域３０は、ダイオード領域９２からＩＧＢＴ領域９０に跨って延びている。
コレクタ領域３２は、ｐ型であり、ＩＧＢＴ領域９０内のバッファ領域３０の下側に形成されている。コレクタ領域３２は、半導体基板１２の下面１２ｂに露出する範囲に形成されている。コレクタ領域３２は、下部電極１６に対してオーミック接続されている。
ＩＧＢＴ領域９０内の半導体基板１２の上面１２ａには、複数のトレンチが形成されている。各トレンチは、エミッタ領域２０と低濃度ボディ領域２２ｂを貫通して、ドリフト領域２８に達している。各トレンチの内面は、ゲート絶縁膜４０に覆われている。各トレンチ内には、ゲート電極４２が形成されている。ゲート電極４２は、ゲート絶縁膜４０によって半導体基板１２から絶縁されている。ゲート電極４２は、ゲート絶縁膜４０を介して、エミッタ領域２０、低濃度ボディ領域２２ｂ及びドリフト領域２８に対して対向している。ゲート電極４２の上面１２ａは、絶縁膜４４に覆われている。ゲート電極４２は、絶縁膜４４によって、上部電極１４から絶縁されている。
半導体基板１２の下面１２ｂには、溝６０が形成されている。図示するように、溝６０は、湾曲した曲線状の断面形状を有している。溝６０は、カソード領域３６とコレクタ領域３２との境界３７の近傍のコレクタ領域３２の下面に形成されている。より詳細には、図１に示す断面においては、溝６０は、境界３７と、境界３７に最も近いゲート電極４２（但し、境界３７の真上のゲート電極４２を除く）の間の領域３７ａ内の下面１２ｂに形成されている。また、下面１２ｂを平面視した場合には、溝６０は、図２に示す領域３７ｂ（カソード領域３６の周囲を一巡する領域）内に形成されている。溝６０は、半導体基板１２の下面１２ｂを平面視したときに、領域３７ｂ内で蛇行するように伸びている。溝６０は、カソード領域３６の周囲を一巡するように伸びている。すなわち、溝６０は、カソード領域３６の周囲を取り囲んでいる。図１に示すように、溝６０の上部にも、コレクタ領域３２、バッファ領域３０及びドリフト領域２８が形成されている。溝６０の上部のコレクタ領域３２とバッファ領域３０は、溝６０の形状に沿って湾曲している。このため、溝６０の上部のコレクタ領域３２は、その他の位置のコレクタ領域３２に比べて上側（上面１２ａ側）にシフトしている。また、溝６０の上部のバッファ領域３０は、その他の位置のバッファ領域３０に比べて上側にシフトしている。
上部電極１４と下部電極１６の間に上部電極１４がプラスとなる電圧が印加されると、ダイオード領域９２内のダイオードがオンする。すなわち、アノード領域３４からカソード領域３６に向かって電流が流れる。
また、上部電極１４と下部電極１６の間に下部電極１６がプラスとなる電圧が印加され、ゲート電極４２に高い電位（ゲートオン電位）が印加されると、ＩＧＢＴ領域９０内のＩＧＢＴがオンする。すなわち、ゲート電極４２と対向する位置（すなわち、ゲート絶縁膜４０に接している位置）のボディ領域２２にチャネルが形成される。これによって、電子が、上部電極１４から、エミッタ領域２０、ボディ領域２２のチャネル、ドリフト領域２８、バッファ領域３０及びコレクタ領域３２を経由して、下部電極１６に流れる。また、ホールが、下部電極１６から、コレクタ領域３２、バッファ領域３０、ドリフト領域２８、ボディ領域２２を経由して、上部電極１４に流れる。ゲート電極４２の電位を低電位に切り替えると、チャネルが消失し、ＩＧＢＴがオフする。
次に、ＩＧＢＴがオンする際の動作について、より詳細に説明する。まず、図３に示す比較例の半導体装置の動作について説明する。図３の半導体装置は、溝６０を有していない点で実施例１の半導体装置１０と異なり、その他の構成は実施例１の半導体装置１０と等しい。ゲートオン電位が印加されている状態で下部電極１６の電位Ｖｃｅを徐々に上昇させる場合を考える。この場合、電位Ｖｃｅが低い状態では、コレクタ領域３２とバッファ領域３０の間のｐｎ接合３９に十分な電位差が生じないため、ｐｎ接合３９はオンしない。このため、図３の矢印７０に示すように、電子が、バッファ領域３０を経由してＩＧＢＴ領域９０からダイオード領域９２に流入する。ダイオード領域９２に流入した電子は、カソード領域３６を経由して下部電極１６に向かって流れる。したがって、図４に示すように、電位Ｖｃｅが低い状態でも、電位Ｖｃｅが上昇するにしたがってＩＧＢＴに流れる電流Ｉｃｅが徐々に上昇する。電位Ｖｃｅが所定電位Ｖｃｅ１まで上昇した段階で、ｐｎ接合３９がオンする。すると、電位Ｖｃｅが急激に減少する。その後、電位Ｖｃｅを上昇させると、電流Ｉｃｅが急激に増加する。このように、ＩＧＢＴがオンする際に、電位Ｖｃｅが一旦、Ｖｃｅ１まで上昇し、その後、電位Ｖｃｅが急激に低下してから電流Ｉｃが上昇する動作は、スナップバック動作と呼ばれる。スナップバック動作が生じると、ＩＧＢＴの制御が困難となる。また、図３の矢印７０に示すように電子が流れると、ｐｎ接合３９に電圧が加わり難くなるので、ｐｎ接合３９がオンし難くなる。すなわち、ＩＧＢＴのオン電圧が高くなる。
次に、実施例１の半導体装置１０において、ＩＧＢＴがオンする際の動作を説明する。実施例１の半導体装置１０は、図１に示すように、溝６０を有する。溝６０が形成されていることによって、溝６０上のバッファ領域３０が上側にシフトしている。このため、矢印７２に示すバッファ領域３０を経由する電流経路が、図３の矢印７０に示す電流経路に比べて長くなる。このため、矢印７２に示す電流経路の抵抗が、矢印７０に示す電流経路の抵抗に比べて高い。したがって、実施例１の半導体装置１０では、矢印７２に示すように電子が流れることが抑制される。このため、実施例１の半導体装置１０は、スナップバック動作し難い。また、矢印７２に示す電子の流れが抑制されるため、実施例１の半導体装置１０では、ｐｎ接合３９がオンしやすい。すなわち、実施例１の半導体装置１０はオン電圧が低い。特に、実施例１の半導体装置１０では、溝６０がカソード領域３６の周囲を一巡するように形成されている。したがって、カソード領域３６の周囲の全ての境界部において、バッファ領域３０を経由したＩＧＢＴ領域９０からダイオード領域９２への電子の流入が抑制される。このため、実施例１の半導体装置１０では、スナップバック動作の抑止効果及びオン電圧の低減効果が特に高い。
また、実施例１の半導体装置１０では、溝６０が形成されていることによって、コレクタ領域３２と下部電極１６の接触面積が大きくなっている。これによって、コレクタ領域３２と下部電極１６の間のコンタクト抵抗が低減されている。下部電極１６はｐ型のコレクタ領域３２とｎ型のカソード領域３６の両方に対してオーミック接触する必要があるため、下部電極１６の材料として使用可能な材料には制限がある。このため、材料の選定のみによって下部電極１６のコンタクト抵抗を低減することには限界がある。実施例１の半導体装置１０の構造によれば、下部電極１６の材料にかかわらず、下部電極１６のコンタクト抵抗を低減することができる。
また、実施例１の半導体装置１０では、溝６０によるアンカー効果によって、下部電極１６が半導体基板１２の下面１２ｂから剥がれ難くなっている。
次に、実施例１の半導体装置１０の製造方法について説明する。まず、半導体装置１０の上面側の構造を形成する。この段階では、半導体装置１０の下面側の構造は形成されておらず、下面１２ｂにドリフト領域２８（すなわち、低濃度ｎ型領域）が露出している。次に、下面１２ｂを研磨して、半導体基板１２を薄板化する。これによって、図５に示す構造が得られる。
次に、半導体基板１２の下面１２ｂ全域にｎ型不純物を注入する（バッファ注入工程）。ここでは、ｎ型不純物の平均停止深さがバッファ領域３０の深さとなるように、注入エネルギーを調節する。これによって、図６に示すように、ｎ型不純物濃度が高い領域３０ａが形成される。
次に、半導体基板１２の下面１２ｂ全域にｐ型不純物を注入する（コレクタ注入工程）。ここでは、ｐ型不純物の平均停止深さがコレクタ領域３２の深さとなるように、注入エネルギーを調節する。これによって、図７に示すように、下面１２ｂに露出する範囲に、ｐ型不純物濃度が高い領域３２ａが形成される。
次に、半導体基板１２の下面１２ｂのうちのコレクタ領域３２を形成すべき範囲をマスクした状態で、半導体基板１２の下面１２ｂにｎ型不純物を注入する。すなわち、カソード領域３６を形成すべき範囲に、ｎ型不純物を注入する（カソード注入工程）。ここでは、ｎ型不純物の平均停止深さがカソード領域３６の深さとなるように、注入エネルギーを調節する。また、ここでは、コレクタ注入工程で注入されたｐ型不純物よりも高濃度にｎ型不純物を注入する。また、ここでは、バッファ注入工程で注入されたｎ型不純物よりも高濃度にｎ型不純物を注入する。これによって、図８に示すように、下面１２ｂに露出する範囲に、ｎ型不純物濃度が高い領域３６ａが形成される。
次に、図９に示すように、下面１２ｂのうちの溝６０を形成すべき範囲６０ａの外側をマスク８０で覆う。次に、下面１２ｂをアンモニア過水（いわゆるAPM：Ammonia Peroxide-water Mixture）に曝す。アンモニア過水は、アンモニアと過酸化水素水の混合物である。ここでは、スピンコートによって下面１２ｂにアンモニア過水を塗布してもよいし、半導体基板１２をアンモニア過水に浸漬してもよい。これによって、範囲６０ａ内の下面１２ｂが酸化し、範囲６０ａ内に酸化膜（ＳｉＯ２膜）６２が形成される。
次に、範囲６０ａ内の下面１２ｂに対してレーザアニールを行う。ここでは、下面１２ｂ近傍の半導体基板１２を加熱することで一時的に溶融させ、その後、再凝固させる。ここで、酸化膜６２の光透過性は高いが、半導体基板１２の光透過性は低い。したがって、範囲６０ａ内に下面１２ｂに照射されるレーザは、酸化膜６２を透過して半導体基板１２に吸収される。このため、酸化膜６２を溶融させずに半導体基板１２を溶融させることができる。このように、酸化膜６２と接触している範囲の半導体基板１２が溶融すると、半導体基板１２が再凝固する際に、図１０に示すように、酸化膜６２と接触している位置の下面１２ｂに溝６０が形成される。また、レーザアニールによって、範囲６０ａ内で不純物が活性化する。これによって、範囲６０ａ内にコレクタ領域３２とバッファ領域３０が形成される。
次に、マスク８０を除去し、図１１に示すように範囲６０ａをマスク８２で覆う。次に、下面１２ｂをフッ酸で洗浄し、下面１２ｂに形成されている自然酸化膜（極めて薄い酸化膜）を除去する。すなわち、範囲６０ａの外側の下面１２ｂから自然酸化膜を除去する。これにより、範囲６０ａの外側の下面１２ｂがより平坦化される。
次に、領域３６ａが露出している範囲の下面１２ｂをレーザアニールする。これによって、不純物が活性化され、カソード領域３６とその上側のバッファ領域３０が形成される。次に、領域３２ａが露出している範囲の下面１２ｂをレーザアニールする。これによって、不純物が活性化され、コレクタ領域３２とその上側のバッファ領域３０が形成される。その後、マスク８２と酸化膜６２を除去することで、図１２に示す構造が得られる。
次に、スパッタリング等によって、下面１２ｂに下部電極１６を形成する。これによって、図１に示す半導体装置１０が完成する。
以上に説明したように、実施例１の方法によれば、カソード領域３６の近傍のコレクタ領域３２の下面に溝６０が形成されており、溝６０の上側においてコレクタ領域３２とバッファ領域３０が上側にシフトしている構造が得られる。したがって、実施例１の方法によれば、ＩＧＢＴのオン電圧が低く、ＩＧＢＴがスナップバックし難い半導体装置１０が得られる。また、下部電極１６のコンタクト抵抗を低減することができると共に、下部電極１６を下面１２ｂから剥離し難くすることができる。
また、実施例１のように酸化膜６２を通したレーザアニールを行うと、そのレーザアニールの範囲に沿って蛇行しながら伸びる溝６０を形成することができる。この方法によれば、溝６０を規則的かつ高い再現性で形成することができる。したがって、この方法によれば、半導体装置１０を安定して生産することができる。
図１３に示す実施例２の半導体装置では、コレクタ領域３２の下面全域に溝６０がメッシュ状に伸びている。コレクタ領域３２はカソード領域３６の周囲を取り囲むように配置されているので、実施例２の半導体装置でもカソード領域３６の周囲が溝６０に取り囲まれている。各溝６０の上側では、コレクタ領域３２及びバッファ領域３０が上側にシフトしている。実施例２の半導体装置は、上述した溝６０の配置を除いて、実施例１の半導体装置１０と同じ構成を有している。
実施例２の半導体装置のようにコレクタ領域３２の下面全域に溝６０が形成されていても、バッファ領域３０を経由するＩＧＢＴ領域９０からダイオード領域９２への電子の流入が抑制される。このため、実施例２の半導体装置でも、スナップバック動作を抑制し、ＩＧＢＴのオン電圧を低減することができる。
実施例２の半導体装置の製造工程では、実施例１と同様にして図８の構造を形成する。次に、図１４に示すように、領域３６ａの下面全域をマスク８４で覆う。次に、下面１２ｂをアンモニア過水に曝すことで、領域３２ａの下面に酸化膜６２を形成する。次に、領域３２ａの下面に対してレーザアニールを行う。ここでは、下面１２ｂ近傍の半導体基板１２を一時的に溶融させ、その後、再凝固させる。これによって、図１５に示すように、領域３２ａの下面に、メッシュ状に伸びる溝６０が形成される。また、不純物が活性化することで、コレクタ領域３２とその上側のバッファ領域３０が形成される。
次に、マスク８４を除去する。次に、コレクタ領域３２の下面をマスクで覆う。次に、領域３６ａの下面をフッ酸で洗浄し、自然酸化膜を除去する。次に、領域３６ａの下面をレーザアニールすることによって、カソード領域３６とその上側のバッファ領域３０を形成する。次に、コレクタ領域３２の下面を覆っているマスクと酸化膜６２を除去する。次に、下部電極１６を形成することで、図１３に示す構造が得られる。
なお、上述した実施例１、２では、カソード領域３６の下面には溝を形成しなかったが、カソード領域３６の下面にも溝を形成してもよい。この場合、実施例１、２と同様の方法により溝を形成することができる。すなわち、領域３６ａの下面をアンモニア過水に曝して酸化膜を形成し、その酸化膜を通して領域３６ａの下面をレーザアニールすることで、カソード領域３６の下面に溝を形成することができる。
また、上述した実施例１、２では、溝６０が必要な箇所にのみ酸化膜６２を形成し、酸化膜６２を形成した領域全体をレーザアニールした。しかしながら、酸化膜６２を広い範囲に形成し、酸化膜６２を形成した領域の一部のみをレーザアニールしてもよい。また、酸化膜６２を部分的に形成し、酸化膜６２を形成した領域よりも広い範囲をレーザアニールしてもよい。これらのように、溝６０が必要な領域に対して酸化膜６２越しのレーザアニールが行われれば、その他の領域に対してはどのような処理が行われてもよい。また、レーザアニールに代えて、フラッシュランプアニール等の光を用いた別の加熱方法が採用されてもよい。
また、溝の位置は、自由に選定することができる。何れの位置に溝を設けても、下部電極のコンタクト抵抗と密着性を向上することができる。また、ＲＣ−ＩＧＢＴ以外の別の半導体素子（例えば、ＩＧＢＴ単体、ダイオード単体またはその他の半導体素子）に上述した溝を設ける技術を採用してもよい。
また、ＩＧＢＴのスナップバックの抑制、及び、ＩＧＢＴのオン電圧の低減の効果を得る場合には、溝は、コレクタ領域３２の下面であって、なるべくカソード領域３６に近い位置に形成されていることが好ましい。実施例１、２のように、境界３７と、境界３７に最も近いゲート電極４２の間の領域３７ａ内に溝６０が形成されていれば、ＩＧＢＴのスナップバックの抑制、及び、ＩＧＢＴのオン電圧の低減の効果を十分に得ることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体装置
１２：半導体基板
１２ａ：上面
１２ｂ：下面
１４：上部電極
１６：下部電極
２０：エミッタ領域
２２：ボディ領域
２８：ドリフト領域
３０：バッファ領域
３２：コレクタ領域
３４：アノード領域
３６：カソード領域
４０：ゲート絶縁膜
４２：ゲート電極
５０：絶縁膜
５２：制御電極
６０：溝
６２：酸化膜
９０：ＩＧＢＴ領域
９２：ダイオード領域

Claims (7)

  1. 半導体装置を製造する方法であって、
    半導体基板の表面をアンモニア過水に曝すことで、前記表面に酸化膜を形成するステップと、
    光を照射することによって前記酸化膜に覆われた前記表面を加熱することで、前記表面に溝を形成するステップと、
    前記酸化膜を除去して前記表面を露出させるステップと、
    露出させた前記表面に電極を形成するステップ、
    を有する方法。
  2. 前記半導体装置が、
    ＩＧＢＴのコレクタ領域であって、前記表面に露出するｐ型のコレクタ領域と、
    ダイオードのカソード領域であって、前記表面に露出するとともに前記コレクタ領域に隣接するｎ型のカソード領域と、
    前記コレクタ領域及び前記カソード領域に対して深い側から隣接するとともに前記カソード領域よりもｎ型不純物濃度が低いｎ型のバッファ領域と、
    前記バッファ領域に対して深い側から隣接するとともに前記バッファ領域よりもｎ型不純物濃度が低いｎ型のドリフト領域、
    を有する請求項１の方法。
  3. 前記酸化膜を形成する前記ステップと前記表面を加熱する前記ステップが実施される範囲が、前記カソード領域と前記コレクタ領域の境界近傍の前記コレクタ領域の表面を含む請求項２の方法。
  4. 前記半導体装置において、前記コレクタ領域が前記カソード領域を取り囲むように配置されており、
    前記酸化膜を形成する前記ステップと前記表面を加熱する前記ステップが実施される範囲が、前記カソード領域を取り囲むように前記コレクタ領域の表面に配置されている請求項２または３の方法。
  5. 前記酸化膜を形成する前記ステップと前記表面を加熱する前記ステップが実施される範囲に、前記カソード領域の少なくとも一部の表面が含まれておらず、
    前記カソード領域を形成すべき範囲に、ｎ型不純物を注入して前記カソード領域を形成するステップと、
    前記カソード領域の前記少なくとも一部の表面の自然酸化膜を除去するステップと、
    前記自然酸化膜除去後の前記カソード領域の前記少なくとも一部の表面を加熱することによって前記カソード領域内のｎ型不純物を活性化させるステップ、
    をさらに有し、
    前記電極を形成するステップでは、前記ｎ型不純物を活性化させる加熱の後の前記カソード領域の前記少なくとも一部の表面にも電極を形成する、
    請求項２〜４の何れか一項の方法。
  6. ＩＧＢＴとダイオードが形成された半導体基板を有する半導体装置であって、
    半導体基板が、
    前記ダイオードのカソード領域であって、前記半導体基板の表面に露出するｎ型のカソード領域と、
    前記ＩＧＢＴのコレクタ領域であって、前記表面に露出し、前記カソード領域に隣接し、前記カソード領域を取り囲むように配置されているｐ型のコレクタ領域と、
    前記コレクタ領域及び前記カソード領域に対して深い側から隣接するとともに前記カソード領域よりもｎ型不純物濃度が低いｎ型のバッファ領域と、
    前記バッファ領域に対して深い側から隣接するとともに前記バッファ領域よりもｎ型不純物濃度が低いｎ型のドリフト領域、
    を有し、
    前記コレクタ領域の表面に、前記カソード領域の周囲を取り囲む溝が形成されており、
    前記コレクタ領域と前記バッファ領域が前記溝が形成されている範囲で他の位置に比べて前記溝の深さ方向にシフトするように、前記コレクタ領域と前記バッファ領域が前記溝に沿って湾曲しており、
    前記溝の内面に、前記コレクタ領域が露出しており、前記バッファ領域が露出しておらず、
    前記コレクタ領域の前記表面と前記カソード領域の表面に、電極が形成されており、
    前記電極が、前記溝の内部に充填されており、前記溝の内部で前記コレクタ領域に接している、
    半導体装置。
  7. 前記溝が、前記カソード領域の近傍にのみ形成されている請求項６の半導体装置。
JP2014040414A 2014-03-03 2014-03-03 半導体装置を製造する方法及び半導体装置 Active JP5920383B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014040414A JP5920383B2 (ja) 2014-03-03 2014-03-03 半導体装置を製造する方法及び半導体装置
US14/620,768 US9437719B2 (en) 2014-03-03 2015-02-12 Method for manufacturing semiconductor device having grooved surface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014040414A JP5920383B2 (ja) 2014-03-03 2014-03-03 半導体装置を製造する方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2015165542A JP2015165542A (ja) 2015-09-17
JP5920383B2 true JP5920383B2 (ja) 2016-05-18

Family

ID=54007124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014040414A Active JP5920383B2 (ja) 2014-03-03 2014-03-03 半導体装置を製造する方法及び半導体装置

Country Status (2)

Country Link
US (1) US9437719B2 (ja)
JP (1) JP5920383B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5867484B2 (ja) * 2013-11-14 2016-02-24 トヨタ自動車株式会社 半導体装置の製造方法
CN104037208B (zh) * 2014-06-24 2017-09-26 江苏中科君芯科技有限公司 一种双模式绝缘栅晶体管
CN108122962B (zh) * 2017-12-04 2020-07-31 西南交通大学 一种绝缘栅双极型晶体管
CN108649068B (zh) * 2018-06-29 2021-07-09 中国科学院微电子研究所 Rc-igbt器件及其制备方法
JP7070303B2 (ja) * 2018-10-04 2022-05-18 三菱電機株式会社 半導体装置
JP2022079281A (ja) 2020-11-16 2022-05-26 三菱電機株式会社 半導体装置
CN117637820A (zh) * 2022-08-19 2024-03-01 比亚迪半导体股份有限公司 逆导型igbt功率器件及其制备的方法和电子设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258077A (en) * 1991-09-13 1993-11-02 Solec International, Inc. High efficiency silicon solar cells and method of fabrication
JP4761644B2 (ja) 2001-04-18 2011-08-31 三菱電機株式会社 半導体装置
JP4729953B2 (ja) 2005-03-15 2011-07-20 日立電線株式会社 薄膜半導体装置の製造方法
JP2007184486A (ja) 2006-01-10 2007-07-19 Denso Corp 半導体装置
WO2008081724A1 (ja) * 2006-12-28 2008-07-10 Tokyo Electron Limited 絶縁膜の形成方法および半導体装置の製造方法
JP4907401B2 (ja) 2007-03-26 2012-03-28 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2011134951A (ja) * 2009-12-25 2011-07-07 Toyota Motor Corp 半導体装置

Also Published As

Publication number Publication date
US9437719B2 (en) 2016-09-06
JP2015165542A (ja) 2015-09-17
US20150249084A1 (en) 2015-09-03

Similar Documents

Publication Publication Date Title
JP5920383B2 (ja) 半導体装置を製造する方法及び半導体装置
US9620499B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP5194273B2 (ja) 半導体装置
CN106067415B (zh) 碳化硅半导体装置的制造方法
WO2014156849A1 (ja) 半導体装置
WO2017217198A1 (ja) 半導体装置
JP6405212B2 (ja) 半導体装置
JP6384425B2 (ja) 半導体装置
JP6266975B2 (ja) 絶縁ゲート型半導体装置の製造方法及び絶縁ゲート型半導体装置
JP6606007B2 (ja) スイッチング素子
WO2016204098A1 (ja) 半導体装置
JP2015207784A (ja) 電力半導体素子及びその製造方法
JP5473397B2 (ja) 半導体装置およびその製造方法
JP2012124268A (ja) 半導体装置
JP6763727B2 (ja) スイッチング装置とその製造方法
JP2015032627A (ja) 半導体装置
JP5473398B2 (ja) 半導体装置およびその製造方法
JP4857520B2 (ja) バイポーラ半導体装置及びその製造方法
JP2017191817A (ja) スイッチング素子の製造方法
JP6665713B2 (ja) 半導体装置
JP2017055046A (ja) 半導体装置の製造方法
JP6376629B1 (ja) 半導体装置の製造方法
JP6152861B2 (ja) ダイオードの製造方法
JP6362925B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6935373B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160328

R151 Written notification of patent or utility model registration

Ref document number: 5920383

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250