JP4907401B2

JP4907401B2 - 炭化珪素半導体装置およびその製造方法

Info

Publication number: JP4907401B2
Application number: JP2007078634A
Authority: JP
Inventors: 隆夫沢田; 陽一郎樽井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2007-03-26
Filing date: 2007-03-26
Publication date: 2012-03-28
Anticipated expiration: 2027-03-26
Also published as: JP2008243900A

Description

本発明は、炭化珪素半導体装置およびその製造方法に関する。

炭化珪素（以下、ＳｉＣという）半導体装置は、パワーデバイスとして使用されることが多い。扱う電流が増大するにしたがって、配線に用いられている銅やアルミニウムの抵抗による発熱が問題になりつつある。高電流密度の電流を半導体素子に流すと素子の接合部が高温となり、素子の寿命が短くなるなどの問題が生じる。素子に大電流を流しても低抵抗であり、かつ熱伝導が良い材料を用いた配線が要求される。

カーボンナノチューブ（以下、ＣＮＴという）は、高い熱伝導率と高い電流密度耐性とを有する。大電流を扱う半導体装置におけるビア（配線）に適しているため、従来の配線方法に代わってＣＮＴによる配線が注目されている。従来の配線方法に代わってＣＮＴを使用するためには、ＣＮＴの本数をできるだけ多くして密度を高くする必要がある。ＣＮＴの本数は適切な触媒が形成されないと多くならない。ＣＮＴの形成方法には様々な方法が提案されているが、実用的観点からみたＣＮＴの直径、密度（本数）の制御はかなり困難である。直径のそろった密度の高いＣＮＴを形成するためには、通常、ｎｍオーダーの極薄膜またはｎｍオーダーの微粒子触媒金属を触媒にして成長させており、厚膜触媒ではＣＮＴの制御は困難であるといわれている（例えば、非特許文献１参照）。

ＣＮＴを用いた配線の形成方法には、ＣＮＴを金属で充填することによってコンタクト抵抗を抑制する方法（特許文献１参照）、基板上にＮｉ膜を堆積し、高速アニール（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌｉｎｇ：ＲＴＡ）処理をして形成されたＮｉシリサイド膜を触媒としてＣＮＴを成長させる方法（特許文献２参照）、基板上の必要とする箇所のみに選択的にＣＮＴなどの柱状カーボン構造物を形成する方法（特許文献３参照）、基板上に形成した絶縁膜に、炭素原子から構成されるＣＮＴなどの熱伝導体を埋め込むことによって、半導体素子などにおいて発生する熱を効果的に放熱する方法（特許文献４参照）、触媒層を凹部の形状とすることによって表面積を増加させてＣＮＴを形成することにより、形成するＣＮＴの本数を増やして密度を増加させる方法（特許文献５参照）などがある。

特開２００５−１０９４６５号公報特開２００４−０８７５１０号公報特開２００３−２７３１１２号公報特開２００３−３３２５０４号公報特開２００６−１０８３７７号公報「カーボンナノチューブの電子デバイス応用」ＦＵＪＩＴＳＵ．５５，３，Ｐ２６２−２６６（０５．２００４）

上記方法ではＳｉ基板を用いてＣＮＴを形成している。ＳｉＣ基板を用いる本発明に対してＳｉ基板を用いたＣＮＴの形成方法を適応すると問題が生じる。例えば、コンタクトの機能と触媒の機能を併せ持つ層を形成しようとしたとき、コンタクト抵抗を下げるための熱処理温度がＳｉよりもＳｉＣの方が高いため、触媒として機能するｎｍオーダーの極薄膜やＮｉ、Ｆｅ、Ｃｏの極小微粒子が熱処理によって周辺部に拡散して、触媒からＣＮＴがうまく形成されないなどの問題があった。コンタクト層の形成後に極薄触媒層を形成する方法においても、コンタクト層との抵抗値を下げるための熱処理が必要であり、熱処理による触媒の拡散によって極薄膜の保持が困難になる。したがって、従来のＣＮＴの形成方法では、ＳｉＣ上に、直径が細くて密度の高いＣＮＴの形成を得ることはできなかった。

特許文献５では、ＣＮＴを形成させる表面積を増加させることによってＣＮＴの本数を増加させることを目的として半導体に凹部を設けている。一方、本発明で用いるＳｉＣ半導体の場合は、後述するようにイオン注入によって伝導型領域を形成し、ＳｉＣ半導体の耐圧をエピタキシャル層の厚みで制御している。凹部を形成すると、イオン注入領域に不均一を生じることと、半導体の耐圧が変化することなどによって、凹部の形成はＳｉＣ半導体では適用できない。

本発明は、これらの問題を解決するためになされたもので、コンタクト層形成後の高温の熱処理後であってもオーミックコンタクトを有し、かつＣＮＴを形成するための触媒として十分に機能する薄膜の形成条件と、触媒層の表面積を広くすることによってＣＮＴの本数を増加させる炭化珪素半導体装置およびその製造方法を提供することを目的とする。

上記の課題を解決するために、本発明による炭化珪素半導体装置およびその製造方法は、炭化珪素半導体装置の製造方法であって、（ａ）炭化珪素半導体表面に不純物を導入する工程と、（ｂ）不純物の導入後に炭化珪素半導体表面をアニールすることによって炭化珪素半導体の表面に凹凸を形成する工程と、（ｃ）炭化珪素半導体の凹凸の表面を下地として用いて、その上方にカーボンナノチューブを形成する工程とを備え、工程（ｂ）と工程（ｃ）との間に、（ｄ）炭化珪素半導体の凹凸の表面にコンタクト層を形成する工程をさらに備えることを特徴とする。

本発明は、炭化珪素半導体表面に不純物を導入し、次に不純物の導入後に炭化珪素半導体表面をアニールすることによって炭化珪素半導体の表面に凹凸を形成し、次に炭化珪素半導体の凹凸の表面にコンタクト層を形成し、次に炭化珪素半導体の凹凸の表面を下地として用いて、その上方にカーボンナノチューブを形成するので、コンタクト層形成後の高温の熱処理後であってもオーミックコンタクトを有し、かつＣＮＴを形成するための触媒として十分に機能する薄膜の形成条件と、触媒層の表面積を広くすることによってＣＮＴの本数を増加させることが可能である。

〈実施形態１〉
本発明の実施形態について、図面に基づいて以下に説明する。図１は、本発明の実施形態１における炭化珪素半導体装置の製造工程図である。ＳｉＣ半導体素子では、ｐ型またはｎ型領域を形成するためにイオン注入によって不純物を導入してイオン注入領域１０を形成する（図１（ａ）参照）。ここで、ｐ型にするための不純物としてＡｌ（アルミニウム）、Ｂ（ホウ素）等が用いられ、ｎ型にするための不純物としてＮ（窒素）、Ｐ（燐）、Ａｓ（砒素）等が用いられている。イオン注入後、ＳｉＣ半導体基板１の表面からレジスト３を除去し（図１（ｂ）参照）、不純物をＳｉＣ半導体基板１の結晶内で安定化させて電気的に活性化させるためにアニールを行なう。アニールの処理温度は、少なくとも１５００℃以上、正常な特性を引き出して活性化率を上げようとすると１７００℃以上必要である。このような高温で処理を行なうと、ＳｉＣ半導体基板１の表面からＳｉ原子が蒸発して表面に凹凸部４が形成される（図１（ｃ）参照）。従来のプロセスでは、アニール時にＳｉＣ半導体基板１の表面をカーボン膜をスパッタリングしたり、レジストの炭化膜などで覆うことによって表面に形成される凹凸を防いでいる。本発明では、この凹凸部４を積極的に使用することにより、ＣＮＴ７が形成される表面積を増加させてＣＮＴ７の本数を増加させる。

図２は、本発明の実施形態１におけるアニール後のＳｉＣ半導体基板１のＡＦＭ像を示す図である。ＳｉＣ半導体基板１（４Ｈ結晶）は、エピタキシャル成長時の結晶多形の混入を避けるために、通常は（０００１）面から〈１１２０（２の上にバー）〉方向に８度傾いたｏｆｆ−ａｘｉｓという面を使用する。このｏｆｆ−ａｘｉｓ面上に成長したエピタキシャル層を１５００℃以上の温度でアニールすると、例えば図２に示すような約２ミクロンごとに３０ｎｍ程度の高さの凸部が全面にわたって形成される。図２では、１７００℃でアニールした後のＳｉＣ１基板の表面を原子間力顕微鏡（ＡｔｏｍｉｃＦｏｒｃｅＭｉｃｒｏｓｃｏｐｅ：ＡＦＭ）によって観察している。

アニールによってＳｉＣ半導体基板１の表面に凹凸部４を形成した後に、絶縁層６を形成する。絶縁層６の形成方法としては各種方法が考えられるが、一般的には電極部にレジストを形成して絶縁物６を形成する部分のレジストを除去した後に、ＴＥＯＳ（珪酸エチル）を用いた化学気相成長（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法によって絶縁層６であるＳｉＯ₂（酸化ケイ素）層の形成を行なう。絶縁層６の形成後にレジストを除去し、絶縁層６の開口部はイオン注入領域２が露出した状態になっており、ＳｉＣ半導体基板１の凹凸部４を下地とすることによって、広い表面を利用して上方にカーボンナノチューブを形成させることが可能となる。なお、レジストを除去した部分にはコンタクト電極層５を形成してもよい。コンタクト電極層５の材料としてＮｉ系低膨張合金である、インバー合金（Ｆｅ−３６Ｎｉ）を使用する。コンタクト電極の詳細については実施形態２で説明する。

以上のことから、アニールによってＳｉＣ半導体基板１の表面に凹凸部４を形成することによって、ＣＮＴ７を形成させるための表面積が増加するので、凹凸部４の上方に形成するＣＮＴ７の本数を増加させることが可能となる。凹凸部４をＣＮＴ７形成の下地に使用することにより、凹凸部４を形成しない場合と比較して、２０％以上のＣＮＴ７の本数の増加が得られた。

〈実施形態２〉
実施形態２では、コンタクト電極を形成するための条件について説明する。ＳｉＣ半導体では、ＮｉやＴｉ等の金属薄膜を電極として表面に形成して外部とのコンタクトに使用する。このとき、半導体と電極との間でオーミックコンタクトをとる必要がある。オーミックコンタクトとは、印加電圧に対して比例した電流増加を示すコンタクトのことである。このようなオーミックコンタクトを有するコンタクト電極を形成しなければ、半導体素子の配線電極として正常に機能しない。オーミックコンタクトを得る条件には、金属の種類、膜厚、熱処理条件などに最適な範囲があり、その範囲を外れると半導体として正常に機能しない。コンタクト電極後の熱処理によって、ＳｉＣ半導体内のＳｉ原子がコンタクト電極中に、コンタクト電極内の原子も半導体中に相互拡散するので、低抵抗でオーミックコンタクトのとれたコンタクト電極が形成される。

図１（ｄ）に示すように、インバー合金を材料とするコンタクト電極層５を、５００Åの膜厚でスパッタリング法によって形成する。その後、ＲＴＡ処理を１０００℃で１０分間行なう。このＲＴＡは、熱拡散領域をできるだけ狭く制限することが可能である。ＲＴＡ処理後、コンタクト電極層５がオーミックコンタクトをとれていることを確認してから、ＣＶＤ法によるＣＮＴ７の形成を行なう。本発明では、プラズマＣＶＤ法によってＣＮＴ７の形成を行なう。プラズマＣＶＤ法は、プラズマ中でＨｅなどの不活性ガスを希釈ガスとして使用し、炭素源ガスであるＣ₂Ｈ₄ガスやＣＨ₄ガスを流して行なう。ＣＶＤ法の１つである熱ＣＶＤ法でもＣＮＴの成長は可能であるが、反応温度が高くなるため適さない。図１（ｅ）に示すように、ＣＮＴ７が周囲の絶縁層６よりも高くなったらＣＶＤ成長を中止する。表面には配線用の金属膜を蒸着、またはスパッタ法などによって形成する。金属膜の形成後、金属と半導体との間でオーミックコンタクトがとれていることを確認した。

なお、本発明の実施形態ではインバー合金（Ｆｅ−３６Ｎｉ）を用いたが、Ｆｅ−４２Ｎｉ（４２インバー）、Ｆｅ−３２Ｎｉ−５Ｃｏ（スーパーインバー）、Ｆｅ−２９Ｎｉ−１７Ｃｏ（コバール）、Ｆｅ−４２Ｎｉ−Ｃｒ−Ｔｉ（Ｎｉ−ＳＰＡＮ−Ｃ）などのＮｉ系低膨張合金についても同様の熱処理を行なうことによって、オーミックコンタクトのとれたＣＮＴ７を形成させるための触媒を得ることが可能である。Ｎｉ系低膨張合金の膜厚は、１００ｎｍ以上１００００ｎｍ以下であってもよく、従来のＣＮＴ触媒条件である、数ｎｍの膜厚や数ｎｍ径の微粒子でなくてもオーミックコンタクトが取れる。

〈実施形態３〉
図３〜図１５は、本発明の実施形態３による配線プラグにＣＮＴを用いたＭＯＳＦＥＴの作製工程図である。図３に示すように、ｎ型基板上にｎ^-型エピ層を形成したＳｉＣ基板の所定の領域に選択的にイオン注入をすることによって、Ｎソース、Ｐウェル、ＪＴＥを形成する。図４に示すように、例えばレジストをマスクとしてＣＮＴを形成する領域にイオン注入を行なってアモルファス化する。このとき、例えば室温においてイオン注入するときには、注入元素が窒素であれば窒素濃度が５×１０¹⁹ｃｍ^-3以上、アルミニウムであればアルミニウム濃度が２×１０¹⁹ｃｍ^-3以上になるようにすればよい。

図５に示すように、ＣＮＴを形成する領域以外をグラファイトキャップで覆う。図４の注入マスクにレジストを用いた場合は、レジストを例えば７５０℃で１０分間熱処理するとグラファイトになる。図６では、例えばＡｒガス中において１７００℃で１０分間の活性化アニール処理を行なうと、アモルファス化したＳｉＣ領域からＳｉが抜けてＳｉＣ表面が凹凸化する。その後、図７に示すように、例えばＣＶＤによってＣ₂Ｈ₂を供給しながら５５０℃で５０Ｔｏｒｒという条件下でＣＮＴを成長させる。

図８においてＣＮＴ上にマスク、例えばＳｉＮを形成することによってＣＮＴを保護し、図９に示すように、例えば熱酸化（９５０℃、１５分間）によってグラファイトを除去してＳｉＮマスクを除去する。図１０に示すように、ＣＮＴ保護膜（フィールド酸化膜）として例えばＴＥＯＳを用いた熱ＣＶＤでＳｉＯ₂膜をウエハ全面に堆積した後、ゲート酸化膜を形成する領域のＳｉＯ₂膜を除去する。図１１において熱酸化などによってゲート酸化膜を形成し、図１２においてゲート電極、例えばｐｏｌｙ−Ｓｉを成膜とエッチング加工によって形成する。

図１３に示すように、層間絶縁膜、例えばＴＥＯＳを用いた熱ＣＶＤでＳｉＯ₂膜をウエハ全面に堆積し、図１４において全面エッチングまたはＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）によってＣＮＴ上のＳｉＯ₂を除去し、ＣＮＴが層間絶縁膜の表面に出るようにする。そして、図１５に示すように、上部に配線金属を堆積することによってＣＮＴプラグが形成される。

以上のような方法によると、従来のＳｉＣ−ＭＯＳＦＥＴの作製工程で用いられている装置と材料によって、配線プラグとしてＣＮＴを形成することが可能である。これにより、ＳｉＣ−ＭＯＳＦＥＴにおいて大きな電流を流すことができるようになり、デバイス（炭化珪素半導体装置）の性能と信頼性の向上につながる。

〈実施形態４〉
図１６〜図２５は、本発明の実施形態４による配線プラグにＣＮＴを用いたＭＯＳＦＥＴの作製工程図である。本発明の実施形態４によるＭＯＳＦＥＴの作製方法は、実施形態３における作製方法と図３〜図６までは同じ作製方法である。ここではそれ以降の作製工程について説明する。

図１６に示すように、ＣＮＴ上にマスク、例えばＳｉＮを形成してＣＮＴを保護した後、図１７において熱酸化およびエッチングか、またはエッチングのみによってグラファイトキャップとＣＮＴ周辺のＳｉＣを除去する。ＳｉＮマスクを除去後、図１８に示すように、ＣＮＴ保護膜（フィールド酸化膜）として、例えばＴＥＯＳを用いた熱ＣＶＤでＳｉＯ₂膜をウエハ全面に堆積し、図１９において選択エッチングによってゲート酸化膜を形成する領域のＳｉＯ₂膜を除去する。

図２０において熱酸化などによってゲート酸化膜を形成し、図２１に示すように、ゲート電極、例えばｐｏｌｙ−Ｓｉを成膜とエッチング加工によって形成する。図２２に示すように、層間絶縁膜、例えばＴＥＯＳを用いた熱ＣＶＤでＳｉＯ₂をウエハ全面に堆積し、図２３において選択エッチングによってＣＮＴ上のＳｉＯ₂を除去する。図２４に示すように、例えばＣＶＤによってＣ₂Ｈ₂を供給しながら５５０℃で５０Ｔｏｒｒという条件下でＣＮＴを成長させ、ＣＮＴが層間絶縁膜の表面から上側に出るようにする。そして、図２５に示すように、上部に配線金属を堆積することによってＣＮＴプラグが形成される。

〈比較例１〉
ＳｉＣ半導体基板においてコンタクト電極にＮｉを用いた場合、膜厚を数百Åで形成した後に１０００℃のＲＴＡ熱処理するとオーミックコンタクトが形成される。通常はこの電極を外部引き出しのために金属電極で配線される。このＮｉ電極はＣＮＴの触媒として使用可能な金属であり、従来はＳｉにおいてＮｉを用いた金属を触媒としてＣＮＴを形成している。本発明で使用するＳｉＣ半導体基板について、Ｎｉ電極をオーミックコンタクトがとれる膜厚および熱処理条件で電極を形成した後に、本発明の実施形態２で行なったプラズマＣＶＤプロセスを行なっても、ＣＮＴは全く形成できないか、または１本の太い（直径１００ｎｍ程度）曲がりくねったカーボンファイバーが形成した。これは、一般的なＣＮＴの形成は、ｎｍオーダーの薄膜からなる触媒層か、またはｎｍオーダーの微粒子を触媒とするので、熱処理後のＮｉ膜厚が厚すぎるためにＣＮＴが形成できなかったと推定される。

〈比較例２〉
ＳｉにおいてＣＶＤ法によってＣＮＴを良好に形成することが可能である、膜厚１０ｎｍ以下のＮｉやＦｅからなる触媒層をＳｉＣ半導体基板の上に形成し、オーミックコンタクトをとるためにＲＴＡ処理を１０００℃で１０分間行なった。その結果、触媒層中の金属が半導体中に拡散して触媒層がなくなり、その後のＣＶＤ法によってＣＮＴは形成できなかった。

〈比較例３〉
ＳｉＣ半導体基板においてＮｉからなるコンタクト電極を膜厚５０００Åで形成した後、ＲＴＡ処理を１０００℃で１０分間行なった。形成したＮｉ膜上に１０ｎｍ以下のＦｅ膜を触媒として形成してからＣＶＤ法によるＣＮＴの形成させたが、低抵抗コンタクトが困難であった。コンタクトを改善するために熱処理を行なうと、拡散のために膜が消失した。

本発明の実施形態１における炭化珪素半導体装置の作製工程図である。本発明の実施形態１におけるアニール後のＳｉＣ表面のＡＦＭ像を示す図である。本発明の実施形態３における配線プラグにＣＮＴを用いたＭＯＳＦＥＴの作製工程図である。本発明の実施形態３における配線プラグにＣＮＴを用いたＭＯＳＦＥＴの作製工程図である。本発明の実施形態３における配線プラグにＣＮＴを用いたＭＯＳＦＥＴの作製工程図である。本発明の実施形態３における配線プラグにＣＮＴを用いたＭＯＳＦＥＴの作製工程図である。本発明の実施形態３における配線プラグにＣＮＴを用いたＭＯＳＦＥＴの作製工程図である。本発明の実施形態３における配線プラグにＣＮＴを用いたＭＯＳＦＥＴの作製工程図である。本発明の実施形態３における配線プラグにＣＮＴを用いたＭＯＳＦＥＴの作製工程図である。本発明の実施形態３における配線プラグにＣＮＴを用いたＭＯＳＦＥＴの作製工程図である。本発明の実施形態３における配線プラグにＣＮＴを用いたＭＯＳＦＥＴの作製工程図である。本発明の実施形態３における配線プラグにＣＮＴを用いたＭＯＳＦＥＴの作製工程図である。本発明の実施形態３における配線プラグにＣＮＴを用いたＭＯＳＦＥＴの作製工程図である。本発明の実施形態３における配線プラグにＣＮＴを用いたＭＯＳＦＥＴの作製工程図である。本発明の実施形態３における配線プラグにＣＮＴを用いたＭＯＳＦＥＴの作製工程図である。本発明の実施形態４における配線プラグにＣＮＴを用いたＭＯＳＦＥＴの作製工程図である。本発明の実施形態４における配線プラグにＣＮＴを用いたＭＯＳＦＥＴの作製工程図である。本発明の実施形態４における配線プラグにＣＮＴを用いたＭＯＳＦＥＴの作製工程図である。本発明の実施形態４における配線プラグにＣＮＴを用いたＭＯＳＦＥＴの作製工程図である。本発明の実施形態４における配線プラグにＣＮＴを用いたＭＯＳＦＥＴの作製工程図である。本発明の実施形態４における配線プラグにＣＮＴを用いたＭＯＳＦＥＴの作製工程図である。本発明の実施形態４における配線プラグにＣＮＴを用いたＭＯＳＦＥＴの作製工程図である。本発明の実施形態４における配線プラグにＣＮＴを用いたＭＯＳＦＥＴの作製工程図である。本発明の実施形態４における配線プラグにＣＮＴを用いたＭＯＳＦＥＴの作製工程図である。本発明の実施形態４における配線プラグにＣＮＴを用いたＭＯＳＦＥＴの作製工程図である。

符号の説明

１ＳｉＣ、２イオン注入領域、３レジスト、４凹凸部、５コンタクト電極層、６絶縁層、７ＣＮＴ。

Claims

炭化珪素半導体装置の製造方法であって、
（ａ）炭化珪素半導体表面に不純物を導入する工程と、
（ｂ）前記不純物の導入後に前記炭化珪素半導体表面をアニールすることによって前記炭化珪素半導体の表面に凹凸を形成する工程と、
（ｃ）前記炭化珪素半導体の凹凸の表面を下地として用いて、その上方にカーボンナノチューブを形成する工程と、
を備え、
前記工程（ｂ）と前記工程（ｃ）との間に、
（ｄ）前記炭化珪素半導体の凹凸の表面にコンタクト層を形成する工程
をさらに備えることを特徴とする、炭化珪素半導体装置の製造方法。
前記工程（ｄ）は、
Ｎｉ系低膨張合金によって前記コンタクト層を形成する工程を含むことを特徴とする、請求項１に記載の炭化珪素半導体装置の製造方法。
前記工程（ｄ）において、
前記Ｎｉ系低膨張合金は、Ｆｅ−３６Ｎｉ（インバー）、Ｆｅ−４２Ｎｉ（４２インバー）、Ｆｅ−３２Ｎｉ−５Ｃｏ（スーパーインバー）、Ｆｅ−２９Ｎｉ−１７Ｃｏ（コバール）、Ｆｅ−４２Ｎｉ−Ｃｒ−Ｔｉ（Ｎｉ−ＳＰＡＮ−Ｃ）のいずれかを含むことを特徴とする、請求項２に記載の炭化珪素半導体装置の製造方法。
前記工程（ｄ）において、
前記Ｎｉ系低膨張合金の膜厚は、１００ｎｍ以上１００００ｎｍ以下である工程を含むことを特徴とする、請求項２に記載の炭化珪素半導体装置の製造方法。
炭化珪素半導体と、
前記炭化珪素半導体の表面内に形成され、凹凸の表面を有する不純物混入領域と、
前記不純物混入領域の凹凸の表面上に形成され、凹凸の表面を有するコンタクト層と、
前記コンタクト層の凹凸の表面上に形成されるカーボンナノチューブと、
を備えることを特徴とする、炭化珪素半導体装置。
前記コンタクト層は、Ｎｉ系低膨張合金によって形成されることを特徴とする、請求項５に記載の炭化珪素半導体装置。
前記Ｎｉ系低膨張合金は、Ｆｅ−３６Ｎｉ（インバー）、Ｆｅ−４２Ｎｉ（４２インバー）、Ｆｅ−３２Ｎｉ−５Ｃｏ（スーパーインバー）、Ｆｅ−２９Ｎｉ−１７Ｃｏ（コバール）、Ｆｅ−４２Ｎｉ−Ｃｒ−Ｔｉ（Ｎｉ−ＳＰＡＮ−Ｃ）のいずれかであることを特徴とする、請求項６に記載の炭化珪素半導体装置。
前記Ｎｉ系低膨張合金の膜厚は、１００ｎｍ以上１００００ｎｍ以下であることを特徴とする、請求項６に記載の炭化珪素半導体装置。