JP2008541459A - 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード - Google Patents

少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード Download PDF

Info

Publication number
JP2008541459A
JP2008541459A JP2008511363A JP2008511363A JP2008541459A JP 2008541459 A JP2008541459 A JP 2008541459A JP 2008511363 A JP2008511363 A JP 2008511363A JP 2008511363 A JP2008511363 A JP 2008511363A JP 2008541459 A JP2008541459 A JP 2008541459A
Authority
JP
Japan
Prior art keywords
silicon carbide
region
type silicon
schottky
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008511363A
Other languages
English (en)
Other versions
JP5452914B2 (ja
Inventor
セイ−ヒョン リュ
ケイ．アガルワル アナント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2008541459A publication Critical patent/JP2008541459A/ja
Application granted granted Critical
Publication of JP5452914B2 publication Critical patent/JP5452914B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

接合障壁ショットキー（ＪＢＳ）構造内のビルトインＰｉＮダイオードの電流伝導を阻止する一体構造が提供される。このＰｉＮダイオードと直列に、ＰｉＮダイオードとは逆向きのショットキーダイオードを組み込むことができる。ＰｉＮダイオードとショットキーコンタクトとの間に、直列抵抗または絶縁層を形成することができる。ダイオードのドリフト領域内に配置された炭化シリコン接合障壁領域を含む炭化シリコンショットキーダイオード、およびこの炭化シリコンショットキーダイオードを製造する方法も提供される。この接合障壁領域は、ダイオードのドリフト領域内にあって第１のドーピング濃度を有する第１の炭化シリコン領域と、ドリフト領域内にあって、第１の炭化シリコン領域とショットキーダイオードのショットキーコンタクトとの間に配置された第２の炭化シリコン領域とを含む。第２の領域は、第１の炭化シリコン領域およびショットキーコンタクトと接触する。第２の炭化シリコン領域は、第１のドーピング濃度よりも低い第２のドーピング濃度を有する。

Description

本発明は一般に、半導体デバイスに関し、より詳細には、ダイオードに関する。
例えば、約６００Ｖから約２．５ｋＶの電圧を取り扱うことができる高電圧炭化シリコン（ＳｉＣ）ショットキーダイオード（Schottky diode）は、それらの作用面積に応じ、約１００アンペア以上もの電流を取り扱うことができる。高電圧ショットキーダイオードは、特に電力調節、配電および電力制御の分野において、いくつかの重要な用途を有する。
そのような用途において重要なＳｉＣショットキーダイオードの特性は、そのスイッチング速度である。シリコンベースのＰＩＮデバイスは、一般に比較的低いスイッチング速度を示す。シリコンＰＩＮダイオードは、その定格電圧に応じて、約２０ｋＨｚの最大スイッチング速度を有することができる。対照的に、炭化シリコンベースのショットキーデバイスは理論的に、はるかに高いスイッチング速度、例えばシリコンの約１００倍以上のスイッチング速度が可能である。さらに、炭化シリコンデバイスは、シリコンデバイスよりも高い電流密度を取り扱うことが可能であることがある。
４Ｈ−ＳｉＣのショットキー障壁ダイオードは、非常に低い比オン抵抗および非常に速いターンオフ特性を有することができる。デバイス性能を向上させるために、ショットキーダイオードにｐ＋ｎ接合格子を組み込んで、接合障壁ショットキー（Junction-Barrier Schottky：ＪＢＳ）構造を形成することが試みられた。順方向バイアスがかけられると、ダイオードのショットキー領域は導通する。かけられた順方向バイアスが、ｐ＋ｎ接合のビルトイン（built-in）接合電位よりも低い限り、多数キャリア電流だけが流れ、少数キャリアはドリフト（drift）層に注入されず、その結果、蓄積された少数キャリアの電荷のため、逆方向回復時間はごくわずかとなる。逆方向バイアスがかけられると、ｐ＋領域の空乏領域がショットキー領域を遮蔽し、その結果、ショットキー金属−ＳｉＣ界面の電場が弱くなる。この効果は、ダイオードのショットキー領域からの逆方向バイアス漏れ電流を低減または最小化し、高電圧、低漏れ電流の高温ダイオードの製造を可能にすることができる。このデバイスのオン状態電圧降下は、金属−ＳｉＣ障壁の高さ、ドリフト領域の抵抗、およびショットキー領域とｐ＋注入領域の相対面積によって決定される。
４Ｈ−ＳｉＣでは２．６Ｖであるｐ＋ｎ接合のビルトイン電位よりも大きな順方向バイアスが加えられると、ビルトインｐｎ接合はオンになる。ｐ＋注入領域から正孔が注入され、ｎ＋領域から電子が注入される。図１に、従来のＪＢＳダイオードの可能なＩ−Ｖ特性を示す例示的なＩ−Ｖ曲線を示す。例えば、Ｔｉショットキー金属を有する４Ｈ−ＳｉＣ ＪＢＳダイオードは、約１Ｖにおいて多数キャリアの伝導を示す。したがって、図１のショットキーターンオン点は、約１Ｖの順方向バイアスのところにある。接合障壁格子との接触が十分にオーム接触である場合、順方向バイアスとともに多数キャリア電流が増大すると、ｐｎ接合は約２．６Ｖでオンになることができる。この点から、少数キャリア電流が、ダイオードの順方向伝導を支配する。ダイオードのドリフト層はキャリアでいっぱいになるため、このデバイスは、かなりの逆方向回復電荷および逆方向回復時間を示す可能性がある。したがって、このようなデバイスは、順方向バイアス（導通）状態から逆方向バイアス（阻止（blocking））状態に切り換えられると、望ましくないことに、注入された全ての少数キャリアが再結合するまで、電流を伝導し続けるであろう。さらに、キャリアの再結合は、積層欠陥の伝搬を引き起こすことができ、これによってＩ−Ｖ特性がひどく劣化する可能性がある。
図２に、注入された接合障壁格子を有する従来のＳｉＣショットキーダイオードを示す。この従来のデバイスでは、フローティングフィールドリング（floating field ring）が接合障壁格子を取り囲んでいる。図２ではその下に、一定の尺度では描かれていない簡略化された従来のデバイスの断面構造が示されている。図２では、分かりやすくするために、接合障壁領域内の注入領域の数が減らされている。さらに、分かりやすくするため、領域の相対寸法も変更されている。
図２に示されているように、この従来のデバイスは、ｎ＋ＳｉＣ基板１０上に比較的に薄い（約０．５μｍ）ｎ＋ＳｉＣエピタキシャル層１２を含む。ｎ＋ＳｉＣエピタキシャル層１２上には、ｎ−ＳｉＣエピタキシャル層１４がある。ｎ−ＳｉＣエピタキシャル層１４の厚さは、６００Ｖ製品では約５μｍ、１２００Ｖ製品では約１３μｍである。ｎ−ＳｉＣエピタキシャル層１４内にはｐ型ＳｉＣの注入領域１６が形成されており、これらの領域は約０．５μｍの深さまで延びている。ｐ型注入領域１６は、接合障壁格子およびフローティングフィールドリングを形成する。フローティングフィールドリング上および接合障壁格子の外側部分上に、第１の熱酸化層１８と第２の付着酸化層２０とを含む酸化層が形成されている。接合障壁格子上にショットキーコンタクト（Schottky contact）２２が形成され、これは酸化層上まで延びる。ＳｉＣ基板１０にオーミックコンタクト２４が形成されている。
従来のデバイスのｐ型注入領域（接合障壁格子およびフィールドリング）は全て、活性化後のキャリア濃度が１×１０１８ｃｍ−３よりも大きくなるように同じドーズ（dose）を用いて注入される。接合障壁格子は、約４μｍ間隔で配置された幅約１．５μｍのｐ型注入領域の格子を含む。接合障壁格子のこの部分は、均一なサイズおよび間隔の注入領域を含み、これらの均一なサイズの注入領域を互いに接続する幅約１５μｍの周縁ｐ型注入領域によって取り囲まれている。ショットキーコンタクトが格子の全周にわたって格子と接触することを保証するために製造時の変動を考慮して、接合障壁格子のこの周縁領域は、他の部分よりも幅広く作られる。ｐ型注入フローティングフィールドリングの幅は約２．７５μｍ、間隔は約１．７５μｍである。
この従来のデバイスの製造においては、ｎ＋ＳｉＣ基板１０が提供される。図２を参照して先に説明したとおり、基板１０上に、２つのｎ型ＳｉＣエピタキシャル層（ｎ＋ＳｉＣエピタキシャル層１２およびｎ−ＳｉＣエピタキシャル層１４）を形成する。ＳｉＣ基板およびエピタキシャル層上に二酸化シリコンの犠牲層を形成するために、ＳｉＣエピタキシャル層およびＳｉＣ基板を熱酸化する。これらの二酸化シリコンの犠牲層をそれぞれエッチングによって除去する。フローティングガードリング（floating guard ring）および接合障壁格子を図２に示されているように提供するために、ｎ−ＳｉＣエピタキシャル層にｐ型ドーパント（Ａｌ）を４×１０１４のｃｍ−２のドーズで注入する。次いで、高温アニール（すなわち１６００℃）を利用して、注入されたｐ型ドーパントを活性化させる。この高温アニールは、ＳｉＣの結晶構造内にドーパントを取り込み、注入プロセスに起因する結晶欠陥の全部ではないにせよ大部分（例えば≧９０％）を除去する。
次いで、注入されたこれらの領域を含むｎ−ＳｉＣエピタキシャル層上に、犠牲酸化物を熱成長させ、エッチングによって除去する。次いで、ｎ−ＳｉＣエピタキシャル層上に熱酸化物を成長させ、この熱酸化物上に付着酸化物を形成し、高密度化する。次いで、ｎ−ＳｉＣエピタキシャル層上の酸化物をパターン形成して、ショットキーコンタクトのためのｎ−ＳｉＣエピタキシャル層に達する開口を形成し、開口の中にショットキーコンタクトを形成して、ｎ−ＳｉＣエピタキシャル層および注入された接合障壁格子と接触させる。このショットキーコンタクトは、図２に示されているように酸化層上へも延びる。
ＳｉＣショットキーダイオードの従来の追加のターミネーション（termination）が非特許文献１に記載されている。ＳｉＣショットキー障壁ダイオードのｐ型エピタキシガードリングターミネーションは、非特許文献２に記載されている。さらに、他のターミネーション技法が、特許文献１に記載されている。
国際公開第ＷＯ９７／０８７５４号パンフレット 米国特許第６５７３１２８号明細書 米国特許出願公開第２００４／０１３５１５３Ａ１号明細書 "Planar Terminations in 4H-SiC Schottky Diodes With Low Leakage And High Yields" by Singh et at., ISPSD '97, pp. 157-160 "The Guard-Ring Termination for High-Voltage SiC Schottky Barrier Diodes" by Ueno et a1., IEEE Electron Device Letters, Vol. 16, No. 7, July, 1995, pp. 331-332
上述したように、従来のデバイスは、順方向バイアス（導通）状態から逆方向バイアス（阻止（blocking））状態に切り換えられると、望ましくないことに、注入された全ての少数キャリアが再結合するまで、電流を伝導し続けるであろう。さらに、キャリアの再結合は、積層欠陥の伝搬を引き起こすことができ、これによってＩ−Ｖ特性がひどく劣化する可能性がある。
本発明は、このような問題に鑑みてなされたものであり、その目的とするところは、少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオードを提供することにある。
本発明のいくつかの実施形態は、ダイオードのドリフト領域内に配置された炭化シリコン接合障壁領域を含む炭化シリコンショットキーダイオード、およびこの炭化シリコンショットキーダイオードを製造する方法を提供する。この接合障壁領域は、ダイオードのドリフト領域内にあって第１のドーピング濃度を有する第１の炭化シリコン領域と、ドリフト領域内にあって、第１の炭化シリコン領域とショットキーダイオードのショットキーコンタクトとの間に配置された第２の炭化シリコン領域とを含む。第２の領域は、第１の炭化シリコン領域およびショットキーコンタクトと接触する。第２の炭化シリコン領域は、第１のドーピング濃度よりも低い第２のドーピング濃度を有し、ショットキーコンタクトとのショットキー整流接合を形成する。
本発明の他の実施形態では、ドリフト領域がｎ型炭化シリコンを含み、第１および第２の領域がｐ型炭化シリコンを含む。本発明の特定の実施形態では、第２の炭化シリコン領域が、ドリフト領域内に約０．０１から約０．５μｍ延び、第１の炭化シリコン領域が、ドリフト領域内に約０．１から約１μｍ延びる。第２の炭化シリコン領域は、約１×１０１５ｃｍ−３から約５×１０１８ｃｍ−３の表面ドーピング濃度を有することができる。
本発明の追加の実施形態では、ドリフト領域がｎ型炭化シリコンエピタキシャル層を含む。第１のｎ型炭化シリコンエピタキシャル層のキャリア濃度よりも高いキャリア濃度を有するｎ型炭化シリコン基板をさらに提供することができ、このｎ型炭化シリコン基板上に、第１のｎ型炭化シリコンエピタキシャル層を配置することができる。第１の炭化シリコンエピタキシャル層とｎ型炭化シリコン基板の間に、第２のｎ型炭化シリコンエピタキシャル層を配置することができる。第２のｎ型炭化シリコンエピタキシャル層は、第１のｎ型炭化シリコンエピタキシャル層よりも高いキャリア濃度を有することができる。第１のｎ型炭化シリコンエピタキシャル層とは反対側の炭化シリコン基板上に、オーミックコンタクトを形成することができる。さらに、炭化シリコン接合障壁領域を取り囲む複数のフローティングフィールドリングを形成することができる。
本発明のいくつかの実施形態は、炭化シリコンドリフト領域内に配置され、ビルトインｐｎ接合を提供する炭化シリコン接合障壁領域と、接合障壁領域のビルトインｐｎ接合の電流伝導を阻止するダイオードと一体の手段とを含む炭化シリコン接合障壁ショットキー（ＪＢＳ）ダイオード、およびこの炭化シリコンＪＢＳダイオードを製造する方法を提供する。
本発明の特定の実施形態では、接合障壁領域のビルトインｐｎ接合の電流伝導を阻止するダイオードと一体の前記手段が、接合障壁領域のビルトインｐｎ接合とＪＢＳダイオードのショットキーコンタクトとの間に直列に接続されたショットキーダイオードによって提供される。ビルトインｐｎ接合に順方向バイアスがかけられたときに、ショットキーダイオードには逆方向バイアスがかかる。
本発明の他の実施形態では、ショットキーダイオードが、ショットキーコンタクトと接合障壁領域との間のショットキー接合によって提供される。ショットキー接合は、ＪＢＳダイオードに順方向バイアスがかけられたときに、ビルトインｐｎ接合を流れる電流を阻止する十分な整流を提供するように構成される。
本発明の特定の実施形態では、接合障壁領域が、ｎ型炭化シリコンドリフト領域内のｐ型炭化シリコン領域を含む。ｐ型炭化シリコン領域は、約１×１０１５ｃｍ−３から約５×１０１８ｃｍ−３の表面ドーピング濃度を有することができる。ｐ型炭化シリコン領域は、ｐ型炭化シリコン領域の表面からある深さのところのほうが、ｐ型炭化シリコン領域の表面よりも高いドーピング濃度を有することができる。
本発明のいくつかの実施形態では、ｐ型炭化シリコン領域が、ダイオードのｎ型ドリフト領域内にあって第１のドーピング濃度を有する第１のｐ型炭化シリコン領域と、ｎ型ドリフト領域内にあって、第１のｐ型炭化シリコン領域とＪＢＳダイオードのショットキーコンタクトとの間に配置された第２のｐ型炭化シリコン領域とを含む。第２のｐ型炭化シリコン領域は、第１のｐ型炭化シリコン領域およびショットキーコンタクトと接触している。第２のｐ型炭化シリコン領域は、第１のドーピング濃度よりも低い第２のドーピング濃度を有し、ショットキーコンタクトとショットキー整流接合を形成する。
本発明の他の実施形態では、炭化シリコンＪＢＳダイオードがさらに、炭化シリコンドリフト領域上にショットキーコンタクトを含み、接合障壁領域のビルトインｐｎ接合の電流伝導を阻止するダイオードと一体の前記手段が、接合障壁領域のビルトインｐｎ接合とＪＢＳダイオードのショットキーコンタクトとの間に直列抵抗を含む。この直列抵抗は、ダイオードのｎ型ドリフト領域内にあって第１のドーピング濃度を有する第１のｐ型炭化シリコン領域と、ｐ型ドリフト領域内にあって、第１のｐ型炭化シリコン領域とＪＢＳダイオードのショットキーコンタクトとの間に配置され、第１のｐ型炭化シリコン領域およびショットキーコンタクトと電気的に接触した第２のｐ型炭化シリコン領域とによって提供される。第２のｐ型炭化シリコンの領域は、第１のドーピング濃度よりも低い第２のドーピング濃度を有し、ショットキーコンタクトと抵抗性コンタクトを形成する。
本発明の追加の実施形態では、炭化シリコンＪＢＳダイオードがさらに、炭化シリコンドリフト領域上にショットキーコンタクトを含み、接合障壁領域のビルトインｐｎ接合の電流伝導を阻止するダイオードと一体の前記手段が、接合障壁領域とＪＢＳダイオードのショットキーコンタクトとの間に配置された絶縁層を含む。
本発明のいくつかの実施形態は、炭化シリコンドリフト領域と、炭化シリコンドリフト領域上のショットキーコンタクトと、ダイオードの炭化シリコンドリフト領域内に配置された炭化シリコン接合障壁領域とを含む炭化シリコンショットキーダイオード、およびこの炭化シリコンショットキーダイオードを製造する方法を提供する。この接合障壁領域は、ダイオードのドリフト領域内にあって第１のピークキャリア濃度を有する第１の注入された炭化シリコン領域と、ドリフト領域内にあって、第１の炭化シリコン領域とショットキーダイオードのショットキーコンタクトとの間に配置され、第１の炭化シリコン領域およびショットキーコンタクトと電気的に接触した第２の注入された炭化シリコン領域とを含む。この第２の炭化シリコン領域は、第１のピークキャリア濃度よりも低い第２のピークキャリア濃度を有する。
いくつかの実施形態では、第２の炭化シリコン領域が、ショットキーコンタクトとの抵抗性接合を提供することができる。他の実施形態では、第２の炭化シリコン領域が、ショットキーコンタクトとのショットキー接合を提供することができる。
本発明の追加の実施形態では、ドリフト領域がｎ型炭化シリコンを含み、第１および第２の領域がｐ型炭化シリコンを含む。第２の炭化シリコン領域は、ドリフト領域内に約０．０１から約０．５μｍ延びることができ、第１の炭化シリコン領域は、ドリフト領域内に約０．１から約１μｍ延びることができる。本発明の特定の実施形態では、第２の炭化シリコン領域が、約１×１０１５ｃｍ−３から約５×１０１８ｃｍ−３の表面ドーピング濃度を有する。
本発明の他の実施形態では、ドリフト領域が、第１のｎ型炭化シリコンエピタキシャル層を含む。さらに、第１のｎ型炭化シリコンエピタキシャル層のキャリア濃度よりも高いキャリア濃度を有するｎ型炭化シリコン基板を提供することができる。ｎ型炭化シリコン基板上に、第１のｎ型炭化シリコンエピタキシャル層を配置することができる。
本発明の他の実施形態では、第１の炭化シリコンエピタキシャル層とｎ型炭化シリコン基板との間に、第２のｎ型炭化シリコンエピタキシャル層が提供される。第２のｎ型炭化シリコンエピタキシャル層は、第１のｎ型炭化シリコンエピタキシャル層よりも高いキャリア濃度を有する。
本発明の追加の実施形態では、第１のｎ型炭化シリコンエピタキシャル層とは反対側の炭化シリコン基板上に、オーミックコンタクトが提供される。さらに、炭化シリコン接合障壁領域を取り囲む複数のフローティングフィールドリングを形成することができる。
本発明のいくつかの実施形態は、炭化シリコンドリフト領域と、炭化シリコンドリフト領域上のショットキーコンタクトと、ダイオードの炭化シリコンドリフト領域内に配置された炭化シリコン接合障壁領域と、炭化シリコン接合障壁領域とショットキーコンタクトとの間に配置された絶縁層とを含む炭化シリコンショットキーダイオード、およびこの炭化シリコンショットキーダイオードを製造する方法を提供する。
次に、本発明の実施形態が示された添付図面を参照して、本発明をより詳細に説明する。しかし、本発明が、本明細書に記載された実施形態に限定されると解釈してはならない。これらの実施形態は、この開示が網羅的かつ完全なものとなり、本発明の範囲が当業者に完全に伝わるように提供される。分かりやすくするために、図面では、層および領域の厚さが誇張されている。全体を通じて同様の符号は同様の要素を指す。本明細書で使用されるとき、用語「および／または」は、記載された関連項目のうちの１つまたは複数の項目の任意の全ての組合せを含む。
本明細書で使用される用語は、特定の実施形態を説明することだけを目的としており、本発明を限定することを意図したものではない。本明細書で使用される場合、単数形「a」、「an」および「the」は、文脈がそうではないと明確に指示していない限り、複数形も含むことが意図される。また、本明細書で使用される場合、用語「含む（comprises）」および／または「含む（comprising）」は、明示された特徴、完全体、ステップ、動作、要素および／または構成要素の存在を示すが、１つまたは複数の他の特徴、完全体、ステップ、動作、要素、構成要素および／またはこれらのグループの存在または追加を妨げないことを理解されたい。
層、領域、基板などの要素が、別の要素上にあり、または別の要素上に延びると記載された場合、その要素は、その別の要素上に直接にあり、またはその別の要素上に直接に延びることができ、あるいは介在要素が存在してもよいことを理解されたい。対照的に、ある要素が、別の要素上に「直接に」あり、または別の要素上に「直接に」延びると記載された場合、介在要素は存在しない。また、ある要素が、別の要素に「接続」または「結合」されていると記載された場合、その要素は、その別の要素に直接に接続または結合されており、あるいは介在要素が存在してもよいことを理解されたい。対照的に、ある要素が、別の要素に「直接に接続され」、または「直接に結合され」ていると記載された場合、介在要素は存在しない。本明細書の全体を通じて同様の符号は同様の要素を指す。
本明細書では、さまざまな要素、構成要素、領域、層および／またはセクションを記述するために、第１、第２などの用語が使用されることがあるが、これらの要素、構成要素、領域、層および／またはセクションはこれらの用語によって限定されないことを理解されたい。これらの用語は、１つの要素、構成要素、領域、層またはセクションを他の領域、層またはセクションから区別するためだけに使用される。したがって、以下で論じられる第１の要素、構成要素、領域、層またはセクションは、本発明の教示から逸脱することなく、第２の要素、構成要素、領域、層またはセクションと呼ぶことができる。
さらに、本明細書では、図に示された１つ要素の別の要素に対する関係を記述するために、「下側」または「下部」、「上側」または「上部」などの相対語が使用されることがある。これらの相対語は、図に示された方向だけでなく、デバイスのさまざまな方向を包含することが意図されることを理解されたい。例えば、図のデバイスをひっくり返した場合、別の要素の「下」側にあると記載された要素は、その別の要素の「上」側にくるであろう。したがって例示的な用語「下側」は、図の方向に応じて「下側」と「上側」の両方の方向を包含することができる。同様に、１つの図のデバイスがひっくり返された場合、別の要素の「下方」または「下」にあると記述された要素は、これらの別の要素の「上方に」にくるであろう。したがって例示的な用語「下方」または「下」は、上と下の両方の方向を包含することができる。さらに、用語「外側」は、基板から最も離れた表面および／または層を指すために使用することができる。
本明細書では、本発明の理想化された実施形態の概略図である断面図を参照して本発明の実施形態が説明される。そのため、例えば製造技法および／または許容範囲の結果として、図の形状からの変異が予想される。したがって、本発明の実施形態を、本明細書に示された領域の特定の形状に限定されると解釈してはならず、本発明の実施形態は、例えば製造に起因する形状の偏差を含む。例えば、長方形として示されたエッチングされた領域は一般に、次第に細くなる、丸まったまたは曲がった特徴を有するであろう。したがって、図に示された領域は事実上、概略的なものであり、それらの形状は、デバイスの領域の正確な形状を示すようには意図されておらず、また、本発明の範囲を限定するようにも意図されていない。
そうでないと定義されない限り、本明細書で使用される全ての用語（技術用語および科学用語を含む）は、本発明が属する技術分野の技術者によって共通に理解される同じ意味を有する。さらに、一般的に使用されている辞書に定義された用語などの用語は、関連技術および本開示のの文脈におけるそれらの意味と一致した意味を有するものと解釈されなければならず、本明細書においてそのように明示されない限り、理想化された意味またはあまりに形式的な意味に解釈されないことを理解されたい。
さらに、ある構造または特徴が他の特徴に「隣接して」配置されていると記載されている場合、その構造または特徴は、その隣接する特徴の上または下にある部分を有することができることを当業者は理解されたい。
本発明の実施形態は、ＪＥＳ構造内のビルトインＰｉＮダイオードの電流伝導を阻止する一体構造（integral structure）を提供する。本明細書で使用される場合、一体構造は、ショットキーダイオードを提供する半導体材料内および／または半導体材料上に形成された構造である。本発明のいくつかの実施形態では、この構造が、ＰｉＮダイオードと直列に、ＰｉＮダイオードとは逆向きのショットキーダイオードを組み込むことによって達成される。
図３に、本発明のいくつかの実施形態に基づく例示的なデバイスを概略的に示す。しかし、本発明の実施形態を、本明細書に記載された例示的な特定の実施形態に限定されると解釈してはならない。本発明の実施形態は、本明細書に記載された特性を有するダイオードを提供する適当な任意の構造を含むことができる。
図３を参照すると、本発明のいくつかの実施形態に基づくショットキーダイオード３００は、炭化シリコン（ＳｉＣ）基板３１０を含む。基板３１０はｎ＋ＳｉＣ基板とすることができる。適当な基板は、本件特許出願人（米ノースカロライナ州、Ｄｕｒｈａｍ在）から入手可能である。本発明の特定の実施形態では、基板３１０が４Ｈ ＳｉＣ基板であるが、他のポリタイプを利用することもできる。本発明のいくつかの実施形態では、基板３１０のドーピング濃度を少なくとも約１×１０１８ｃｍ−３とすることができる。
任意選択で、基板３１０とデバイスのドリフト領域を形成する第２の炭化シリコンエピタキシャル層３１４との間の基板３１０上に、第１の炭化シリコンエピタキシャル層３１２を配置することができる。本発明のいくつかの実施形態では、第１の炭化シリコンエピタキシャル層３１２を、比較的に薄い（約０．５μｍ）ｎ＋ＳｉＣエピタキシャル層とすることができる。本発明のいくつかの実施形態では、第１の炭化シリコンエピタキシャル層３１２のドーピング濃度を少なくとも約１×１０１８ｃｍ−３とすることができる。エピタキシャル炭化シリコン層を形成する技法は当業者に知られており、本明細書でさらに説明する必要はない。
第１の炭化シリコンエピタキシャル層３１２上に、第２の炭化シリコンエピタキシャル層３１４が形成される。本発明のいくつかの実施形態では、第２の炭化シリコンエピタキシャル層が、ダイオード３００のドリフト領域を形成するｎ−ＳｉＣエピタキシャル層である。本発明のいくつかの実施形態では、第２の炭化シリコンエピタキシャル層３１４が、約１×１０１５ｃｍ−３から約１０１７ｃｍ−３のドーピング濃度を有するｎ型炭化シリコンを含み、約２μｍから約２０μｍの厚さを有する。本発明の特定の実施形態では、ｎ−ＳｉＣエピタキシャル層３１４の厚さが、６００Ｖ製品では約５μｍ、１２００Ｖ製品では約１３μｍである。
接合障壁領域を提供するために、第２の炭化シリコンエピタキシャル層３１４内に、ドリフト領域とは反対の導電型の第１および第２の炭化シリコン領域３１６および３１７が形成される。本発明のいくつかの実施形態では、この接合障壁領域が接合障壁格子として提供される。本発明の例示的な実施形態は、接合障壁格子に関して説明されるが、接合障壁領域を、格子構造に限定されると解釈してはならない。本発明の特定の実施形態では、炭化シリコン領域３１６および３１７がｐ型炭化シリコンである。フローティングフィールドリングを提供するため、任意選択で、第２の炭化シリコンエピタキシャル層３１４内に、ｐ型炭化シリコン領域３１８を形成してもよい。第１の炭化シリコン領域３１６は、表面から約０．１ないし約１μｍの深さまで延ばすことができ、いくつかの実施形態では、第２の炭化シリコンエピタキシャル層３１４内に約０．５μｍの深さまで延ばすことができる。第２の炭化シリコン領域３１７は、表面から約０．０１ないし約０．５μｍの深さまで延ばすことができ、いくつかの実施形態では、第２の炭化シリコンエピタキシャル層３１４内に約０．２μｍの深さまで延ばすことができる。第２の炭化シリコン領域３１７に対する高品質ショットキーコンタクトの形成を可能にするために、第２の炭化シリコン領域３１７の深さは十分に深くなければならないが、ダイオード３００に逆方向バイアスがかけられたときに第１の炭化シリコン領域３１６の周囲の空乏領域によって提供される阻止能力を実質的に低減させるほどに深くてはならない。
第１および第２の炭化シリコン領域３１６および３１７は接合障壁格子を構成する。フローティングフィールドリング領域３１８を提供するために、第３の炭化シリコン領域を形成してもよい。図３に示されているように、フローティングフィールドリング領域３１８上および接合障壁格子の外側部分上に、第１の熱酸化層３１９および第２の付着酸化層３２１を含むことができる酸化層３２０を形成することができる。接合障壁格子上にショットキーコンタクト３２２が形成され、これは酸化層３２０上まで延ばすことができる。ＳｉＣ基板３１０上にオーミックコンタクト３２４が形成される。
第１の炭化シリコン領域３１６は、約１×１０１９から約１×１０２１ｃｍ−３のドーピング濃度で注入することができ、活性化後に１×１０１８ｃｍ−３超のキャリア濃度を提供する。第２の炭化シリコン領域３１７は、第１の炭化シリコン領域３１６よりも低いドーピング濃度、例えば約１×１０１５から約５×１０１８ｃｍ−３のドーピング濃度で注入され、活性化後に約１×１０１７ｃｍ−３以下のキャリア濃度を提供する。ダイオード３００に逆方向バイアスがかけられたときに第１および第２の領域３１６および３１７が完全に空乏化しないように、第１および第２の領域３１６および３１７中のｐ型注入の総ドーズは十分に大きくなければならない。
本発明のいくつかの実施形態は、異なる注入ドーズを有する少なくとも２つの注入領域を提供する。注入ドーズは注入領域のピーク濃度を指す。このような領域は、おそらくは埋込み炭化シリコン領域への注入に起因するドーパント濃度の変化から互いに区別することができる。したがって、本明細書で使用されるとき、異なる注入ドーズを有する注入領域は、異なる注入エネルギーおよび異なる注入ドーズを用いて少なくとも２つの注入ステップによって形成された領域を指し、ドーズは、異なる注入エネルギーを補償する差異よりも多く異なる。
フローティングフィールドリング領域３１８は、約１×１０１９から約１×１０２１ｃｍ−３のドーピング濃度で注入することができ、活性化後に１×１０１８ｃｍ−３超のキャリア濃度を提供する。フローティングフィールドリング領域３１８は、ドーピング濃度が実質的に均一な単一の領域として例示されるが、この領域は、ドーピング濃度が異なる複数の領域、例えば接合障壁格子と同時に形成することができ、したがって、第１および第２の領域３１６および３１７と同じドーピングプロファイルを有する複数の領域とすることもできる。
前記第２の炭化シリコン領域３１７を提供することによって、注入された接合障壁格子の表面濃度を、第２の炭化シリコンに対するショットキー接合が提供されるように低減させることができる。エピタキシャル層３１４に対するショットキーコンタクト金属３２２を、第２の炭化シリコン領域３１７に対するショットキーコンタクト金属として使用することができる。対照的に、図１を参照して先に説明したものなどのＳｉＣの従来のＪＢＳダイオードでは、接合障壁格子に実質的に均一なドーピングが実施されたときに、接合障壁格子とショットキーコンタクトの間に低品質オーミックコンタクトが形成される。この低品質オーミックコンタクトは、高品質オーミックコンタクトなら示すであろう直線的なＩ−Ｖ曲線を示さず、ショットキーダイオードの逆方向バイアス阻止に関連したＩ−Ｖ曲線の鋭い折れ曲がりも提供しない。したがって、図１を参照して先に説明した従来のＪＢＳダイオードのコンタクトは、接合障壁格子に対する理想的なオーミックコンタクトを提供することができず、一般に提供されるコンタクトは、ビルトインＰｉＮダイオードを流れる電流を阻止する十分な阻止特性を提供しない。ショットキーコンタクトが接合障壁格子と接触する表面のドーピング濃度を低減させることによって、ビルトインＰｉＮダイオードを流れる電流を阻止する所望の阻止特性を提供する接合障壁格子に対するショットキーコンタクトの形成を、図４Ｃを参照して後述するように提供することができる。ビルトインＰｉＮダイオードを流れる電流を阻止することによって、少数キャリアの注入を抑制することができ、それによって逆方向回復電荷を低減させ、それによってダイオードの逆方向回復時間を短縮することができる。
いくつかの実施形態では、接合障壁格子の領域３１６および３１７が、約２から約１０μｍの間隔で配置された幅約０．５から約５μｍのｐ型注入領域の格子を含む。特定の実施形態では、ｐ型注入領域の格子の幅が約１．５μｍ、間隔が約４μｍである。ｐ型注入領域は、均一なまたは不均一な間隔で配置することができ、均一なまたは不均一なサイズとすることができ、あるいは、均一なまたは不均一な間隔と均一なまたは不均一なサイズの組合せとすることができる。
さらに、図３に示されているように、接合障壁格子を、接合障壁格子の中心部分とは異なるサイズの周縁領域３１５によって取り囲むことができる。したがって、本発明のいくつかの実施形態では、接合障壁格子が、周縁ｐ型注入領域によって取り囲まれた均一なサイズおよび間隔の注入領域を含むことができ、周縁ｐ型注入領域は、これらの均一なサイズの注入領域を互いに接続する。いくつかの実施形態では、周縁注入領域の幅を約２から約３０μｍとすることができ、特定の実施形態では、周縁注入領域の幅が約１５μｍである。ショットキーコンタクトが格子の全周にわたって格子と接触することを保証するために製造時の変動を考慮して、接合障壁格子のこの周縁領域は、他の部分よりも幅広く作ることができる。
接合障壁格子内の領域の数は、デバイスの活性領域のサイズ、ならびに接合障壁格子の領域３１６および３１７のサイズおよび間隔に基づいて変化させることができる。したがって、接合障壁領域のサイズおよび間隔は、デバイスのサイズ、ドーピング、注入深さなどに応じてデバイスごとに異なるため、本発明の実施形態は、接合障壁領域の特定のサイズおよび間隔に限定されない。しかし一般に、領域３１６および３１７のサイズおよび間隔は、デバイスの活性領域全体を占めることができ、低いオン状態抵抗および高い逆方向バイアス阻止電圧を提供するように選択することができる。接合障壁格子のこれらの領域のサイズおよび間隔を選択する際の考慮事項は当業者に知られており、したがって本明細書でさらに説明する必要はない。
注入されたフローティングフィールドリング３１８は、均一なまたは不均一なサイズとし、かつ／あるいは均一なまたは不均一な間隔で配置することができる。本発明のいくつかの実施形態では、フローティングフィールドリング３１８の幅が約１．０μｍから約５．０μｍであり、間隔が約０．１μｍから約５μｍである。特定の実施形態では、フローティングフィールドリング３１８の幅が約２．７５μｍであり、間隔が約１．７５μｍである。約１から約８０個のフローティングフィールドリング３１８を配置することができ、いくつかの実施形態では、４つのフローティングフィールドリング３１８が配置される。
デバイスのエッジターミネーション（edge termination）を提供するフローティングフィールドリングに関して本発明の実施形態を説明したが、他のエッジターミネーション技法を提供することもできる。したがって、本発明の他の実施形態では、ダイオード３００のエッジターミネーションを、あたかも全体が記載されているかのようにそれらの開示が本明細書に組み込まれる特許文献２および／または特許文献３に記載されている方法で提供することができる。
本発明の実施形態を、領域３１７とショットキー接合を形成するショットキーコンタクト金属３２２との間の接合に関して説明したが、本発明のいくつかの実施形態では、領域３１７とショットキーコンタクト３２２との間に高抵抗オーミックコンタクトを形成することができる。したがって、本発明のいくつかの実施形態では、ｐ型領域３１７および３１８を通る経路の抵抗を増大させて、ｐｎ接合がオンにならないように、またはビルトインｐｎ接合ダイオードを通る経路が支配的な電流伝導経路とならないようにすることによって、少数キャリアの注入を抑制することができる。
図４Ａから４Ｅは、従来のＪＢＳダイオード（図４Ａ）および図３のＪＢＳダイオード３００、図７のＪＢＳダイオード７００などの本発明の実施形態に基づくＪＢＳダイオード（図４Ｂから４Ｅ）の等価回路の概略図である。図４Ａに示されているように、従来のＪＢＳダイオードは、ＰｉＮダイオードＤ２と並列に接続されたショットキーダイオードＤ１として見ることができる。先に論じたとおり、４Ｈ−ＳｉＣでは、順方向バイアスがかけられたとき、ショットキーダイオードＤ１は約１．１Ｖでオンになり、ＰｉＮダイオードＤ２は約２．６Ｖでオンになることができ、そのデバイスの支配的な電流源となることができる。
図４Ｂの等価回路に示されているように、本発明の実施形態は、ＰｉＮダイオードＤ４と直列に接続された一体の電流阻止構造４００を提供することができ、この直列結合は、ｎ型ドリフト領域に対するショットキーコンタクトによって提供されたショットキーダイオードＤ３と並列である。ダイオードＤ３に順方向バイアスがかけられると、阻止構造４００は、ＰｉＮダイオードＤ４を流れる電流を阻止する。この構造に逆方向バイアスがかけられると、ダイオードＤ３およびＤ４には逆方向バイアスがかかる。ダイオードＤ４に逆方向バイアスがかけられているため、ダイオードＤ３およびＤ４に電流は流れず、ダイオードＤ３とＤ４のアノードは互いに非常に近く維持される。したがって、従来のＪＢＳダイオードの場合と同様に、ダイオードＤ４からの空乏領域は、ダイオードＤ３を遮蔽する。
図４Ｃの等価回路に示されているように、本発明のいくつかの実施形態は、ＰｉＮダイオードＤ４と直列に接続された電流阻止構造４００として、ショットキーダイオードＤ５を提供することができ、この直列結合は、ｎ型ドリフト領域に対するショットキーコンタクトによって提供されたショットキーダイオードＤ３と並列である。ダイオードＤ３に順方向バイアスがかけられると、ダイオードＤ５に逆方向バイアスがかかかり、ダイオードＤ５はＰｉＮダイオードＤ４を流れる電流を阻止する。ダイオードＤ４に電流が流れることができるのは、ダイオードＤ５が絶縁破壊し、雪崩降伏を起こした場合だけである。そのためには非常に大きな順方向バイアスが必要である。しかし、そのような順方向バイアスでは、ダイオードＤ３を流れる電流密度が非常に高くなり、電力の散逸が、パッケージの能力をはるかに凌ぐ可能性があり、これによってデバイスが破壊する可能性がある。したがって、ダイオードＤ５の絶縁破壊は、デバイス故障における制限因子とはなりえず、ビルトインＰｉＮ接合ダイオードＤ４はオンにならない。
この構造に逆方向バイアスがかけられると、ダイオードＤ３およびＤ４に逆方向バイアスがかかり、ダイオードＤ５に順方向バイアスがかかる。ダイオードＤ４に逆方向バイアスがかけられているため、ダイオードＤ３およびＤ４に電流は流れず、ダイオードＤ３とＤ４のアノードは互いに非常に近く維持される。したがって、従来のＪＢＳダイオードの場合と同様に、ダイオードＤ４からの空乏領域は、ダイオードＤ３を遮蔽する。
したがって、本発明の実施形態は、ＪＢＳ構造のビルトインＰｉＮダイオードの電流伝導を阻止する構造を提供することができる。例えば、接合障壁格子の注入領域に対するショットキーコンタクトを形成することによって提供することができるショットキーダイオードＤ５は、接合障壁格子のビルトインｐｎ接合の電流伝導を阻止する、ダイオードと一体の手段を提供することができる。
図４Ｄの等価回路に示されているように、本発明のいくつかの実施形態は、ＰｉＮダイオードＤ４と直列に接続された電流阻止構造４００として直列抵抗Ｒ１を提供することができ、この直列結合は、ｎ型ドリフト領域に対するショットキーコンタクトによって提供されたショットキーダイオードＤ３と並列である。ダイオードＤ３に順方向バイアスがかけられると、直列抵抗ＲＩは、ダイオードＤ４を通る電流伝導経路の抵抗を増大させ、ＰｉＮダイオードＤ４を流れる電流を阻止する。この構造に逆方向バイアスがかけられると、ダイオードＤ３およびＤ４に逆方向バイアスがかかり、ダイオードＤ５に順方向バイアスがかかる。ダイオードＤ４に逆方向バイアスがかけられているため、ダイオードＤ３およびＤ４に電流は流れず、ダイオードＤ３とＤ４のアノードは互いに非常に近く維持される。したがって、従来のＪＢＳダイオードの場合と同様に、ダイオードＤ４からの空乏領域は、ダイオードＤ３を遮蔽する。
したがって、本発明の実施形態は、ＪＢＳ構造のビルトインＰｉＮダイオードの電流伝導を阻止する構造を提供することができる。例えば、接合障壁格子の注入領域に対する高抵抗コンタクトを形成することによって提供することができる直列抵抗Ｒ１は、接合障壁格子のビルトインｐｎ接合の電流伝導を阻止する、ダイオードと一体の手段を提供することができる。
図４Ｅの等価回路に示されているように、本発明のいくつかの実施形態は、ＰｉＮダイオードＤ４と直列に接続された電流阻止構造４００として直列容量Ｃ１を提供することができ、この直列結合は、ｎ型ドリフト領域に対するショットキーコンタクトによって提供されたショットキーダイオードＤ３と並列である。定常状態においてダイオードＤ３に順方向バイアスがかけられると、直列容量Ｃ１は、ダイオードＤ４を通る電流伝導経路の開路のように見え、ＰｉＮダイオードＤ４を流れる電流を阻止する。この構造に逆方向バイアスがかけられると、ダイオードＤ３およびＤ４に逆方向バイアスがかかり、ダイオードＤ５に順方向バイアスがかかる。ダイオードＤ４に逆方向バイアスがかけられているため、ダイオードＤ３およびＤ４に電流は流れず、ダイオードＤ３とＤ４のアノードは互いに非常に近く維持される。したがって、従来のＪＢＳダイオードの場合と同様に、ダイオードＤ４からの空乏領域は、ダイオードＤ３を遮蔽する。
したがって、本発明の実施形態は、ＪＢＳ構造のビルトインＰｉＮダイオードの電流伝導を阻止する構造を提供することができる。例えば、接合障壁格子の注入領域とショットキーコンタクトの間に絶縁層を形成することによって提供することができる直列容量Ｃ１は、接合障壁格子のビルトインｐｎ接合の電流伝導を阻止する、ダイオードと一体の手段を提供することができる。
次に、図５Ａから５Ｅを参照して、図３に示されたダイオードなどのダイオードの製造を説明する。図５Ａから５Ｅは、接合障壁格子の形成を示すが、当業者には理解されるとおり、エッジターミネーションの形成においても同様の操作を実行することができる。図５Ａに示されているように、ｎ＋ ４Ｈ−ＳｉＣ基板３１０上にｎ−エピタキシャル層３１４を成長させる。ｎ−エピタキシャル層３１４の厚さおよびドーピング濃度は、図３を参照して先に説明したとおりとすることができる。さらに、基板３１０とｎ−エピタキシャル層３１４の間に、任意選択のｎ＋エピタキシャル層３１２を形成することができる。炭化シリコンエピタキシャル層を形成する技法は当業者に知られており、したがって本明細書でさらに説明する必要はない。
図５Ｂは、接合障壁格子の位置に対応する位置に開口を有する注入マスク５００の形成およびパターニングを示す。第１の注入エネルギーを用いて第１の注入を実行して、第１の炭化シリコン領域３１６を形成し、第１の注入エネルギーよりも低い第２の注入エネルギーを用いて第２の注入を実行して、第２の炭化シリコン領域３１７を形成する。あるいは、その注入のプロファイルによって、ｎ−エピタキシャル層３１４内に配置されたｐ＋領域と、ｎ−エピタキシャル層３１４の表面まで延びるｐまたはｐ−領域とが形成される、単一の注入を実行してもよい。３回以上の注入を使用することもできる。
第１および第２の領域３１６および３１７を提供するｐ型注入では、アルミニウム、ホウ素などのｐ型種を選択的に注入することができる。イオン注入温度は０℃から約１３００℃とすることができ、このタイプの注入マスクは、フォトレジストおよび／またはＰＥＣＶＤ酸化物を含むことができる。注入の総ドーズ（＝∫ＮＡ（ｘ）ｄｘ）は、阻止状態における突抜け現象を防ぐために、少なくとも１×１０１３ｃｍ−２でなければならず、注入領域の表面濃度は、１×１０１５ｃｍ−３から５×１０１８ｃｍ−３でなければならない。これよりも低い濃度は、ｐ型ショットキーダイオードに対する阻止電圧をより高くする。このｐ型注入を使用して、前述のフローティングガードリング構造などのエッジターミネーション構造を形成することもできる。例えば、アルミニウムイオンは以下のスケジュールで注入することができる：３０ｋｅＶで６ｅ１２ｃｍ−２、８０ｋｅＶで１．６ｅ１３ｃｍ−２、１８０ｋｅＶで３．２ｅ１４ｃｍ−２。
注入後、ウェーハを約１３００℃から約１８００℃の温度でアニールして、注入領域およびアニール欠陥を活性化させる。アニール環境は、表面の粗面化を回避することができるように制御しなければならない。例えば、この活性化アニール環境は、ＡｒとＳｉＨ４の混合物とすることができる。あるいはまたはこれに加えて、アニール中の表面保護を提供するために、黒鉛またはＡｌＮのブランケット付着によってウェーハの表面を覆うことができる。
図５Ｃは、背面オーミックコンタクトの形成を示す。注入活性化後、ウェーハをクリーニングし、背面に薄い金属層を付着させて、背面オーミックコンタクト３２４を形成する。この金属層の厚さは約１００Åから３０００Åとすることができる。この金属はＮｉ、ＮｉＣｒ、Ｃｒ、Ａｌおよび／またはＴｉを含むことができる。本発明の特定の実施形態では、背面金属としてＮｉが使用される。金属付着後、ウェーハを、不活性環境（Ａｒ、窒素および／またはフォーミングガス）中でコンタクトアニール（contact anneal）にかける。コンタクトアニール温度は約６００℃から約１２００℃とすることができる。
図５Ｄに、ショットキーコンタクト３２２の形成を示す。前面ショットキーコンタクト３２２を付着させ、パターニングする。図３を参照して先に論じたとおり、このような付着およびパターニングは、エピタキシャル層３１４上での熱酸化物の形成およびこの熱酸化物上への酸化物の付着を含むことができる。この酸化物構造内に、ショットキーコンタクト３２２のための開口を形成して、注入領域３１６および３１７を含むエピタキシャル層３１４のそのための領域を露出させることができる。酸化物上およびエピタキシャル層３１４の露出部分上にショットキー金属を付着させ、次いでパターニングして、ショットキーコンタクト３２２を形成する。
本発明のいくつかの実施形態では、コンタクト金属としてＴｉおよび／またはＮｉを使用することができる。ショットキーコンタクト３２２の厚さは約５００Åから５０００Åとすることができ、ショットキーコンタクトを約２００℃から約８００℃の温度でアニールすることができる。ショットキーコンタクト３２２と領域３１６および３１７の間に整流性接触が提供される本発明の実施形態では、ｎ−領域とｐ注入領域の両方に整流性接触が形成されるように注意を払わなければならない。例えば、非整流性接触を与える可能性がある金属スパイキング（spiking）を防ぐために、温度は指定された範囲を超えてはならない。
図５Ｅは、任意選択の金属オーバーレイヤ（overlayer）５２０および５３０の形成を示す。ショットキーコンタクト３２２の形成後、ウェーハの両面に、適当な金属層を付着させることができる。ウェーハの背面は、はんだ付けに適したＴｉ／Ｎｉ／ＡｇまたはＴｉ／Ｐｔ／Ａｕの金属オーバーレイヤ５３０を含むことができる。ウェーハの前面は、ワイヤボンディングに適したＡｌまたはＴｉ／Ｐｔ／Ａｕの金属オーバーレイヤ５２０を含むことができる。
図６は、本発明のいくつかの実施形態に基づくＪＢＳダイオードのＩ−Ｖ曲線である。このＪＢＳダイオードは０．０４５ｃｍ２の作用面積を有する。ｐ＋格子の幅は約１．５μｍ、格子間の間隔は約４μｍである。デバイスは約３８３本の格子縞を有する。エピタキシャル層３１４は、約５×１０１５ｃｍ−３のドーピング濃度および５．５μｍの厚さを有する。第１の注入領域３１６は、約４×１０１９ｃｍ−３のドーピング濃度を有し、エピタキシャル層３１４中に０．２μｍから０．４μｍ延び、第２の注入領域３１７は、約２×１０１７ｃｍ−３のドーピング濃度を有し、エピタキシャル層３１４の表面から層中に０．２μｍ延びる。１０Ｖの順方向バイアスで、６０Ａ（＝１．３ｋＡ／ｃｍ２）の順方向電流が提供される。このＩ−Ｖ特性はｐｎ接合のターンオンの徴候を示さない。５Ｖを超えるバイアスに対する順方向電流は、キャリア速度の飽和によって制限される。
図７は、本発明の他の実施形態に基づく接合障壁ショットキーダイオード７００の断面図である。図７に示されているように、接合障壁領域７１６は、従来通りに注入されたｐ型領域によって、または前述の注入領域３１６および３１７によって提供することができ、接合障壁領域７１６とショットキーコンタクト金属３２２の間には絶縁領域７２０が提供される。絶縁領域７２０は例えば、酸化層３２０にマスクをし、エッチングすることによって、または第２の付着酸化層３２１の付着の前に第１の熱酸化層３１９にマスクをし、エッチングすることによって、形成することができる。あるいは、例えば、ブランケット付着、マスキングおよびエッチング、選択付着および／または成長、リフトオフ技法、あるいは当業者に知られている他の技法によって、接合障壁領域７１６上に別個の絶縁材料を形成することもできる。絶縁領域７２０は、例えばＴｎＯ２、ＳｉＯ２、ＳｉＮ、酸窒化物など、適当な任意の絶縁材料とすることができる。絶縁領域７２０は、接合障壁領域７１６とショットキーコンタクト金属３２２との間の電流伝導を阻止するために、注入された接合障壁領域７１６上に配置することができる。
図面および明細書には、本発明の一般的な実施形態が開示されている。特定の用語を使用したが、それらは、一般的かつ記述的な意味においてのみ使用されており、限定目的では使用されていない。本発明の範囲は添付の特許請求の範囲に記載されている。
従来のＪＢＳダイオードの例示的なＩ−Ｖ曲線を示す図である。 従来のＳｉＣ接合障壁ショットキーダイオードの断面図である。 本発明の一実施形態によるＳｉＣ接合障壁ショットキーダイオードの断面図である。 従来のＪＢＳダイオードの等価回路図である。 本発明の一実施形態によるＪＢＳダイオードの等価回路図である。 阻止ショットキー接合を提供する本発明の実施形態によるＪＢＳダイオードの等価回路図である。 高抵抗性接合を提供する本発明の実施形態によるＪＢＳダイオードの等価回路図である。 阻止絶縁体を提供する本発明の実施形態によるＪＢＳダイオードの等価回路図である。 本発明の一実施形態によるＪＢＳダイオードの製造を示す断面図である。 本発明の一実施形態によるＪＢＳダイオードの製造を示す断面図である。 本発明の一実施形態によるＪＢＳダイオードの製造を示す断面図である。 本発明の一実施形態によるＪＢＳダイオードの製造を示す断面図である。 本発明の一実施形態によるＪＢＳダイオードの製造を示す断面図である。 本発明の一実施形態によるＪＢＳダイオードのＩ−Ｖ曲線を示す図である。 本発明の一実施形態によるＳｉＣ接合障壁ショットキーダイオードの断面図である。

Claims (61)

  1. 炭化シリコンショットキーダイオードであって、
    炭化シリコンドリフト領域と、
    前記炭化シリコンドリフト領域上のショットキーコンタクトと、
    前記ダイオードの前記炭化シリコンドリフト領域内に配置された炭化シリコン接合障壁領域と
    を含み、前記接合障壁領域は、
    前記ダイオードの前記ドリフト領域内にあって第１のドーピング濃度を有する第１の炭化シリコン領域と、
    前記ドリフト領域内にあって、前記第１の炭化シリコン領域と前記ショットキーダイオードの前記ショットキーコンタクトとの間に配置され、前記第１の炭化シリコン領域および前記ショットキーコンタクトと電気的に接触し、前記第１のドーピング濃度よりも低い第２のドーピング濃度を有し、前記ショットキーコンタクトとのショットキー整流接合を形成する第２の炭化シリコン領域と
    を含むことを特徴とする炭化シリコンショットキーダイオード。
  2. 前記ドリフト領域はｎ型炭化シリコンを含み、前記第１および第２の領域はｐ型炭化シリコンを含むことを特徴とする請求項１に記載の炭化シリコンショットキーダイオード。
  3. 前記第２の炭化シリコン領域は、前記ドリフト領域内に約０．０１から約０．５μｍ延び、前記第１の炭化シリコン領域は、前記ドリフト領域内に約０．１から約１μｍ延びることを特徴とする請求項２に記載の炭化シリコンショットキーダイオード。
  4. 前記第２の炭化シリコン領域は、約１×１０１５ｃｍ−３から約５×１０１８ｃｍ−３の表面ドーピング濃度を有することを特徴とする請求項２に記載の炭化シリコンショットキーダイオード。
  5. 前記ドリフト領域は、第１のｎ型炭化シリコンエピタキシャル層を含むことを特徴とする請求項２に記載の炭化シリコンショットキーダイオード。
  6. 前記第１のｎ型炭化シリコンエピタキシャル層のキャリア濃度よりも高いキャリア濃度を有するｎ型炭化シリコン基板をさらに含み、前記第１のｎ型炭化シリコンエピタキシャル層は前記ｎ型炭化シリコン基板上に配置されていることを特徴とする請求項５に記載の炭化シリコンショットキーダイオード。
  7. 前記第１の炭化シリコンエピタキシャル層と前記ｎ型炭化シリコン基板の間に配置された第２のｎ型炭化シリコンエピタキシャル層をさらに含み、前記第２のｎ型炭化シリコンエピタキシャル層は、前記第１のｎ型炭化シリコンエピタキシャル層よりも高いキャリア濃度を有することを特徴とする請求項６に記載の炭化シリコンショットキーダイオード。
  8. 前記第１のｎ型炭化シリコンエピタキシャル層とは反対側の前記炭化シリコン基板上にオーミックコンタクトをさらに含むことを特徴とする請求項６に記載の炭化シリコンショットキーダイオード。
  9. 前記炭化シリコン接合障壁領域を取り囲む複数のフローティングフィールドリングをさらに含むことを特徴とする請求項１に記載の炭化シリコンショットキーダイオード。
  10. 炭化シリコン接合障壁ショットキー（ＪＢＳ）ダイオードであって、
    炭化シリコンドリフト領域と、
    前記炭化シリコンドリフト領域内に配置され、前記ドリフト領域の表面まで延び、ビルトインｐｎ接合を提供する炭化シリコン接合障壁領域と、
    前記接合障壁領域の前記ビルトインｐｎ接合の電流伝導を阻止する前記ダイオードと一体の手段と
    を含むことを特徴とする炭化シリコンＪＢＳダイオード。
  11. 前記炭化シリコンドリフト領域上にショットキーコンタクトをさらに含み、
    前記接合障壁領域の前記ビルトインｐｎ接合の電流伝導を阻止する前記ダイオードと一体の前記手段は、前記接合障壁領域の前記ビルトインｐｎ接合と前記ＪＢＳダイオードの前記ショットキーコンタクトとの間に、ショットキーダイオードを直列に含み、前記ビルトインｐｎ接合に順方向バイアスがかけられたときに、前記ショットキーダイオードには逆方向バイアスがかかることを特徴とする請求項１０に記載の炭化シリコンＪＢＳダイオード。
  12. 前記ショットキーダイオードは、前記ショットキーコンタクトと前記接合障壁領域との間にショットキー接合を含み、前記ショットキー接合は、前記ＪＢＳダイオードに順方向バイアスがかけられたときに、前記ビルトインｐｎ接合を流れる電流を阻止する十分な整流を提供することを特徴とする請求項１１に記載の炭化シリコンＪＢＳダイオード。
  13. 前記接合障壁領域は、ｎ型炭化シリコンドリフト領域内のｐ型炭化シリコン領域を含むことを特徴とする請求項１２に記載の炭化シリコンＪＢＳダイオード。
  14. 前記ｐ型炭化シリコン領域は、約１×１０１５ｃｍ−３から約５×１０１８ｃｍ−３の表面ドーピング濃度を有することを特徴とする請求項１３に記載の炭化シリコンＪＢＳダイオード。
  15. 前記ｐ型炭化シリコン領域は、前記ｐ型炭化シリコン領域の表面からある深さのところのほうが、前記ｐ型炭化シリコン領域の表面よりも高いドーピング濃度を有することを特徴とする請求項１４に記載の炭化シリコンＪＢＳダイオード。
  16. 前記ｐ型炭化シリコン領域は、
    前記ダイオードの前記ｎ型ドリフト領域内にあって第１のドーピング濃度を有する第１のｐ型炭化シリコン領域と、
    前記ｎ型ドリフト領域内にあって、前記第１のｐ型炭化シリコン領域と前記ＪＢＳダイオードの前記ショットキーコンタクトとの間に配置され、前記第１のｐ型炭化シリコン領域および前記ショットキーコンタクトと電気的に接触し、前記第１のドーピング濃度よりも低い第２のドーピング濃度を有し、前記ショットキーコンタクトとショットキー整流接合を形成する第２のｐ型炭化シリコン領域と
    を含むことを特徴とする請求項１２に記載の炭化シリコンＪＢＳダイオード。
  17. 前記炭化シリコンドリフト領域上にショットキーコンタクトをさらに含み、
    前記接合障壁領域の前記ビルトインｐｎ接合の電流伝導を阻止する前記ダイオードと一体の前記手段は、前記接合障壁領域の前記ビルトインｐｎ接合と前記ＪＢＳダイオードの前記ショットキーコンタクトとの間に直列抵抗を含み、前記直列抵抗は、前記ダイオードの前記ｎ型ドリフト領域内にあって第１のドーピング濃度を有する第１のｐ型炭化シリコン領域によって提供され、
    前記ｎ型ドリフト領域内にあって、前記第１のｐ型炭化シリコン領域と前記ＪＢＳダイオードの前記ショットキーコンタクトとの間に配置され、前記第１のｐ型炭化シリコン領域および前記ショットキーコンタクトと電気的に接触し、前記第１のドーピング濃度よりも低い第２のドーピング濃度を有し、前記ショットキーコンタクトとの抵抗性コンタクトを形成する第２のｐ型炭化シリコン領域をさらに含むことを特徴とする請求項１０に記載の炭化シリコンＪＢＳダイオード。
  18. 前記炭化シリコンドリフト領域上にショットキーコンタクトをさらに含み、
    前記接合障壁領域の前記ビルトインｐｎ接合の電流伝導を阻止する前記ダイオードと一体の前記手段は、前記接合障壁領域と前記ＪＢＳダイオードの前記ショットキーコンタクトとの間に配置された絶縁層を含むことを特徴とする請求項１０に記載の炭化シリコンＪＢＳダイオード。
  19. 炭化シリコンショットキーダイオードを製造する方法であって、前記炭化シリコンショットキーダイオードのドリフト領域内に接合障壁領域を形成することを含み、前記接合障壁領域は、前記ショットキーダイオードのショットキーコンタクトと前記接合障壁領域との間にショットキー接合を有するように結合され、前記ショットキー接合は、前記ショットキーダイオードに順方向バイアスがかけられたときに、前記接合障壁領域と前記ドリフト領域との間のビルトインｐｎ接合を流れる電流を阻止する十分な整流を提供することを特徴とする方法。
  20. 前記接合障壁領域を形成することは、ｎ型炭化シリコンドリフト領域内にｐ型炭化シリコン領域を形成するように、ｎ型炭化シリコン層にｐ型ドーパントを注入することを含むことを特徴とする請求項１９に記載の方法。
  21. 前記ｐ型ドーパントを注入することは、約１×１０１５ｃｍ−３から約５×１０１８ｃｍ−３の表面ドーピング濃度を有するｐ型炭化シリコン領域を形成するように、ｐ型ドーパントを注入することを含むことを特徴とする請求項２０に記載の方法。
  22. 前記ｐ型ドーパントを注入することはさらに、前記ｐ型炭化シリコン領域の表面からある深さのところのほうが、前記ｐ型炭化シリコン領域の表面よりも高いドーピング濃度を有するｐ型炭化シリコン領域を形成するように、ｐ型ドーパントを注入することを含むことを特徴とする請求項２１に記載の方法。
  23. 前記接合障壁領域を形成することは、
    前記ダイオードの前記ｎ型ドリフト領域内に、第１のドーピング濃度を有する第１のｐ型炭化シリコン領域を形成すること、ならびに、
    前記ｎ型ドリフト領域内にあって、前記第１のｐ型炭化シリコン領域と前記ショットキーダイオードの前記ショットキーコンタクトとの間に配置され、前記第１のｐ型炭化シリコン領域および前記ショットキーコンタクトと電気的に接触し、前記第１のドーピング濃度よりも低い第２のドーピング濃度を有するように形成され、前記ショットキーコンタクトとのショットキー整流接合を提供するように形成された第２のｐ型炭化シリコン領域を形成すること
    を含むことを特徴とする請求項２２に記載の方法。
  24. 前記第２のｐ型炭化シリコン領域は、前記ドリフト領域内に約０．０１から約０．５μｍ延びるように形成され、前記第１の炭化シリコン領域は、前記ドリフト領域内に約０．１から約１μｍ延びるように形成されることを特徴とする請求項２３に記載の方法。
  25. 前記第２のｐ型炭化シリコンの領域は、約１×１０１５ｃｍ−３から約５×１０１８ｃｍ−３の表面ドーピング濃度を有するように形成されることを特徴とする請求項２３に記載の方法。
  26. 前記ｎ型ドリフト領域を提供するために、ｎ型炭化シリコンエピタキシャル層を形成することをさらに含むことを特徴とする請求項２３に記載の方法。
  27. 前記ｎ型炭化シリコンエピタキシャル層を形成することは、ｎ型炭化シリコン基板上に第１のｎ型炭化シリコンエピタキシャル層を形成することを含み、前記ｎ型炭化シリコン基板は、前記第１のｎ型炭化シリコンエピタキシャル層の前記キャリア濃度よりも高いキャリア濃度を有することを特徴とする請求項２６に記載の方法。
  28. 前記第１のｎ型炭化シリコンエピタキシャル層と前記ｎ型炭化シリコン基板との間に配置された第２のｎ型炭化シリコンエピタキシャル層を形成することをさらに含み、前記第２のｎ型炭化シリコンエピタキシャル層は、前記第１のｎ型炭化シリコンエピタキシャル層よりも高いキャリア濃度を有することを特徴とする請求項２７に記載の方法。
  29. 前記第１のｎ型炭化シリコンエピタキシャル層とは反対側の前記炭化シリコン基板上にオーミックコンタクトを形成することをさらに含むことを特徴とする請求項２７に記載の方法。
  30. 炭化シリコン接合障壁領域を取り囲む複数のフローティングフィールドリングを形成することをさらに含むことを特徴とする請求項２３に記載の方法。
  31. 炭化シリコンショットキーダイオードであって、
    炭化シリコンドリフト領域と、
    前記炭化シリコンドリフト領域上のショットキーコンタクトと、
    前記ダイオードの前記炭化シリコンドリフト領域内に配置された炭化シリコン接合障壁領域と
    を含み、前記接合障壁領域は、
    前記ダイオードの前記ドリフト領域内にあって第１のピークキャリア濃度を有する第１の注入された炭化シリコン領域と、
    前記ドリフト領域内にあって、前記第１の炭化シリコン領域と前記ショットキーダイオードの前記ショットキーコンタクトとの間に配置され、前記第１の炭化シリコン領域および前記ショットキーコンタクトと電気的に接触し、前記第１のピークキャリア濃度よりも低い第２のピークキャリア濃度を有する第２の炭化シリコン領域と
    を含むことを特徴とする炭化シリコンショットキーダイオード。
  32. 前記第２の注入された領域は、前記ショットキーコンタクトとの抵抗性接合を形成することを特徴とする請求項３１に記載の炭化シリコンショットキーダイオード。
  33. 前記第２の注入された領域は、前記ショットキーコンタクトとのショットキー接合を形成することを特徴とする請求項３１に記載の炭化シリコンショットキーダイオード。
  34. 前記ドリフト領域はｎ型炭化シリコンを含み、前記第１および第２の領域はｐ型炭化シリコンを含むことを特徴とする請求項３１に記載の炭化シリコンショットキーダイオード。
  35. 前記第２の炭化シリコン領域は、前記ドリフト領域内に約０．０１から約０．５μｍ延び、前記第１の炭化シリコン領域は、前記ドリフト領域内に約０．１から約１μｍ延びることを特徴とする請求項３４に記載の炭化シリコンショットキーダイオード。
  36. 前記第２の炭化シリコン領域は、約１×１０１５ｃｍ−３から約５×１０１８ｃｍ−３の表面ドーピング濃度を有することを特徴とする請求項３４に記載の炭化シリコンショットキーダイオード。
  37. 前記ドリフト領域は第１のｎ型炭化シリコンエピタキシャル層を含み、前記ダイオードはさらに、前記第１のｎ型炭化シリコンエピタキシャル層のキャリア濃度よりも高いキャリア濃度を有するｎ型炭化シリコン基板を含み、前記第１のｎ型炭化シリコンエピタキシャル層は前記ｎ型炭化シリコン基板上に配置されていることを特徴とする請求項３１に記載の炭化シリコンショットキーダイオード。
  38. 前記第１の炭化シリコンエピタキシャル層と前記ｎ型炭化シリコン基板との間に配置された第２のｎ型炭化シリコンエピタキシャル層をさらに含み、前記第２のｎ型炭化シリコンエピタキシャル層は、前記第１のｎ型炭化シリコンエピタキシャル層よりも高いキャリア濃度を有することを特徴とする請求項３７に記載の炭化シリコンショットキーダイオード。
  39. 前記第１のｎ型炭化シリコンエピタキシャル層とは反対側の前記炭化シリコン基板上にオーミックコンタクトをさらに含むことを特徴とする請求項３７に記載の炭化シリコンショットキーダイオード。
  40. 炭化シリコンショットキーダイオードを製造する方法であって、
    炭化シリコンドリフト領域を形成すること、
    前記炭化シリコンドリフト領域上にショットキーコンタクトを形成すること、および、
    前記ダイオードの前記炭化シリコンドリフト領域内に配置された炭化シリコン接合障壁領域を形成すること
    を含み、前記接合障壁領域は、
    前記ダイオードの前記ドリフト領域内にあって第１のピークキャリア濃度を有する第１の注入された炭化シリコン領域と、
    前記ドリフト領域内にあって、前記第１の炭化シリコン領域と前記ショットキーコンタクトとの間に配置され、前記第１の炭化シリコン領域および前記ショットキーコンタクトと電気的に接触し、前記第１のピークキャリア濃度よりも低い第２のピークキャリア濃度を有する第２の注入された炭化シリコン領域と
    を含むことを特徴とする方法。
  41. 前記ドリフト領域はｎ型炭化シリコンを含み、前記第１および第２の領域はｐ型炭化シリコンを含むことを特徴とする請求項４０に記載の方法。
  42. 前記第２の炭化シリコン領域は、前記ドリフト領域内に約０．０１から約０．５μｍ延び、前記第１の炭化シリコン領域は、前記ドリフト領域内に約０．１から約１μｍ延びることを特徴とする請求項４１に記載の方法。
  43. 前記第２の炭化シリコン領域は、約１×１０１５ｃｍ−３から約５×１０１８ｃｍ−３の表面ドーピング濃度を有することを特徴とする請求項４４に記載の方法。
  44. 前記炭化シリコンドリフト領域を形成することは、第１のｎ型炭化シリコンエピタキシャル層を、前記第１のｎ型炭化シリコンエピタキシャル層のキャリア濃度よりも高いキャリア濃度を有するｎ型炭化シリコン基板上に形成することを含むことを特徴とする請求項４１に記載の方法。
  45. 前記第１の炭化シリコンエピタキシャル層と前記ｎ型炭化シリコン基板との間に配置された第２のｎ型炭化シリコンエピタキシャル層を形成することをさらに含み、前記第２のｎ型炭化シリコンエピタキシャル層は、前記第１のｎ型炭化シリコンエピタキシャル層よりも高いキャリア濃度を有することを特徴とする請求項４４に記載の方法。
  46. 前記炭化シリコン接合障壁領域を取り囲む複数のフローティングフィールドリングを形成することをさらに含むことを特徴とする請求項４０に記載の方法。
  47. 前記第２の注入された領域は、前記ショットキーコンタクトとの抵抗性接合を形成することを特徴とする請求項４０に記載の方法。
  48. 前記第２の注入された領域は、前記ショットキーコンタクトとのショットキー接合を形成することを特徴とする請求項４０に記載の方法。
  49. 炭化シリコンショットキーダイオードであって、
    炭化シリコンドリフト領域と、
    前記炭化シリコンドリフト領域上のショットキーコンタクトと、
    前記ダイオードの前記炭化シリコンドリフト領域内に配置された炭化シリコン接合障壁領域と、
    前記炭化シリコン接合障壁領域と前記ショットキーコンタクトの間に配置された絶縁層と
    を含むことを特徴とする炭化シリコンショットキーダイオード。
  50. 前記ドリフト領域はｎ型炭化シリコンを含み、前記炭化シリコン接合障壁領域はｐ型炭化シリコンを含むことを特徴とする請求項４９に記載の炭化シリコンショットキーダイオード。
  51. 前記ドリフト領域は第１のｎ型炭化シリコンエピタキシャル層を含むことを特徴とする請求項５０に記載の炭化シリコンショットキーダイオード。
  52. 前記第１のｎ型炭化シリコンエピタキシャル層のキャリア濃度よりも高いキャリア濃度を有するｎ型炭化シリコン基板をさらに含み、前記第１のｎ型炭化シリコンエピタキシャル層は前記ｎ型炭化シリコン基板上に配置されていることを特徴とする請求項５１に記載の炭化シリコンショットキーダイオード。
  53. 前記第１の炭化シリコンエピタキシャル層と前記ｎ型炭化シリコン基板との間に配置された第２のｎ型炭化シリコンエピタキシャル層をさらに含み、前記第２のｎ型炭化シリコンエピタキシャル層は、前記第１のｎ型炭化シリコンエピタキシャル層よりも高いキャリア濃度を有することを特徴とする請求項５２に記載の炭化シリコンショットキーダイオード。
  54. 前記第１のｎ型炭化シリコンエピタキシャル層とは反対側の前記炭化シリコン基板上にオーミックコンタクトをさらに含むことを特徴とする請求項５２に記載の炭化シリコンショットキーダイオード。
  55. 炭化シリコンショットキーダイオードを製造する方法であって、
    炭化シリコンドリフト領域を形成すること、
    前記炭化シリコンドリフト領域上にショットキーコンタクトを形成すること、
    前記ダイオードの前記炭化シリコンドリフト領域内に配置された炭化シリコン接合障壁領域を形成すること、および、
    前記炭化シリコン接合障壁領域と前記ショットキーコンタクトとの間に配置された絶縁層を形成すること
    を含むことを特徴とする方法。
  56. 前記ドリフト領域はｎ型炭化シリコンを含み、前記炭化シリコン接合障壁領域はｐ型炭化シリコンを含むことを特徴とする請求項５５に記載の方法。
  57. 前記炭化シリコンドリフト領域を形成することは、第１のｎ型炭化シリコンエピタキシャル層を形成することを含むことを特徴とする請求項５６に記載の方法。
  58. 前記第１のｎ型炭化シリコンエピタキシャル層のキャリア濃度よりも高いキャリア濃度を有するｎ型炭化シリコン基板をさらに含み、前記第１のｎ型炭化シリコンエピタキシャル層は前記ｎ型炭化シリコン基板上に形成されることを特徴とする請求項５７に記載の方法。
  59. 前記第１の炭化シリコンエピタキシャル層と前記ｎ型炭化シリコン基板との間に配置された第２のｎ型炭化シリコンエピタキシャル層を形成することをさらに含み、前記第２のｎ型炭化シリコンエピタキシャル層は、前記第１のｎ型炭化シリコンエピタキシャル層よりも高いキャリア濃度を有することを特徴とする請求項５８に記載の方法。
  60. 前記第１のｎ型炭化シリコンエピタキシャル層とは反対側の前記炭化シリコン基板上にオーミックコンタクトをさらに含むことを特徴とする請求項５２に記載の方法。
  61. 前記炭化シリコン接合障壁領域を取り囲む複数のフローティングフィールドリングを形成することをさらに含むことを特徴とする請求項５５に記載の方法。
JP2008511363A 2005-05-11 2006-05-10 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード Active JP5452914B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/126,816 2005-05-11
US11/126,816 US8901699B2 (en) 2005-05-11 2005-05-11 Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
PCT/US2006/018260 WO2006122252A2 (en) 2005-05-11 2006-05-10 Silicon carbide junction barrier schottky diodes with suppressed minority carrier injection

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012002273A Division JP5616911B2 (ja) 2005-05-11 2012-01-10 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード

Publications (2)

Publication Number Publication Date
JP2008541459A true JP2008541459A (ja) 2008-11-20
JP5452914B2 JP5452914B2 (ja) 2014-03-26

Family

ID=36917427

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008511363A Active JP5452914B2 (ja) 2005-05-11 2006-05-10 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード
JP2012002273A Active JP5616911B2 (ja) 2005-05-11 2012-01-10 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012002273A Active JP5616911B2 (ja) 2005-05-11 2012-01-10 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード

Country Status (7)

Country Link
US (1) US8901699B2 (ja)
EP (1) EP1880423B1 (ja)
JP (2) JP5452914B2 (ja)
KR (1) KR101503527B1 (ja)
CN (1) CN101223647B (ja)
TW (1) TWI422029B (ja)
WO (1) WO2006122252A2 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231438A (ja) * 2008-03-21 2009-10-08 Sumco Corp 炭化珪素ウェーハ
JP2010080797A (ja) * 2008-09-29 2010-04-08 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2011521471A (ja) * 2008-05-21 2011-07-21 クリー インコーポレイテッド 電流サージ能力を有する接合型バリアショットキーダイオード
WO2011141981A1 (ja) * 2010-05-10 2011-11-17 株式会社日立製作所 半導体装置
JP2012156154A (ja) * 2011-01-21 2012-08-16 Mitsubishi Electric Corp 電力用半導体装置
JP2012182404A (ja) * 2011-03-03 2012-09-20 Toshiba Corp 半導体整流装置
JP2012231019A (ja) * 2011-04-26 2012-11-22 Hitachi Ltd 炭化珪素ダイオード
JP2013101994A (ja) * 2011-11-07 2013-05-23 Toyota Motor Corp ダイオードの製造方法
JP2013522876A (ja) * 2010-03-08 2013-06-13 クリー インコーポレイテッド ヘテロ接合障壁領域を含む半導体デバイス及びその製造方法
JP2014011285A (ja) * 2012-06-29 2014-01-20 Mitsubishi Electric Corp 半導体装置
US9231122B2 (en) 2011-09-11 2016-01-05 Cree, Inc. Schottky diode
JP2016208016A (ja) * 2015-04-15 2016-12-08 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法
JP2018074170A (ja) * 2011-05-18 2018-05-10 ローム株式会社 半導体装置
JP2019525457A (ja) * 2016-06-30 2019-09-05 ゼネラル・エレクトリック・カンパニイ 電荷平衡ｊｂｓダイオードのための活性領域設計
JP2019153676A (ja) * 2018-03-02 2019-09-12 株式会社東芝 半導体装置
US11004940B1 (en) 2020-07-31 2021-05-11 Genesic Semiconductor Inc. Manufacture of power devices having increased cross over current
WO2022047349A2 (en) 2020-08-31 2022-03-03 Genesic Semiconductor Inc. Design and manufacture of improved power devices

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071525B2 (en) * 2004-01-27 2006-07-04 International Rectifier Corporation Merged P-i-N schottky structure
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
TWI278090B (en) 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US8368165B2 (en) * 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US7880166B2 (en) * 2006-05-10 2011-02-01 Ho-Yuan Yu Fast recovery reduced p-n junction rectifier
US8669554B2 (en) 2006-05-10 2014-03-11 Ho-Yuan Yu Fast recovery reduced p-n junction rectifier
US9627552B2 (en) * 2006-07-31 2017-04-18 Vishay-Siliconix Molybdenum barrier metal for SiC Schottky diode and process of manufacture
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
EP2631951B1 (en) 2006-08-17 2017-10-11 Cree, Inc. High power insulated gate bipolar transistors
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP4375439B2 (ja) * 2007-05-30 2009-12-02 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4333782B2 (ja) * 2007-07-05 2009-09-16 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP2009094203A (ja) * 2007-10-05 2009-04-30 Denso Corp 炭化珪素半導体装置
JP2009094433A (ja) * 2007-10-12 2009-04-30 National Institute Of Advanced Industrial & Technology 炭化珪素装置
US20090224354A1 (en) * 2008-03-05 2009-09-10 Cree, Inc. Junction barrier schottky diode with submicron channels
JP5546759B2 (ja) * 2008-08-05 2014-07-09 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2010238835A (ja) * 2009-03-31 2010-10-21 Fuji Electric Systems Co Ltd 複合半導体整流素子とそれを用いた電力変換装置
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8169022B2 (en) 2009-06-19 2012-05-01 Ss Sc Ip, Llc Vertical junction field effect transistors and diodes having graded doped regions and methods of making
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
DE102009028252A1 (de) * 2009-08-05 2011-02-10 Robert Bosch Gmbh Halbleiteranordnung
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
JP5787655B2 (ja) * 2010-11-26 2015-09-30 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP5406171B2 (ja) * 2010-12-08 2014-02-05 ローム株式会社 ＳｉＣ半導体装置
CN102184971A (zh) * 2011-04-02 2011-09-14 张家港意发功率半导体有限公司 沟槽型碳化硅肖特基功率器件
US9318623B2 (en) 2011-04-05 2016-04-19 Cree, Inc. Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
CN102931215B (zh) * 2011-08-11 2015-02-04 上海华虹宏力半导体制造有限公司 集成有低漏电肖特基二极管的igbt结构及其制备方法
WO2013036370A1 (en) 2011-09-11 2013-03-14 Cree, Inc. High current density power module comprising transistors with improved layout
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8749015B2 (en) * 2011-11-17 2014-06-10 Avogy, Inc. Method and system for fabricating floating guard rings in GaN materials
JP2013110388A (ja) * 2011-10-28 2013-06-06 Hitachi Ltd 半導体装置
US9496344B2 (en) * 2012-03-30 2016-11-15 Mitsubishi Electric Corporation Semiconductor device including well regions with different impurity densities
KR101416361B1 (ko) * 2012-09-14 2014-08-06 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
CN102983177B (zh) * 2012-12-07 2016-12-21 杭州士兰集成电路有限公司 肖特基二极管及其制作方法
US10181532B2 (en) * 2013-03-15 2019-01-15 Cree, Inc. Low loss electronic devices having increased doping for reduced resistance and methods of forming the same
JP2014209508A (ja) * 2013-04-16 2014-11-06 住友電気工業株式会社 はんだ付半導体デバイス、実装はんだ付半導体デバイス、はんだ付半導体デバイスの製造方法および実装方法
KR101490937B1 (ko) * 2013-09-13 2015-02-06 현대자동차 주식회사 쇼트키 배리어 다이오드 및 그 제조 방법
US9123557B2 (en) * 2013-11-08 2015-09-01 Sumpro Electronics Corporation Fast recovery rectifier
US10287499B2 (en) * 2014-10-10 2019-05-14 Kanto Denka Kogyo Co., Ltd. Etching gas composition for silicon compound, and etching method
EP3038162B1 (en) * 2014-12-24 2019-09-04 ABB Schweiz AG Junction barrier Schottky rectifier
US9368650B1 (en) * 2015-07-16 2016-06-14 Hestia Power Inc. SiC junction barrier controlled schottky rectifier
CN105002563B (zh) * 2015-08-11 2017-10-24 中国科学院半导体研究所 碳化硅外延层区域掺杂的方法
JP2017045901A (ja) * 2015-08-27 2017-03-02 トヨタ自動車株式会社 還流ダイオードと車載用電源装置
JP6400544B2 (ja) * 2015-09-11 2018-10-03 株式会社東芝 半導体装置
US9502522B1 (en) * 2016-02-29 2016-11-22 Chongqing Pingwei Enterprise Co., Ltd. Mass production process of high voltage and high current Schottky diode with diffused design
JP2017168561A (ja) * 2016-03-15 2017-09-21 富士電機株式会社 半導体装置及びその製造方法
US10971580B2 (en) 2016-12-15 2021-04-06 Griffith University Silicon carbide schottky diodes with tapered negative charge density
CN108735794A (zh) * 2017-04-17 2018-11-02 朱江 肖特基半导体装置
SE541402C2 (en) 2017-09-15 2019-09-17 Ascatron Ab Integration of a schottky diode with a mosfet
JP2019054170A (ja) * 2017-09-15 2019-04-04 株式会社東芝 半導体装置
SE541466C2 (en) 2017-09-15 2019-10-08 Ascatron Ab A concept for silicon carbide power devices
SE541290C2 (en) 2017-09-15 2019-06-11 Ascatron Ab A method for manufacturing a grid
SE541291C2 (en) 2017-09-15 2019-06-11 Ascatron Ab Feeder design with high current capability
CN109062311A (zh) * 2018-08-18 2018-12-21 卢国安 Pn结肖特基结的新型使用方法
CN109087858B (zh) * 2018-10-29 2024-06-11 深圳基本半导体有限公司 一种优化沟槽的肖特基结势磊二极管及其制作方法
US10957759B2 (en) * 2018-12-21 2021-03-23 General Electric Company Systems and methods for termination in silicon carbide charge balance power devices
CN110364575A (zh) * 2019-07-23 2019-10-22 中国科学院长春光学精密机械与物理研究所 一种具有浮动场环终端结构的结势垒肖特基二极管及其制备方法
CN112713199B (zh) * 2019-10-25 2022-10-11 株洲中车时代电气股份有限公司 碳化硅肖特基二极管及其制备方法
US11749758B1 (en) 2019-11-05 2023-09-05 Semiq Incorporated Silicon carbide junction barrier schottky diode with wave-shaped regions
US11469333B1 (en) 2020-02-19 2022-10-11 Semiq Incorporated Counter-doped silicon carbide Schottky barrier diode
CN113299732A (zh) * 2020-02-24 2021-08-24 珠海格力电器股份有限公司 半导体器件、芯片、设备和制造方法
CN111640782B (zh) * 2020-04-20 2022-07-12 元山(济南)电子科技有限公司 多种元胞设计的复合PiN肖特基二极管
US11164979B1 (en) * 2020-08-06 2021-11-02 Vanguard International Semiconductor Corporation Semiconductor device
JP2022044997A (ja) * 2020-09-08 2022-03-18 富士電機株式会社 半導体装置および半導体装置の製造方法
TWI782390B (zh) * 2021-01-08 2022-11-01 力晶積成電子製造股份有限公司 半導體結構
CN113035963A (zh) * 2021-02-03 2021-06-25 厦门市三安集成电路有限公司 碳化硅外延片、碳化硅二极管器件及其制备方法
CN113555447B (zh) * 2021-06-09 2024-02-09 浙江芯科半导体有限公司 一种基于金刚石终端结构的4H-SiC肖特基二极管及制作方法
CN113451127B (zh) * 2021-06-28 2023-03-24 湖南三安半导体有限责任公司 一种功率器件及其制备方法
CN113990934B (zh) * 2021-10-29 2023-07-28 西安微电子技术研究所 一种SiC JBS元胞结构及制备方法
CN114864704B (zh) * 2022-07-11 2022-09-27 成都功成半导体有限公司 具有终端保护装置的碳化硅jbs及其制备方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264812A (ja) * 1995-03-20 1996-10-11 Fuji Electric Co Ltd 炭化けい素ショットキーダイオードの製造方法
JPH10233515A (ja) * 1996-12-19 1998-09-02 Toshiba Corp ショットキーバリア半導体装置とその製造方法
JP2000252478A (ja) * 1999-02-26 2000-09-14 Hitachi Ltd ショットキーバリアダイオード
JP2000349304A (ja) * 1999-06-04 2000-12-15 Hitachi Ltd ショットキーダイオード
JP2001085704A (ja) * 1999-09-14 2001-03-30 Hitachi Ltd ＳｉＣショットキーダイオード
JP2001094095A (ja) * 1999-09-21 2001-04-06 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2002261295A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk ショットキーダイオード、ｐｎ接合ダイオード、ｐｉｎ接合ダイオード、および製造方法
JP2002314099A (ja) * 2001-04-09 2002-10-25 Denso Corp ショットキーダイオード及びその製造方法
US20030020133A1 (en) * 2001-07-25 2003-01-30 Fanny Dahlqvist Method concerning a junction barrier schottky diode, such a diode and use thereof
JP2003506903A (ja) * 1999-08-10 2003-02-18 イノベイティブ・テクノロジー・ライセンシング・エルエルシー ハイパワー整流器
JP2003101039A (ja) * 2001-07-17 2003-04-04 Toshiba Corp 高耐圧半導体装置

Family Cites Families (170)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL230857A (ja) 1958-08-26
NL108185C (ja) 1958-08-27
BE760009A (fr) 1969-12-10 1971-05-17 Western Electric Co Oscillateur a haute frequence
US4096622A (en) 1975-07-31 1978-06-27 General Motors Corporation Ion implanted Schottky barrier diode
US4310568A (en) 1976-12-29 1982-01-12 International Business Machines Corporation Method of fabricating improved Schottky barrier contacts
US4262295A (en) 1978-01-30 1981-04-14 Hitachi, Ltd. Semiconductor device
DE2916114A1 (de) 1978-04-21 1979-10-31 Hitachi Ltd Halbleitervorrichtung
US4333100A (en) 1978-05-31 1982-06-01 Harris Corporation Aluminum Schottky contacts and silicon-aluminum interconnects for integrated circuits
US4329699A (en) 1979-03-26 1982-05-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JPS55143042A (en) 1979-04-25 1980-11-08 Hitachi Ltd Semiconductor device
FR2460040A1 (fr) 1979-06-22 1981-01-16 Thomson Csf Procede pour realiser une diode schottky a tenue en tension amelioree
JPS56131977U (ja) 1980-02-29 1981-10-06
US4356475A (en) 1980-09-12 1982-10-26 Siemens Aktiengesellschaft System containing a predetermined number of monitoring devices and at least one central station
US4414737A (en) 1981-01-30 1983-11-15 Tokyo Shibaura Denki Kabushiki Kaisha Production of Schottky barrier diode
US4691435A (en) 1981-05-13 1987-09-08 International Business Machines Corporation Method for making Schottky diode having limited area self-aligned guard ring
DE3124572A1 (de) 1981-06-23 1982-12-30 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von schottky-dioden
US4476157A (en) 1981-07-29 1984-10-09 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing schottky barrier diode
EP0074642B1 (en) 1981-09-11 1989-06-21 Nippon Telegraph And Telephone Corporation Low-loss and high-speed diodes
US4441931A (en) 1981-10-28 1984-04-10 Bell Telephone Laboratories, Incorporated Method of making self-aligned guard regions for semiconductor device elements
US4518981A (en) 1981-11-12 1985-05-21 Advanced Micro Devices, Inc. Merged platinum silicide fuse and Schottky diode and method of manufacture thereof
JPS58148469U (ja) 1982-03-25 1983-10-05 三洋電機株式会社 石油燃焼器の消火装置
JPS59115574A (ja) 1982-12-23 1984-07-04 Semiconductor Energy Lab Co Ltd 光電変換装置作製方法
US4638551A (en) 1982-09-24 1987-01-27 General Instrument Corporation Schottky barrier device and method of manufacture
US4942440A (en) 1982-10-25 1990-07-17 General Electric Company High voltage semiconductor devices with reduced on-resistance
US4816879A (en) 1982-12-08 1989-03-28 North American Philips Corporation, Signetics Division Schottky-type rectifier having controllable barrier height
US4946803A (en) 1982-12-08 1990-08-07 North American Philips Corp., Signetics Division Method for manufacturing a Schottky-type rectifier having controllable barrier height
KR910006249B1 (ko) 1983-04-01 1991-08-17 가부시기가이샤 히다찌세이사꾸쇼 반도체 장치
JPS59232467A (ja) 1983-06-16 1984-12-27 Toshiba Corp ガ−ドリング付きシヨツトキ−バリヤ−ダイオ−ド
US4641174A (en) 1983-08-08 1987-02-03 General Electric Company Pinch rectifier
US4762806A (en) 1983-12-23 1988-08-09 Sharp Kabushiki Kaisha Process for producing a SiC semiconductor device
CA1270931C (en) 1984-06-15 1990-06-26 HEAT-INSENSITIVE THIN-FILM PHOTOELECTRIC CONVERTER WITH AN ANTI-DIFFUSION LAYER
EP0182088B1 (de) 1984-10-26 1990-03-21 Siemens Aktiengesellschaft Schottky-Kontakt auf einer Halbleiteroberfläche und Verfahren zu dessen Herstellung
US4742377A (en) 1985-02-21 1988-05-03 General Instrument Corporation Schottky barrier device with doped composite guard ring
US4692991A (en) 1985-07-19 1987-09-15 Signetics Corporation Method of controlling forward voltage across Schottky diode
JPS6271271A (ja) 1985-09-24 1987-04-01 Sharp Corp 炭化珪素半導体の電極構造
US4738937A (en) 1985-10-22 1988-04-19 Hughes Aircraft Company Method of making ohmic contact structure
JPS62279672A (ja) 1986-05-28 1987-12-04 Kanegafuchi Chem Ind Co Ltd 半導体装置
US4742017A (en) 1986-06-20 1988-05-03 Ford Aerospace Corporation Implantation method for forming Schottky barrier photodiodes
US4907040A (en) 1986-09-17 1990-03-06 Konishiroku Photo Industry Co., Ltd. Thin film Schottky barrier device
CA1285334C (en) * 1987-01-13 1991-06-25 Rick C. Jerome Schottky barrier diode with highly doped surface region
JPS63133569U (ja) 1987-02-20 1988-09-01
US4835580A (en) 1987-04-30 1989-05-30 Texas Instruments Incorporated Schottky barrier diode and method
US4901120A (en) 1987-06-10 1990-02-13 Unitrode Corporation Structure for fast-recovery bipolar devices
US4998148A (en) 1987-08-05 1991-03-05 Robert Essaff Schottky diode having injected current collector
US4875083A (en) 1987-10-26 1989-10-17 North Carolina State University Metal-insulator-semiconductor capacitor formed on silicon carbide
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US5027166A (en) 1987-12-04 1991-06-25 Sanken Electric Co., Ltd. High voltage, high speed Schottky semiconductor device and method of fabrication
JPH01225377A (ja) 1988-03-04 1989-09-08 Mitsubishi Cable Ind Ltd Ｌｅｄアレイ
JP2671259B2 (ja) 1988-03-28 1997-10-29 住友電気工業株式会社 ショットキー接合半導体装置
JPH0817229B2 (ja) 1988-03-31 1996-02-21 サンケン電気株式会社 半導体装置
US5270252A (en) 1988-10-25 1993-12-14 United States Of America As Represented By The Secretary Of The Navy Method of forming platinum and platinum silicide schottky contacts on beta-silicon carbide
JPH0618276B2 (ja) 1988-11-11 1994-03-09 サンケン電気株式会社 半導体装置
US4918497A (en) 1988-12-14 1990-04-17 Cree Research, Inc. Blue light emitting diode formed in silicon carbide
JP2704181B2 (ja) 1989-02-13 1998-01-26 日本電信電話株式会社 化合物半導体単結晶薄膜の成長方法
US5087949A (en) 1989-06-27 1992-02-11 Hewlett-Packard Company Light-emitting diode with diagonal faces
US4982260A (en) 1989-10-02 1991-01-01 General Electric Company Power rectifier with trenches
JP2590284B2 (ja) 1990-02-28 1997-03-12 株式会社日立製作所 半導体装置及びその製造方法
US5278443A (en) 1990-02-28 1994-01-11 Hitachi, Ltd. Composite semiconductor device with Schottky and pn junctions
US5075756A (en) 1990-02-12 1991-12-24 At&T Bell Laboratories Low resistance contacts to semiconductor materials
JP2513055B2 (ja) 1990-02-14 1996-07-03 日本電装株式会社 半導体装置の製造方法
JP2730271B2 (ja) 1990-03-07 1998-03-25 住友電気工業株式会社 半導体装置
JPH03278463A (ja) 1990-03-27 1991-12-10 Canon Inc ショットキーダイオードの形成方法
US5184198A (en) 1990-08-15 1993-02-02 Solid State Devices, Inc. Special geometry Schottky diode
US5109256A (en) 1990-08-17 1992-04-28 National Semiconductor Corporation Schottky barrier diodes and Schottky barrier diode-clamped transistors and method of fabrication
US5225359A (en) 1990-08-17 1993-07-06 National Semiconductor Corporation Method of fabricating Schottky barrier diodes and Schottky barrier diode-clamped transistors
JP3023853B2 (ja) 1990-08-23 2000-03-21 富士通株式会社 半導体装置の製造方法
JP3160914B2 (ja) 1990-12-26 2001-04-25 豊田合成株式会社 窒化ガリウム系化合物半導体レーザダイオード
US5075740A (en) 1991-01-28 1991-12-24 Sanken Electric Co., Ltd. High speed, high voltage schottky semiconductor device
CA2064146C (en) 1991-03-28 1997-08-12 Hisashi Ariyoshi Schottky barrier diode and a method of manufacturing thereof
US5262669A (en) 1991-04-19 1993-11-16 Shindengen Electric Manufacturing Co., Ltd. Semiconductor rectifier having high breakdown voltage and high speed operation
US5221638A (en) 1991-09-10 1993-06-22 Sanken Electric Co., Ltd. Method of manufacturing a Schottky barrier semiconductor device
US5583348A (en) 1991-12-03 1996-12-10 Motorola, Inc. Method for making a schottky diode that is compatible with high performance transistor structures
US5241195A (en) 1992-08-13 1993-08-31 North Carolina State University At Raleigh Merged P-I-N/Schottky power rectifier having extended P-I-N junction
US5262668A (en) 1992-08-13 1993-11-16 North Carolina State University At Raleigh Schottky barrier rectifier including schottky barrier regions of differing barrier heights
JP2809253B2 (ja) 1992-10-02 1998-10-08 富士電機株式会社 注入制御型ショットキーバリア整流素子
JP3099557B2 (ja) 1992-11-09 2000-10-16 富士電機株式会社 ダイオード
US5418185A (en) 1993-01-21 1995-05-23 Texas Instruments Incorporated Method of making schottky diode with guard ring
US5614755A (en) 1993-04-30 1997-03-25 Texas Instruments Incorporated High voltage Shottky diode
US6049447A (en) 1993-09-08 2000-04-11 Siemens Ag Current limiting device
DE59306420D1 (de) 1993-09-08 1997-06-12 Siemens Ag Strombegrenzer
JP3085078B2 (ja) 1994-03-04 2000-09-04 富士電機株式会社 炭化けい素電子デバイスの製造方法
US5442200A (en) 1994-06-03 1995-08-15 Advanced Technology Materials, Inc. Low resistance, stable ohmic contacts to silcon carbide, and method of making the same
TW286435B (ja) 1994-07-27 1996-09-21 Siemens Ag
US5736753A (en) 1994-09-12 1998-04-07 Hitachi, Ltd. Semiconductor device for improved power conversion having a hexagonal-system single-crystal silicon carbide
JPH0897441A (ja) 1994-09-26 1996-04-12 Fuji Electric Co Ltd 炭化けい素ショットキーダイオードの製造方法
US5750264A (en) 1994-10-19 1998-05-12 Matsushita Electric Industrial Co., Inc. Electronic component and method for fabricating the same
SE9501312D0 (sv) 1995-04-10 1995-04-10 Abb Research Ltd Method for procucing a semiconductor device
DE19514081A1 (de) 1995-04-13 1996-10-17 Siemens Ag Verfahren zum Herstellen eines elektrischen Kontakts auf einer SiC-Oberfläche
DE19514079A1 (de) 1995-04-13 1996-10-17 Siemens Ag Verfahren zum Passivieren einer Siliciumcarbid-Oberfläche gegenüber Sauerstoff
US5760466A (en) 1995-04-20 1998-06-02 Kyocera Corporation Semiconductor device having improved heat resistance
US6078090A (en) 1997-04-02 2000-06-20 Siliconix Incorporated Trench-gated Schottky diode with integral clamping diode
JP3272242B2 (ja) 1995-06-09 2002-04-08 三洋電機株式会社 半導体装置
SE515261C2 (sv) 1995-06-12 2001-07-09 Abb Research Ltd Kontaktorutrustning
US6002148A (en) 1995-06-30 1999-12-14 Motorola, Inc. Silicon carbide transistor and method
JP3581447B2 (ja) 1995-08-22 2004-10-27 三菱電機株式会社 高耐圧半導体装置
US5967795A (en) 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
JPH0982587A (ja) 1995-09-08 1997-03-28 Hewlett Packard Co <Hp> 非方形電子チップの製造方法
US5877515A (en) 1995-10-10 1999-03-02 International Rectifier Corporation SiC semiconductor device
US5849620A (en) 1995-10-18 1998-12-15 Abb Research Ltd. Method for producing a semiconductor device comprising an implantation step
US5949124A (en) 1995-10-31 1999-09-07 Motorola, Inc. Edge termination structure
JP3608858B2 (ja) 1995-12-18 2005-01-12 三菱電機株式会社 赤外線検出器及びその製造方法
SE9600199D0 (sv) 1996-01-19 1996-01-19 Abb Research Ltd A semiconductor device with a low resistance ohmic contact between a metal layer and a SiC-layer
US5696025A (en) 1996-02-02 1997-12-09 Micron Technology, Inc. Method of forming guard ringed schottky diode
US5779924A (en) 1996-03-22 1998-07-14 Hewlett-Packard Company Ordered interface texturing for a light emitting device
DE19612216A1 (de) 1996-03-27 1997-10-02 Siemens Ag Elektronisches Abzweigschaltgerät
SE9601174D0 (sv) 1996-03-27 1996-03-27 Abb Research Ltd A method for producing a semiconductor device having a semiconductor layer of SiC and such a device
US5612232A (en) 1996-03-29 1997-03-18 Motorola Method of fabricating semiconductor devices and the devices
JP3147331B2 (ja) 1996-04-02 2001-03-19 株式会社ワコール 補整機能を備えた股部を有する衣類
KR100312568B1 (ko) 1996-04-18 2003-06-19 마쯔시다덴기산교 가부시키가이샤 Sic 소자 및 그 제조방법
DE19616605C2 (de) 1996-04-25 1998-03-26 Siemens Ag Schottkydiodenanordnung und Verfahren zur Herstellung
US5612567A (en) 1996-05-13 1997-03-18 North Carolina State University Schottky barrier rectifiers and methods of forming same
US5742076A (en) 1996-06-05 1998-04-21 North Carolina State University Silicon carbide switching devices having near ideal breakdown voltage capability and ultralow on-state resistance
US5763905A (en) 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
US5801836A (en) 1996-07-16 1998-09-01 Abb Research Ltd. Depletion region stopper for PN junction in silicon carbide
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5677572A (en) 1996-07-29 1997-10-14 Eastman Kodak Company Bilayer electrode on a n-type semiconductor
SE9602993D0 (sv) 1996-08-16 1996-08-16 Abb Research Ltd A bipolar semiconductor device having semiconductor layers of SiC and a method for producing a semiconductor device of SiC
US5898128A (en) 1996-09-11 1999-04-27 Motorola, Inc. Electronic component
SE515457C2 (sv) 1996-09-20 2001-08-06 Abb Research Ltd Metod och anordning vid effektransistor
DE19639773A1 (de) 1996-09-27 1998-04-02 Abb Patent Gmbh Dreiphasiger Matrix-Stromrichter und Verfahren zum Betrieb
US6204545B1 (en) 1996-10-09 2001-03-20 Josuke Nakata Semiconductor device
JP3123452B2 (ja) 1996-12-10 2001-01-09 富士電機株式会社 ショットキーバリアダイオード
SE9700141D0 (sv) 1997-01-20 1997-01-20 Abb Research Ltd A schottky diode of SiC and a method for production thereof
SE9700156D0 (sv) 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
JPH10256604A (ja) 1997-03-11 1998-09-25 Rohm Co Ltd 半導体発光素子
DE19712561C1 (de) 1997-03-25 1998-04-30 Siemens Ag SiC-Halbleiteranordnung mit hoher Kanalbeweglichkeit
JP3779027B2 (ja) 1997-03-28 2006-05-24 株式会社東芝 整流装置
CN1131548C (zh) 1997-04-04 2003-12-17 松下电器产业株式会社 半导体装置
US5956578A (en) 1997-04-23 1999-09-21 Motorola, Inc. Method of fabricating vertical FET with Schottky diode
SE9701724D0 (sv) 1997-05-09 1997-05-09 Abb Research Ltd A pn-diode of SiC and a method for production thereof
US6049578A (en) 1997-06-06 2000-04-11 Abb Combustion Engineering Nuclear Power, Inc. Digital plant protection system
SE9702220D0 (sv) 1997-06-11 1997-06-11 Abb Research Ltd A semiconductor device with a junction termination and a method for production thereof
US5932894A (en) 1997-06-26 1999-08-03 Abb Research Ltd. SiC semiconductor device comprising a pn junction
US6054752A (en) 1997-06-30 2000-04-25 Denso Corporation Semiconductor device
KR100632137B1 (ko) 1997-07-19 2006-10-19 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 반도체 디바이스 어셈블리, 하프 브리지 구동 회로, 솔레노이드 구동 회로, 풀 브리지 구동 회로 및 전압 레벨 변환기 회로
DE69834096T2 (de) 1997-09-03 2007-01-04 Koninklijke Philips Electronics N.V. Verfahren zur herstellung einer halbleiteranordnung mit schottky-übergang
DE19740195C2 (de) 1997-09-12 1999-12-02 Siemens Ag Halbleiterbauelement mit Metall-Halbleiterübergang mit niedrigem Sperrstrom
TW393785B (en) 1997-09-19 2000-06-11 Siemens Ag Method to produce many semiconductor-bodies
DE19861398B4 (de) 1997-10-03 2010-12-09 Rohm Co. Ltd., Kyoto Licht abstrahlende Halbleitervorrichtung
US6171959B1 (en) 1998-01-20 2001-01-09 Motorola, Inc. Method for making a semiconductor device
US6096618A (en) 1998-01-20 2000-08-01 International Business Machines Corporation Method of making a Schottky diode with sub-minimum guard ring
JPH11214800A (ja) 1998-01-28 1999-08-06 Sony Corp 半導体装置およびその製造方法
JP4157184B2 (ja) 1998-02-18 2008-09-24 株式会社東芝 高耐圧半導体素子
US6091085A (en) 1998-02-19 2000-07-18 Agilent Technologies, Inc. GaN LEDs with improved output coupling efficiency
SE512259C2 (sv) 1998-03-23 2000-02-21 Abb Research Ltd Halvledaranordning bestående av dopad kiselkarbid vilken innefattar en pn-övergång som uppvisar åtminstone en ihålig defekt och förfarande för dess framställning
US6046465A (en) 1998-04-17 2000-04-04 Hewlett-Packard Company Buried reflectors for light emitters in epitaxial material and method for producing same
JP3699823B2 (ja) 1998-05-19 2005-09-28 株式会社東芝 半導体装置
JPH11340576A (ja) 1998-05-28 1999-12-10 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体デバイス
SE9802909L (sv) 1998-08-31 1999-10-13 Abb Research Ltd Metod för framställning av en pn-övergång för en halvledaranordning av SiC samt en halvledaranordning av SiC med pn-övergång
US6169294B1 (en) 1998-09-08 2001-01-02 Epistar Co. Inverted light emitting diode
DE19853743C2 (de) 1998-11-21 2000-10-12 Micronas Intermetall Gmbh Halbleiter-Bauelement mit wenigstens einer Zenerdiode und wenigstens einer dazu parallel geschalteten Schottky-Diode sowie Verfahren zum Herstellen der Halbleiter-Bauelemente
JP2000195827A (ja) 1998-12-25 2000-07-14 Oki Electric Ind Co Ltd Ｌｅｄアレイチップおよびその製造方法ならびにダイシング装置
EP1064684A1 (de) 1999-01-15 2001-01-03 Infineon Technologies AG Randabschluss für ein halbleiterbauelement, schottky-diode mit einem randabschluss und verfahren zur herstellung einer schottky-diode
US6320206B1 (en) 1999-02-05 2001-11-20 Lumileds Lighting, U.S., Llc Light emitting devices having wafer bonded aluminum gallium indium nitride structures and mirror stacks
US6066884A (en) 1999-03-19 2000-05-23 Lucent Technologies Inc. Schottky diode guard ring structures
US6313482B1 (en) 1999-05-17 2001-11-06 North Carolina State University Silicon carbide power devices having trench-based silicon carbide charge coupling regions therein
US6133589A (en) 1999-06-08 2000-10-17 Lumileds Lighting, U.S., Llc AlGaInN-based LED having thick epitaxial layer for improved light extraction
FR2797094B1 (fr) * 1999-07-28 2001-10-12 St Microelectronics Sa Procede de fabrication de composants unipolaires
GB2355110A (en) 1999-08-11 2001-04-11 Mitel Semiconductor Ltd High voltage semiconductor device termination structure
ATE288623T1 (de) 1999-09-22 2005-02-15 Siced Elect Dev Gmbh & Co Kg Sic-halbleitervorrichtung mit einem schottky- kontakt und verfahren zu deren herstellung
FR2803103B1 (fr) 1999-12-24 2003-08-29 St Microelectronics Sa Diode schottky sur substrat de carbure de silicium
US6573128B1 (en) 2000-11-28 2003-06-03 Cree, Inc. Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same
CN1520616A (zh) * 2001-04-11 2004-08-11 ��˹�������뵼�幫˾ 具有防止基区穿通的横向延伸基区屏蔽区的功率半导体器件及其制造方法
TW513815B (en) * 2001-10-12 2002-12-11 Ind Tech Res Inst Silicon carbide dual metal trench Schottky diode and its manufacture method
FR2832547A1 (fr) * 2001-11-21 2003-05-23 St Microelectronics Sa Procede de realisation d'une diode schottky sur substrat de carbure de silicium
US7183575B2 (en) 2002-02-19 2007-02-27 Nissan Motor Co., Ltd. High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
JP4224253B2 (ja) * 2002-04-24 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法
US7026650B2 (en) 2003-01-15 2006-04-11 Cree, Inc. Multiple floating guard ring edge termination for silicon carbide devices
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US7199442B2 (en) * 2004-07-15 2007-04-03 Fairchild Semiconductor Corporation Schottky diode structure to reduce capacitance and switching losses and method of making same

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264812A (ja) * 1995-03-20 1996-10-11 Fuji Electric Co Ltd 炭化けい素ショットキーダイオードの製造方法
JPH10233515A (ja) * 1996-12-19 1998-09-02 Toshiba Corp ショットキーバリア半導体装置とその製造方法
JP2000252478A (ja) * 1999-02-26 2000-09-14 Hitachi Ltd ショットキーバリアダイオード
JP2000349304A (ja) * 1999-06-04 2000-12-15 Hitachi Ltd ショットキーダイオード
JP2003506903A (ja) * 1999-08-10 2003-02-18 イノベイティブ・テクノロジー・ライセンシング・エルエルシー ハイパワー整流器
JP2001085704A (ja) * 1999-09-14 2001-03-30 Hitachi Ltd ＳｉＣショットキーダイオード
JP2001094095A (ja) * 1999-09-21 2001-04-06 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2002261295A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk ショットキーダイオード、ｐｎ接合ダイオード、ｐｉｎ接合ダイオード、および製造方法
JP2002314099A (ja) * 2001-04-09 2002-10-25 Denso Corp ショットキーダイオード及びその製造方法
JP2003101039A (ja) * 2001-07-17 2003-04-04 Toshiba Corp 高耐圧半導体装置
US20030020133A1 (en) * 2001-07-25 2003-01-30 Fanny Dahlqvist Method concerning a junction barrier schottky diode, such a diode and use thereof

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231438A (ja) * 2008-03-21 2009-10-08 Sumco Corp 炭化珪素ウェーハ
US8653534B2 (en) 2008-05-21 2014-02-18 Cree, Inc. Junction Barrier Schottky diodes with current surge capability
JP2011521471A (ja) * 2008-05-21 2011-07-21 クリー インコーポレイテッド 電流サージ能力を有する接合型バリアショットキーダイオード
JP2010080797A (ja) * 2008-09-29 2010-04-08 Toshiba Corp 半導体装置の製造方法および半導体装置
US9595618B2 (en) 2010-03-08 2017-03-14 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
JP2013522876A (ja) * 2010-03-08 2013-06-13 クリー インコーポレイテッド ヘテロ接合障壁領域を含む半導体デバイス及びその製造方法
WO2011141981A1 (ja) * 2010-05-10 2011-11-17 株式会社日立製作所 半導体装置
JP2012156154A (ja) * 2011-01-21 2012-08-16 Mitsubishi Electric Corp 電力用半導体装置
JP2012182404A (ja) * 2011-03-03 2012-09-20 Toshiba Corp 半導体整流装置
US8841683B2 (en) 2011-03-03 2014-09-23 Kabushiki Kaisha Toshiba Semiconductor rectifier device
JP2012231019A (ja) * 2011-04-26 2012-11-22 Hitachi Ltd 炭化珪素ダイオード
JP2018074170A (ja) * 2011-05-18 2018-05-10 ローム株式会社 半導体装置
JP2019176165A (ja) * 2011-05-18 2019-10-10 ローム株式会社 半導体装置
US9231122B2 (en) 2011-09-11 2016-01-05 Cree, Inc. Schottky diode
US9865750B2 (en) 2011-09-11 2018-01-09 Cree, Inc. Schottky diode
JP2013101994A (ja) * 2011-11-07 2013-05-23 Toyota Motor Corp ダイオードの製造方法
JP2014011285A (ja) * 2012-06-29 2014-01-20 Mitsubishi Electric Corp 半導体装置
JP2016208016A (ja) * 2015-04-15 2016-12-08 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法
JP2019525457A (ja) * 2016-06-30 2019-09-05 ゼネラル・エレクトリック・カンパニイ 電荷平衡ｊｂｓダイオードのための活性領域設計
JP7206029B2 (ja) 2016-06-30 2023-01-17 ゼネラル・エレクトリック・カンパニイ 電荷平衡ｊｂｓダイオードのための活性領域設計
JP2019153676A (ja) * 2018-03-02 2019-09-12 株式会社東芝 半導体装置
US11004940B1 (en) 2020-07-31 2021-05-11 Genesic Semiconductor Inc. Manufacture of power devices having increased cross over current
US11798994B2 (en) 2020-07-31 2023-10-24 Genesic Semiconductor Inc. Manufacture of power devices having increased cross over current
US11990519B2 (en) 2020-07-31 2024-05-21 Genesic Semiconductor Inc. And manufacture of power devices having increased cross over current
WO2022047349A2 (en) 2020-08-31 2022-03-03 Genesic Semiconductor Inc. Design and manufacture of improved power devices

Also Published As

Publication number Publication date
TW200735347A (en) 2007-09-16
KR20080014013A (ko) 2008-02-13
WO2006122252A3 (en) 2007-02-15
JP2012070012A (ja) 2012-04-05
CN101223647B (zh) 2010-11-03
EP1880423A2 (en) 2008-01-23
US8901699B2 (en) 2014-12-02
WO2006122252A2 (en) 2006-11-16
EP1880423B1 (en) 2018-07-04
TWI422029B (zh) 2014-01-01
JP5616911B2 (ja) 2014-10-29
KR101503527B1 (ko) 2015-03-17
JP5452914B2 (ja) 2014-03-26
CN101223647A (zh) 2008-07-16
US20060255423A1 (en) 2006-11-16

Similar Documents

Publication Publication Date Title
JP5616911B2 (ja) 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード
JP6203703B2 (ja) ヘテロ接合障壁領域を含む半導体デバイス及びその製造方法
AU2007240996B2 (en) Junction barrier Schottky rectifiers and methods of making thereof
KR101774124B1 (ko) 반도체 장치들 및 그것을 제조하는 방법
JP6072799B2 (ja) 非注入障壁領域を含む半導体デバイス及びその製造方法
JP6425659B2 (ja) ショットキーダイオード及びショットキーダイオードの製造方法
KR100937276B1 (ko) 반도체 디바이스 및 그 제조 방법
KR101675626B1 (ko) 오버랩 도핑 영역을 갖는 쇼트키 다이오드를 포함하는 반도체 디바이스 및 그 제조 방법
US20090289262A1 (en) Junction barrier schottky diodes with current surge capability
US20120228734A1 (en) High breakdown voltage semiconductor rectifier
KR20150048360A (ko) 접합 장벽 쇼트키 다이오드 및 이에 의해 제조된 접합 장벽 쇼트키 다이오드

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111109

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111116

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111208

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121010

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121017

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121112

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121119

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121210

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140106

R150 Certificate of patent or registration of utility model

Ref document number: 5452914

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250