JP7206029B2 - 電荷平衡ｊｂｓダイオードのための活性領域設計 - Google Patents

電荷平衡ｊｂｓダイオードのための活性領域設計 Download PDF

Info

Publication number
JP7206029B2
JP7206029B2 JP2018567576A JP2018567576A JP7206029B2 JP 7206029 B2 JP7206029 B2 JP 7206029B2 JP 2018567576 A JP2018567576 A JP 2018567576A JP 2018567576 A JP2018567576 A JP 2018567576A JP 7206029 B2 JP7206029 B2 JP 7206029B2
Authority
JP
Japan
Prior art keywords
jbs
diode
regions
region
implant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018567576A
Other languages
English (en)
Other versions
JP2019525457A (ja
Inventor
ガンディ，レザ
ボロトニコフ，アレクサンダー・ヴィクトロビッチ
ロゼー，ピーター・アルマーン
リリエンフェルド，デビッド・アラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JP2019525457A publication Critical patent/JP2019525457A/ja
Application granted granted Critical
Publication of JP7206029B2 publication Critical patent/JP7206029B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本明細書に開示する主題はダイオードに関し、より具体的には電荷平衡ダイオードのための活性領域設計に関する。
半導体パワーデバイスに関して、電荷平衡（超接合とも呼ばれる）設計は、いくつかの利点を提供する。例えば、電荷平衡デバイスは、従来のユニポーラデバイス設計と比較して、ドリフト層抵抗の減少、したがって単位面積当たりの伝導損失の減少を示す。ケイ素（Ｓｉ）電荷平衡デバイスでは、活性領域は、第１のドーパント型（例えばｐ型）のいくつかの縦方向ピラーを、第２のドーパント型（例えばｎ型）のＳｉデバイス層に注入または拡散させることによって形成することができる。これらのＳｉ電荷平衡デバイスの縦方向ピラーは、Ｓｉエピタキシャルデバイス層の厚さ（例えば、数十マイクロメートル）を貫通して延在し、これは、既存のＳｉエピタキシー、注入および／または拡散方法を用いて達成することができる。
しかしながら、炭化ケイ素（ＳｉＣ）では、ドーパントは、Ｓｉよりも拡散係数／注入範囲がかなり小さい。その結果、Ｓｉ処理に典型的な注入エネルギーを用いて特徴（例えば、縦方向電荷平衡領域）をＳｉＣエピタキシャル層に形成すると、ドーパントは、Ｓｉ層に対して浸透できたであろう深さまで、ＳｉＣ層に深く浸透することができない。例えば、Ｓｉデバイス製造のための典型的な市販のイオン注入システムは、約３８０ｋｅＶまでのドーパント注入エネルギーを利用する。このような注入エネルギーでは、ＳｉＣエピタキシャル層の表面には、約０．５μｍ～約１μｍの最大深さまでのドーパント注入のみが可能である。
国際公開第２０１７／１０５４１４号
一実施形態では、電荷平衡（ＣＢ）ダイオードは、１つまたは複数の電荷平衡（ＣＢ）層を含む活性領域を含む。各ＣＢ層は、第１の導電型を有するエピタキシャル層を含む。さらに、各ＣＢ層は、エピタキシャル層に注入された第２の導電型を有する複数の埋め込み領域を含む。逆バイアスがＣＢダイオードに印加された場合に、複数の埋め込み領域およびエピタキシャル層は両方とも実質的に空乏化して、イオン化ドーパントから実質的に等しい量の電荷を提供するように構成される。さらに、活性領域は、第１の導電型を有する上部エピタキシャル層を含む。上部エピタキシャル層は、１つまたは複数のＣＢ層のうちの最上部のＣＢ層に隣接して配置される。さらに、上部エピタキシャル層は、第２の導電型を有する複数の接合障壁ショットキー（ＪＢＳ）注入領域を含む。さらに、ＣＢダイオードは、ショットキー接合を形成するために上部エピタキシャル層に隣接して配置されたショットキーコンタクトを含む。ショットキーコンタクトは、障壁高さの低い金属または障壁高さの低いポリシリコンから形成される。さらに、ショットキーコンタクトは、複数のＪＢＳ注入領域に隣接して配置される。
一実施形態では、電荷平衡（ＣＢ）ダイオードは、１つまたは複数の電荷平衡（ＣＢ）層を含む。各ＣＢ層は、第１の導電型を有するエピタキシャル層を含む。さらに、各ＣＢ層は、エピタキシャル層に注入された第２の導電型を有する複数の埋め込み領域を含む。複数の埋め込み領域の各埋め込み領域の厚さは、エピタキシャル層の厚さよりも小さい。さらに、ＣＢダイオードは、第１の導電型を有し、１つまたは複数のＣＢ層の上に配置された上部エピタキシャル層を含む。上部エピタキシャル層は、第２の導電型を有する複数の接合障壁ショットキー（ＪＢＳ）注入領域を含み、複数のＪＢＳ注入領域のうちの各ＪＢＳ注入領域の厚さは、上部エピタキシャル層の厚さよりも小さい。さらに、ＣＢダイオードは、上部エピタキシャル層の上部に配置されたショットキーコンタクトを含む。ショットキーコンタクトは、複数のＪＢＳ注入領域に隣接して配置される。
一実施形態では、電荷平衡（ＣＢ）ダイオードを製造する方法は、基板層の上部に第１の導電型を有する第１のエピタキシャル層を形成するステップを含む。さらに、本方法は、第１の電荷平衡（ＣＢ）層を形成するために、第１のエピタキシャル層内に第２の導電型を有する第１の複数の埋め込み領域を注入するステップを含む。本方法はまた、第１のＣＢ層の上に第１の導電型を有する第２のエピタキシャル層を形成するステップを含む。さらに、本方法は、第２のエピタキシャル層内に第２の導電型を有する複数の接合障壁ショットキー（ＪＢＳ）注入領域を注入するステップを含む。複数のＪＢＳ注入領域のシートドーピング濃度は、約１ｘ１０１３ｃｍ－２～約２ｘ１０１６ｃｍ－２である。さらに、本方法は、第２のエピタキシャル層および複数のＪＢＳ注入領域の上部に隣接してショットキーコンタクトを堆積させるステップを含む。
本開示のこれらの、ならびに他の特徴、態様、および利点は、添付の図面を参照しつつ以下の詳細な説明を読めば、よりよく理解されよう。添付の図面では、図面の全体にわたって、類似する符号は類似する部分を表す。
一実施形態による、上部エピタキシャル層、上部エピタキシャル層上に形成されたショットキーコンタクト、および各々が埋め込み領域を含むＣＢ層を有する多層電荷平衡（ＣＢ）ダイオードの活性領域の断面を示す概略図である。 図１のＣＢダイオードの実施形態の製造ステップを示す概略図である。 図１のＣＢダイオードの実施形態の製造ステップを示す概略図である。 図１のＣＢダイオードの実施形態の製造ステップを示す概略図である。 図１のＣＢダイオードの実施形態の製造ステップを示す概略図である。 図１のＣＢダイオードの実施形態の製造ステップを示す概略図である。 図１のＣＢダイオードの実施形態の製造ステップを示す概略図である。 図１のＣＢダイオードの実施形態の製造ステップを示す概略図である。 一実施形態による、ＪＢＳ注入領域を含む上部エピタキシャル層、上部エピタキシャル層上に形成されたショットキーコンタクト、および各々が埋め込み領域を含むＣＢ層を有する、多層ＣＢ接合障壁ショットキー（ＪＢＳ）または併合ＰｉＮショットキー（ＭＰＳ）ダイオードの活性領域の断面を示す概略図である。 図３のＣＢダイオードの実施形態の製造ステップを示す概略図である。 図３のＣＢダイオードの実施形態の製造ステップを示す概略図である。 図３のＣＢダイオードの実施形態の製造ステップを示す概略図である。 図３のＣＢダイオードの実施形態の製造ステップを示す概略図である。 一実施形態による、ＪＢＳ注入領域を含む上部エピタキシャル層、上部エピタキシャル層上に形成されたショットキーコンタクト、および各々が埋め込み領域を含むＣＢ層を有する多層ＣＢダイオードの活性領域の断面を示す概略図であり、各ＪＢＳ注入領域のドーピング濃度は、それぞれの注入領域の深さにわたって変化する。 一実施形態による、ＪＢＳ注入領域を含む上部エピタキシャル層、上部エピタキシャル層上に形成されたショットキーコンタクト、および各々が埋め込み領域を含むＣＢ層を有する多層ＣＢダイオードの活性領域の断面を示す概略図であり、ショットキーコンタクトは、上部エピタキシャル層のエッチングされたトレンチ内に延在する。 図６のＣＢダイオードの実施形態の製造ステップを示す概略図である。 図６のＣＢダイオードの実施形態の製造ステップを示す概略図である。 図６のＣＢダイオードの実施形態の製造ステップを示す概略図である。 図６のＣＢダイオードの実施形態の製造ステップを示す概略図である。 図６のＣＢダイオードの実施形態の製造ステップを示す概略図である。 一実施形態による、異なるアライメントを有する埋め込み領域およびＪＢＳ注入領域を含むＣＢダイオードの活性領域の概略的な上面図である。 一実施形態による、異なるアライメントを有する埋め込み領域およびＪＢＳ注入領域を含むＣＢダイオードの活性領域の概略的な上面図である。
１つまたは複数の特定の実施形態について、以下で説明する。これらの実施形態の簡潔な説明を提供するために、実際の実装のすべての特徴が本明細書で説明されているわけではない。エンジニアリングまたは設計プロジェクトのような実際の実施の開発においては、開発者の特定の目的を達成するために、例えばシステム関連および事業関連の制約条件への対応など実施に特有の決定を数多くしなければならないし、また、これらの制約条件は実施ごとに異なる可能性があることを理解されたい。さらに、このような開発作業は複雑で時間がかかるかもしれないが、にもかかわらず、この開示の利益を得る当業者にとっては、設計、製作、および製造の日常的な仕事であることを理解されたい。
特に明記しない限り、本明細書で使用される技術用語および科学用語は、本開示が属する当業者により一般的に理解されるものと同じ意味を有する。本明細書で使用される「第１の」、「第２の」等の用語は、いかなる順序、量、または重要性も意味するものではなく、むしろ１つの要素と別の要素とを区別するために用いられる。また、本開示の様々な実施形態の要素を紹介するとき、冠詞「ａ」、「ａｎ」および「ｔｈｅ」は、その要素が１つまたは複数あることを意味するように意図されている。「備える（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、および「有する（ｈａｖｉｎｇ）」という用語は、包括的なものであって、列挙された要素以外の付加的な要素があり得ることを意味するものである。範囲が開示されている場合には、同じ構成要素または特性に関するすべての範囲の端点は、包括的なものであって、独立して組み合わせることができる。量に関連して使用される「約」という修飾語は、記載された値を含み、文脈によって指示される意味を有する（例えば、特定の量の測定に関連するプロセス変動または誤差の程度を含む）。「実質的に」という修飾語は、記述的用語と組み合わせて使用される場合、記述的用語が主として、主に、または優位に適用される（例えば、時間の９０％超、９５％超、または９９％超に適用される）ことを伝えることを意図しており、当業者によって理解されるプロセス変動および技術的制限から生じる可能性のある限定された例外を説明するために使用されてもよい。
本明細書で使用される場合、「層」という用語は、連続的または不連続的な形で下にある表面の少なくとも一部に配置された材料を指す。さらに、「層」という用語は、配置された材料の均一な厚さを必ずしも意味するものではなく、配置された材料は均一または可変の厚さを有してもよい。さらに、本明細書で使用される「層」という用語は、文脈上他に明確に指示されない限り、単一の層または複数の層を指す。さらに、本明細書で使用される場合、「配置された」という用語は、特に明記しない限り、互いに直接接触して配置された、または間に介在層を有することによって間接的に配置された層を指す。本明細書で使用される「隣接する」という用語は、２つの層が連続して配置され、互いに直接接触していることを意味する。さらに、「上に」という用語は、層／領域の互いに対する相対的な位置を表し、上または下の相対的な位置はデバイスの観察者への配向に依存するため、「上部にある」とことを必ずしも意味してはいない。さらに、「上部」、「下部」、「上方」、「下方」、「上側」、およびこれらの用語の変形の使用は、便宜上なされ、特に明記しない限り、構成要素の特定の配向を必要としない。これを念頭において、本明細書で使用される場合、「下側」、「中間」、または「下部」という用語は、基板層に相対的により近い特徴（たとえば、エピタキシャル層）を指し、「上部」または「上側」という用語は、基板層から相対的に最も遠い特定の特徴（たとえば、エピタキシャル層）を指す。さらに、本明細書で使用される場合、「多層」という用語および、特定の数の層（例えば、「二層」、「三層」、「四層」など）は、デバイスのエピタキシャル層の数に言及するものである。
本実施形態は、半導体超接合（ＳＪ）ダイオードとも呼ばれる垂直半導体電荷平衡（ＣＢ）ダイオードを製造するための設計および方法に関する。開示された設計および方法は、ＣＢショットキーダイオード、ＣＢ接合障壁ショットキー（ＪＢＳ）ダイオード、併合ＰｉＮショットキー（ＭＰＳ）ダイオードなどのＣＢダイオード、ならびに中間電圧（例えば、２ｋＶ～１０ｋＶ）および高電圧（例えば、１０ｋＶを超える）の電力変換関連用途に有用であり得る他のダイオードの製造で有用である。以下の説明は炭化ケイ素（ＳｉＣ）ＣＢダイオードに関するものであるが、開示された設計および方法は、例えばケイ素（Ｓｉ）、窒化ガリウム、ダイヤモンド、窒化アルミニウム、窒化ホウ素などの任意の適切な半導体材料と共に使用することができる。
開示された多層ＳｉＣ ＣＢ設計および製造技術は、上述したように、Ｓｉと比較してＳｉＣにおけるドーパントの拡散係数が小さいにもかかわらず、ＳｉＣ ＣＢダイオードの製造を可能にする。特に、以下に説明するように、開示されたＣＢダイオード設計は、繰り返されるエピタキシャル成長およびドーパント注入ステップを用いて実装される多層活性セル構造を含む。開示される多層ＳｉＣ ＣＢ設計は、同じ電流／電圧定格を有する既存のＳｉＣまたはＳｉダイオードと比較して、オン抵抗、導通損失、およびスイッチング損失が低減される。さらに、開示された多層ＳｉＣ ＣＢ設計は、従来のＳｉＣ高電圧ユニポーラデバイスよりもかなり高い電流密度、および従来のＳｉＣ高電圧バイポーラデバイスよりも高いスイッチング周波数での動作を可能にする。開示されたＳｉＣＣＢダイオード設計はまた、ｎ型およびｐ型の両方のドーピング変動に対して概して頑強であり、そのためデバイスの歩留まりおよび性能が改善される。さらに、従来の設計の一次元（１－Ｄ）限界によって許容されるよりも高くドリフト層をドープすることによって、開示されたＳｉＣ ＣＢダイオードは、従来の１－Ｄ設計に比べて所与の降伏電圧定格に対してより低いオン抵抗およびより低い伝導損失を可能にする。さらに、ある開示されたＳｉＣ ＣＢダイオードの実施形態は、既存のＳｉ／ＳｉＣデバイス製造によって使用されるイオン注入システム等の、汎用の半導体製造装置を使用して製造することができ、付加的にコスト上の利益をもたらす。
以下に詳細に説明するように、開示されたＳｉＣ ＣＢ活性セル設計は、ＳｉＣ ＣＢダイオードの活性領域の電界を再形成する、ｎ型またはｐ型ドーピング（例えば、埋め込み電荷平衡領域またはフローティング電荷平衡領域）の埋め込み領域（例えば、フローティング領域）を含む。これらの領域は、ＳｉＣ ＣＢデバイスの下部エピタキシャル層（すなわち、基板層と頂部または上部エピタキシャル層との間に配置されるエピタキシャル層）内に配置されるという点で、本明細書では「埋め込み」または「フローティング」と呼ばれ、上部エピタキシャル層に隣接してその上部に配置されたショットキーコンタクトとは接触していない。さらに、いくつかの実施形態では、開示されたＳｉＣ ＣＢ活性セル設計は、ＳｉＣ ＣＢダイオードの活性領域内の電界を再形成する、ｎ型またはｐ型ドーピングの接合障壁ショットキー（ＪＢＳ）注入領域を含むことができる。これらの領域は、本明細書では「ＪＢＳ注入領域」、「非フローティング領域」、または「非埋め込み領域」と呼ばれ、これらの領域はＳｉＣ ＣＢデバイスの上部エピタキシャル層内に配置され、ショットキーコンタクトと接触する。後述するように、ＪＢＳ注入領域はショットキーコンタクトと上部エピタキシャル層との間の接合における電界を再形成して、ＳｉＣ ＣＢダイオードのリーク電流を低減する。以下に説明するように、開示されたＳｉＣ ＣＢダイオードの実施形態では、離散埋め込み領域および／またはＪＢＳ注入領域を利用するこれらの設計は、比較的単純な製造プロセスを維持しながら低い伝導損失、低いオン状態抵抗、および高い降伏電圧を可能にする。
図１は、ＳｉＣ超接合（ＳＪ）ダイオードとも呼ばれる、ＳｉＣ電荷平衡（ＣＢ）ダイオード１０の一実施形態の活性領域８の断面を示す概略図である。いくつかの実施形態では、ＳｉＣ ＣＢダイオード１０はショットキーダイオードであってもよい。ＳｉＣ ＣＢダイオード１０および後述する他のＳｉＣ ＣＢダイオードの特定の構成要素をより明確に示すために、一般的に理解されている特定の設計要素（例えば、上部メタライゼーション、パッシベーション、エッジ終端など）は省略されている場合があることが理解されよう。
図示するＳｉＣ ＣＢダイオード１０は、ＳｉＣ基板層１２と、ＳｉＣ基板層１２上に配置された２つのＳｉＣ電荷平衡（ＣＢ）層１４（例えば１４Ａおよび１４Ｂ）と、ＳｉＣ ＣＢ層１４上に配置された頂部または上部ＳｉＣエピタキシャル層１６と、を含む。特に、第１のＳｉＣ ＣＢ層１４ＡはＳｉＣ基板層１２の上に隣接して配置され、第２のＳｉＣ ＣＢ層１４Ｂは第１のＳｉＣ ＣＢ層１４Ａの上に隣接して配置され、上部ＳｉＣエピタキシャル層１６は第２のＳｉＣ ＣＢ層１４Ｂの上に隣接して配置される。ＳｉＣ基板層１２、ＳｉＣ ＣＢ層１４、および上部ＳｉＣエピタキシャル層１６はそれぞれ、第１の導電型（例えば、ｎ型）を有する。上述のように、開示された設計は、例えばケイ素、窒化ガリウム、ダイヤモンド、窒化アルミニウム、窒化ホウ素などの他の半導体材料を使用しても適用することができる。したがって、いくつかの実施形態では、基板層１２、ＣＢ層１４、および／または上部エピタキシャル層１６は、ＳｉＣ、ケイ素、窒化ガリウム、ダイヤモンド、窒化アルミニウム、窒化ホウ素、および／または任意の他の適切な半導体材料から形成することができる。さらに、図示する実施形態は２つのＳｉＣ ＣＢ層１４（たとえば１４Ａおよび１４Ｂ）を含むが、所望の阻止能力を有するデバイスを提供するために、ＳｉＣ ＣＢダイオード１０は任意の適切な数のＳｉＣ ＣＢ層（例えば１、３、４、５、６、またはそれ以上）を含むことができる。
さらに、図示するＳｉＣ ＣＢダイオード１０は、上部ＳｉＣエピタキシャル層１６の上に隣接して配置されたショットキーコンタクト１８（例えばショットキーバリア）を含む。ショットキーコンタクト１８は、上部ＳｉＣエピタキシャル層１６とショットキーコンタクト１８との接合において、上部ＳｉＣエピタキシャル層１６とショットキーバリアを形成する。さらに、ＳｉＣ ＣＢダイオード１０は、ショットキーコンタクト１８の上に隣接して配置された上部コンタクト２２と、ＳｉＣ基板層１２の下に隣接して配置された下部コンタクト２４と、を含む。
いくつかの実施形態では、ショットキーコンタクト１８は、ショットキー障壁高さの低い材料から形成されてもよい。ショットキー障壁は、金属－半導体接合に形成される電子に対する障壁である。ｎ型材料の場合、ショットキー障壁高さは、金属のフェルミエネルギー準位または仕事関数とショットキー障壁における半導体（例えば、ＳｉＣ）の伝導帯エネルギー準位との間の、電子ボルト（ｅＶ）単位での差である。ｐ型材料の場合、障壁高さは、価電子帯端と金属のフェルミエネルギーとの間の差によって与えられる。低いショットキー障壁高さは、高いショットキー障壁のダイオードと比較して、ターンオン電圧を低減し、ＳｉＣ ＣＢダイオード１０の電流搬送能力を増大させることができる。しかしながら、低いショットキー障壁は、高いショットキー障壁ダイオードと比較してＳｉＣ ＣＢダイオード１０のリーク電流を増加させる可能性がある。いくつかの実施形態では、ショットキー障壁高さは、約１ｅＶ、約０．９ｅＶ、約０．８５ｅＶ、または約０．６５ｅＶ未満であってもよい。いくつかの実施形態では、ショットキーコンタクト１８は、チタン（Ｔｉ）、ニッケル（Ｎｉ）、またはコバルト（Ｃｏ）などの低いフェルミエネルギー準位を有する金属から形成することができる。特定の実施形態では、ショットキーコンタクト１８は、チタンシリサイド（ＴｉＳｉ２）、ニッケルシリサイド（ＮｉＳｉ２）、またはコバルトシリサイド（ＣｏＳｉ２）などの低いフェルミエネルギー準位を有する金属シリサイドから形成することができる。いくつかの実施形態では、ショットキーコンタクト１８は、ポリシリコンから形成されてもよい。例えば、ショットキーコンタクト１８は、約１ｘ１０１７ｃｍ－３、約１ｘ１０１８ｃｍ－３、または約１ｘ１０２０ｃｍ－３より高いドーパント濃度を有する高ドープポリシリコンから形成することができる。いくつかの実施形態では、ショットキーコンタクト１８は、（例えば、約１ｘ１０１７ｃｍ－３未満のドーパント濃度を有する）低ドープポリシリコン層と、アルミニウム（Ａｌ）、タングステン（Ｗ）、Ｎｉ、Ｔｉ、Ｃｏなどの金属層と、を含むことができる。特定の実施形態では、ショットキーコンタクト１８は、パラジウム（Ｐａ）または白金（Ｐｔ）などの高いフェルミエネルギー準位を有する材料から形成することができる。
図示するように、第１のＣＢ層１４Ａおよび第２のＣＢ層１４Ｂはそれぞれ、第２の導電型（たとえばｐ型またはｎ型）を有する複数の埋め込み領域２６（例えば埋め込み電荷平衡領域またはフローティング電荷平衡領域）を含む。具体的には、埋め込み領域２６は、ＳｉＣ ＣＢ層１４Ａ、１４Ｂの残りの部分２８に対して反対にドープされている。言い換えれば、ｎ型ＳｉＣ ＣＢ層１４Ａ、１４Ｂを有するＳｉＣ ＣＢダイオード１０では、埋め込み領域２６はｐ型であり、ｐ型ＣＢ層１４Ａ、１４Ｂを有するＳｉＣ ＣＢダイオード１０では、埋め込み領域２６はｎ型である。埋め込み領域２６およびＳｉＣ ＣＢ層１４は、２０１５年６月２６日に出願された「炭化ケイ素超接合パワーデバイスの活性領域設計（ＡＣＴＩＶＥ ＡＲＥＡ ＤＥＳＩＧＮＳ ＦＯＲ ＳＩＬＩＣＯＮ ＣＡＲＢＩＤＥ ＳＵＰＥＲ－ＪＵＮＣＴＩＯＮ ＰＯＷＥＲ ＤＥＶＩＣＥＳ）」と題する同時係属の米国特許出願第１４／７５２，４４６号に記載されている特徴のいずれかを含むことができ、上記開示は、すべての目的のためにその全体が参照により本明細書に組み込まれる。
特定の実施形態では、ＳｉＣ ＣＢ層１４Ａ、１４Ｂ（例えば、ＳｉＣ ＣＢ層１４Ａ、１４Ｂの残りの部分２８）は、同じでもよいし、異なっていてもよいドーパント濃度を有する。同様に、特定の実施形態では、ＳｉＣ ＣＢ層１４Ａの埋め込み領域２６およびＳｉＣ ＣＢ層１４Ｂの埋め込み領域２６のドーパント濃度は、同じでもよいし異なっていてもよい。埋め込み領域２６ならびにＳｉＣ ＣＢ層１４Ａ、１４Ｂの残りの部分２８は、各々一般的に、実質的に空乏化し、逆バイアス下でイオン化ドーパントからの同様の量（例えば、実質的に等しい量）の有効電荷（例えば、デバイス活性領域に対して正規化された１ｃｍ２あたりの）を一般的に提供するように設計される。ｐ型半導体部分およびｎ型半導体部分の両方が公称阻止条件下で実質的にまたは完全に空乏化するので、図示した電荷平衡構造は、ＳｉＣ ＣＢダイオード１０が高い破壊電圧および低いオン抵抗を達成することを可能にする。
寸法に関しては、ＳｉＣ ＣＢ層１４Ａ、１４Ｂは、同じでも異なっていてもよい厚さ３０Ａ、３０Ｂをそれぞれ有する。さらに、上部ＳｉＣエピタキシャル層１６は厚さ３２を有し、これは厚さ３０Ａおよび／または厚さ３０Ｂと同じでも異なっていてもよい。さらに、各埋め込み領域２６は、特定の厚さ３４、特定の幅３６、および特定の間隔３８（例えば、隣接する埋め込み領域２６間）を有することができる。特定の実施形態では、埋め込み領域２６の寸法（例えば、厚さ３４、幅３６、および／または間隔３８）は、異なるＳｉＣ ＣＢ層１４では異なってもよい。異なる実施形態では、埋め込み領域２６は、異なる断面形状（例えば、注入エネルギー／ドーズ量によって定義される）を有してもよい。
図示するように、各埋め込み領域２６の厚さ３４は、ＳｉＣ ＣＢ層１４Ａ、１４Ｂの厚さ３０Ａ、３０Ｂよりそれぞれ小さい。すなわち、埋め込み領域２６は、ＳｉＣ ＣＢ層１４Ａ、１４Ｂのそれぞれの厚さ３０Ａ、３０Ｂを貫通しない。この特徴は、電荷平衡領域が連続的である他のＣＢダイオード設計（例えば、ＳｉＣ ＣＢ層１４Ａ、１４Ｂの厚さ全体を貫通する連続的な垂直ピラー）とは対照的であることが理解されよう。連続的な垂直電荷平衡ピラーを含むＣＢダイオードは、低い導通損失および高い降伏電圧を提供することができる。しかしながら、ＣＢ層１４Ａ、１４Ｂの厚さ３０Ａ、３０Ｂを貫通する連続的な垂直電荷平衡ピラーを製造することは、ＳｉＣなどのケイ素（Ｓｉ）と比較してドーパントの拡散係数が低い特定の半導体材料にとっては困難である。
例えば、完全電荷平衡デバイスに存在するような、連続的な電荷平衡ピラーを形成するために、多数（例えば、１０＋）の薄いエピタキシャル成長／浅いイオン注入ステップが実行されてもよい。あるいは、現在のＳｉ／ＳｉＣ大量生産プロセスでは一般的ではない高ストッピングパワーマスキング（例えば、シリコンオンインシュレータ（ＳＯＩ）、ポリシリコン、厚い酸化ケイ素、またはプラチナ、モリブデン、金等の高Ｚ金属）と共に、高エネルギー注入を用いてもよい。反対に、ＳｉＣ ＣＢダイオード１０の埋め込み領域２６は、既存の完成しているＳｉ／ＳｉＣ製造技術およびインフラストラクチャに適している。例えば、現在の（大容量の）イオン注入ツールは、注入加速エネルギーを１ＭｅＶよりかなり小さく（例えば、約３８０ｋｅＶ）に制限する。これらのエネルギーにおいて、最も一般的に使用されるＳｉＣドーパント（例えば、窒素、リン、アルミニウム）の投射範囲（例えば、浸透深さ）は、約１μｍ以下であり、図２Ａ～図２Ｇに関して以下に説明するように埋め込み領域２６の注入に適している。
さらに、上部ＳｉＣエピタキシャル層１６、ＳｉＣ ＣＢ層１４、および／または埋め込み領域２６のドーピングおよび／または寸法は、ＳｉＣ ＣＢダイオード１０の所望の電気的性能（例えば、所望の阻止電圧およびオン抵抗）を可能にするために異なる実施形態について変化してもよい。図示したＳｉＣ ＣＢダイオード１０および以下に説明するＣＢダイオード設計は、所望の降伏電圧または阻止電圧、ならびに特定のオン抵抗の所望の低減を達成するために、同時係属中の米国特許出願第１４／７５２，４４６号に説明されているように、ＳｉＣ ＣＢ層１４のドーピング、埋め込み領域２６のドーピング、ＳｉＣ ＣＢ層１４の厚さ３０、埋め込み領域２６の厚さ３４、埋め込み領域２６の幅３６、および埋め込み領域２６間の間隔３８の異なる値を組み込むことができる。
例えば、いくつかの実施形態では、特定のパラメータ（例えば、ＳｉＣ ＣＢ層１４の厚さ３０およびドーピングおよび／または上部ＳｉＣエピタキシャル層１６の厚さ３２およびドーピング）を選択して、約１キロボルト（ｋＶ）～１０ｋＶ、１ｋＶ、および５ｋＶ、または任意の他の適切な範囲の、ＳｉＣ ＣＢダイオード１０の降伏電圧を得ることができる。特定の実施形態では、ＳｉＣ ＣＢダイオード１０のＳｉＣ ＣＢ層１４の比オン抵抗は、埋め込み領域２６がない同等のＳｉＣダイオードのドリフト層の比オン抵抗よりも約４０％～５０％小さい。さらに、いくつかの実施形態では、埋め込み領域２６、上部ＳｉＣエピタキシャル層１６、および／またはＳｉＣ ＣＢ層１４のドーパント濃度は、約５×１０１５ｃｍ－３～約５×１０１８ｃｍ－３、約２×１０１６ｃｍ－３～約１×１０１８ｃｍ－３、または５×１０１６ｃｍ－３～約５×１０１７ｃｍ－３であり得る。さらに、いくつかの実施形態では、埋め込み領域２６の有効シートドーパント濃度は、埋め込み領域２６のドーピング濃度をＳｉＣ ＣＢダイオード１０の単位セル面積に対して正規化することによって計算することができ、約１．１×１０１３ｃｍ－２以下であり得る。
さらに、いくつかの実施形態では、ＳｉＣ ＣＢ層１４内の埋め込み領域２６の厚さ３４は、それぞれのＳｉＣ ＣＢ層１４の厚さ３０の約１０％未満であり得る。例えば、ＳｉＣ ＣＢ層１４の厚さ３０（例えば、第１のＳｉＣ ＣＢ層１４Ａの厚さ３０Ａおよび／または第２のＳｉＣ ＣＢ層１４Ｂの厚さ３０Ｂ）は、約１０マイクロメートル（μｍ）であり、埋め込み領域２６の厚さ３４は、約１μｍであり得る。さらに、いくつかの実施形態では、埋め込み領域２６の幅３６は、約０．４μｍ～約５μｍ、約０．５μｍ～約４μｍ、または約０．６μｍ～約２μｍであり得る。さらに、いくつかの実施形態では、埋め込み領域２６間の間隔３８は、約０．２５マイクロメートル（μｍ）～約１０μｍ、約０．５μｍ～約８μｍ、約０．７５μｍ～約６μｍ、または約１μｍ～約３μｍであり得る。
図２Ａ～図２Ｇは、製造方法の一例における様々な段階での図１のＳｉＣ ＣＢダイオード１０の断面図を示す。例示的な方法は、エピタキシャルＳｉＣ成長技術を用いてＳｉＣ基板層１２の上に第１のＳｉＣエピタキシャル層５０Ａ（例えば、半導体層）を形成して、図２Ａに示す構造を得ることから始まる。続いて、図２Ｂに示すように、イオン注入を用いて第１のＳｉＣエピタキシャル層５０Ａに埋め込み領域２６を形成し、第１のＳｉＣ ＣＢ層１４Ａを得ることができる。次に、図２Ｃに示すように、第２のＳｉＣエピタキシャル層５０Ｂを第１のＳｉＣ ＣＢ層１４Ｂの上部に形成することができる。続いて、図２Ｄに示すように、イオン注入を用いて第２のＳｉＣエピタキシャル層５０Ｂに埋め込み領域２６を形成し、第２のＳｉＣ ＣＢ層１４Ｂを得ることができる。図２Ｃおよび図２Ｄに示すステップは、任意の適切な数のＳｉＣ ＣＢ層１４を含むＳｉＣ ＣＢダイオードを得るために複数回（例えば、２、３、４、５、またはそれ以上）回繰り返されてもよいことを理解されたい。
その後に、図２Ｅに示すように、最上層であるＳｉＣ ＣＢ層１４Ｂの上部に、上部ＳｉＣエピタキシャル層１６を形成することができる。上部ＳｉＣエピタキシャル層１６が完成した後に、図２Ｆに示すように、ショットキーコンタクト１８が上部ＳｉＣエピタキシャル層１６の上部に堆積される。続いて、図２Ｇに示すように、標準的なデバイス処理工程（例えば、図１に示す上部コンタクト２２および下部コンタクト２４を形成する工程を含む）を実施して、ＳｉＣ ＣＢダイオード１０を得ることができる。
上記のように、いくつかの実施形態では、ＳｉＣ ＣＢダイオード設計は、ＳｉＣ ＣＢダイオードの低いリーク電流、低い伝導損失、低いオン抵抗、および高い降伏電圧を達成するための特徴を含むことができる。例えば、図３は、ＳｉＣ ＣＢダイオード８２（例えば接合障壁ショットキー（ＪＢＳ）ダイオードまたは併合ＰｉＮショットキー（ＭＰＳ）ダイオード）の一実施形態の活性領域８０の断面を示す概略図である。図示するように、ＳｉＣ ＣＢダイオード８２は、図１および図２に関して上述したように、ＳｉＣ基板層１２、複数の埋め込み領域２６をそれぞれ有するＳｉＣ ＣＢ層１４（例えば、第１のＳｉＣ ＣＢ層１４Ａおよび／または第２のＳｉＣ ＣＢ層１４Ｂ）、上部ＳｉＣエピタキシャル層１６、ショットキーコンタクト１８、上部コンタクト２２、および下部コンタクト２４を含む。
加えて、リーク電流を減少させ、かつスイッチング速度を増加させるために、図示するＳｉＣ ＣＢダイオード８２は、上部エピタキシャル層１６内に形成された複数のＪＢＳ注入領域８４を含む。特に、ＪＢＳ注入領域８４は、上部エピタキシャル層１６の残りの部分８６に対して反対にドープされている。言い換えれば、ｎ型上部ＳｉＣエピタキシャル層１６を有するＳｉＣ ＣＢダイオード８２では、ＪＢＳ注入領域８４はｐ型であり、ｐ型の上部ＳｉＣエピタキシャル層１６を有するＳｉＣ ＣＢダイオード８２では、ＪＢＳ注入領域８４はｎ型である。さらに、ＪＢＳ注入領域８４はショットキーコンタクト１８に隣接して（例えば、それと接触して）配置される。逆バイアスがＳｉＣ ＣＢダイオード８２に印加されると、ＪＢＳ注入領域８４が拡張空乏領域を形成し、拡張空乏領域はＪＢＳ注入領域間の領域内に広がり、ショットキー障壁をピンチオフする。ピンチオフの後に、電位障壁が形成され、これがショットキーコンタクトでの電界を制限し、一方ドリフト領域がＳｉＣ ＣＢダイオード８２内の電圧のさらなる増加を助ける。これらの拡張空乏領域は、ショットキー接合（例えば、上部エピタキシャル層１６とショットキーコンタクト１８との間の界面）を高電界から遮蔽し、高電圧での高速スイッチングを可能にしながらＳｉＣ ＣＢダイオード８２の逆バイアスリーク電流を低減することができる。しかしながら、ＪＢＳ注入領域８４は、ＳｉＣ ＣＢダイオード８２のオン抵抗を増大させる可能性がある。後述するように、ドーパント濃度、寸法、およびＪＢＳ注入領域８４の位置は、所望の降伏電圧に対してＳｉＣ ＣＢダイオード８２のオン抵抗を低減または最小化するように設計することができる。
寸法に関しては、上部ＳｉＣエピタキシャル層１６内のＪＢＳ注入領域８４はそれぞれ、特定の厚さ８８（例えば深さ）、特定の幅９０、および特定の間隔９２を有する。いくつかの実施形態では、２つ以上のＪＢＳ注入領域８４の寸法（例えば、厚さ８８、幅９０、および／または間隔９２）は、同じでもよいし異なっていてもよい。異なる実施形態では、これらのＪＢＳ注入領域８４は、異なる断面形状（例えば、円形、長方形、三角形、または不規則な形状）を有することができる。さらに、いくつかの実施形態では、１つまたは複数のＪＢＳ注入領域８４の厚さ８８、幅９０、間隔９２、および／またはドーパント濃度は、１つまたは複数の埋め込み領域２６の厚さ３４、幅３６、間隔３８、および／またはドーパント濃度と同じでもよいし異なっていてもよい。
図示するように、ＪＢＳ注入領域８４の厚さ８８は、上部ＳｉＣエピタキシャル層１６の厚さ３２より小さい。このように、ＪＢＳ注入領域８４は、上部ＳｉＣエピタキシャル層１６全体を貫通せず、第２のＳｉＣ ＣＢ層１４Ｂ内の埋め込み領域２６と接触しない。いくつかの実施形態では、ＪＢＳ注入領域８４の厚さ８８は、上部ＳｉＣエピタキシャル層１６の厚さ３２の、約１％～約２５％、約２％～約２０％、または約５％～約１０％であり得る。特定の実施形態では、上部ＳｉＣエピタキシャル層１６の厚さ３２は、約５μｍ～約２０μｍ、または約５μｍ～約１５μｍであり得る。いくつかの実施形態では、ＪＢＳ注入領域８４の厚さ８８は、約０．１μｍ～約２μｍ、約０．２μｍ～１．５μｍ、または約０．５μｍ～約１μｍであり得る。いくつかの実施形態では、ＪＢＳ注入領域８４の厚さ８８は、約０．１μｍ～約１μｍの間であり得る。さらに、いくつかの実施形態では、ＪＢＳ注入領域８４の幅９０は、約０．３μｍ～約５μｍ、約０．４μｍ～約４μｍ、または約０．５μｍ～約３μｍであり得る。さらに、いくつかの実施形態では、隣接するＪＢＳ注入領域８４間の間隔９２は、約１μｍ～約２０μｍ、約１．５μｍ～約１０μｍ、または約２μｍ～約５μｍであり得る。
さらに、いくつかの実施形態では、ＪＢＳ注入領域８４のシートドーパント濃度は、デバイスの単位面積によりＪＢＳ注入領域８４のドーピング濃度を正規化することによって計算することができ、約１ｘ１０１３ｃｍ－２～約２ｘ１０１６ｃｍ－２または約１ｘ１０１３ｃｍ－２～約１ｘ１０１７ｃｍ－２であり得る。いくつかの実施形態では、上部ＳｉＣエピタキシャル層１６のドーパント濃度は、ＳｉＣ ＣＢ層１４のドーパント濃度とほぼ同じであってもよい。いくつかの実施形態では、各ＪＢＳ注入領域８４は一様なドーピングプロファイルを有してもよい。さらに、いくつかの実施形態では、１つまたは複数のＪＢＳ注入領域８４（たとえば、各ＪＢＳ注入領域８４）は可変ドーピングプロファイルを有してもよい。例えば、１つまたは複数のＪＢＳ注入領域８４は、シートドーパント濃度および／またはドーズ量がそれぞれのＪＢＳ注入領域８４の厚さ８８に沿って変化するように、可変ドーピングプロファイルを有してもよい。いくつかの実施形態では、ドーピングプロファイルは、シートドーピングの一次関数、階段関数、単調関数、または正規分布を含んでもよい。特定の実施形態では、ドーピングプロファイルは、一定のドーパント濃度の２つ以上の領域またはドーパント濃度の２つ以上のピークを含んでもよい。特定の実施形態では、ドーピングプロファイルはいくつかの注入ドーズ／エネルギーを含んでもよい。いくつかの実施形態では、ドーピングプロファイルは、上部ＳｉＣエピタキシャル層１６の上面からの距離が増すにつれて増加してもよい（例えば、２、３、４、５、またはそれ以上のピークをもって、線形に、徐々に、段階的に、指数関数的に、など）。
図４Ａ～図４Ｄは、製造方法の一例における様々な段階での図３のＳｉＣ ＣＢダイオード８２の断面図を示す。図４Ａに示すように、例示的な方法は、最上部のＳｉＣ ＣＢ層１４Ｂの上部に上部ＳｉＣエピタキシャル層１６を形成することによって開始することができる。図４Ａに示す構造は、図２Ａ～図２Ｅに示す工程を実行することによって形成することができることを理解されたい。続いて、図４Ｂに示すように、イオン注入を使用して、上部ＳｉＣエピタキシャル層１６内にＪＢＳ注入領域８４を形成することができる。次に、図４Ｃに示すように、ショットキーコンタクト１８が、ＪＢＳ注入領域８４を有する上部ＳｉＣエピタキシャル層１６の上に堆積される。続いて、図２Ｄに示すように、標準的なデバイス処理工程（例えば、図３に示す上部コンタクト２２および下部コンタクト２４を形成する工程を含む）を実施して、ＳｉＣ ＣＢダイオード８２を得ることができる。
図５は、ＳｉＣ ＣＢダイオード１０２（例えば接合障壁ショットキー（ＪＢＳ）ダイオードまたは併合ＰｉＮショットキー（ＭＰＳ）ダイオード）の一実施形態の活性領域１００の断面を示す概略図である。図示するように、ＳｉＣ ＣＢダイオード１０２は、図３に関して上述したように、ＳｉＣ基板層１２、ＳｉＣ ＣＢ層１４（それぞれ複数の埋め込み領域２６を有する）、上部ＳｉＣエピタキシャル層１６（ＪＢＳ注入領域８４を有する）、ショットキーコンタクト１８、上部コンタクト２２、および下部コンタクト２４を含む。上記のように、いくつかの実施形態では、上部ＳｉＣエピタキシャル層１６の上面からの距離が増すにつれて各ＪＢＳ注入領域８４のドーパント濃度またはドーズ量が（例えば、２、３、４、５、またはそれ以上のピークまたは一定のドーピング領域を伴って、直線的に、徐々に、段階的に、指数関数的に、など）増加するように、各ＪＢＳ注入領域８４は可変ドーピングプロファイルを含む。図示する実施形態では、各ＪＢＳ注入領域８４は、第１のドーパント濃度を有する第１のドープ領域１０４と、第１のドーパント濃度とは異なる第２のドーパント濃度を有する第２のドープ領域１０６と、を含む。図示するように、各ＪＢＳ注入領域８４の第１のドープ領域１０４は、それぞれのＪＢＳ注入領域８４の第２のドープ領域１０６よりもショットキーコンタクト１８により近く、かつＳｉＣ ＣＢ層１４からより遠くに配置されている。いくつかの実施形態では、各ＪＢＳ注入領域８４の第１のドープ領域１０４は、ショットキーコンタクト１８に隣接して（例えば接触して）かつそれぞれのＪＢＳ注入領域８４の第２のドープ領域１０６の上部に隣接して（例えば接触して）配置される。言い換えれば、第１のドープ領域１０４はショットキーコンタクト１８と第２のドープ領域１０６との間に配置されている。いくつかの実施形態では、第１のドープ領域１０４が第２のドープ領域１０６の上になるように第１のドープ領域１０４および第２のドープ領域１０６を注入するために、第２のドープ領域１０６を第１の注入エネルギーで注入することができ、第１のドープ領域１０４を第１の注入エネルギーよりも小さい第２の注入エネルギーで注入することができる。第１のドープ領域１０４および第２のドープ領域１０６は互いに「隣接」または「接触」していると呼ぶことができるが、ドーパント濃度勾配が第１のドープ領域１０４と第２のドープ領域１０６との間に存在してもよいことに理解されたい。さらに、各ＪＢＳ注入領域８４は、３、４、５、またはそれ以上など、任意の適切な数の異なるドープ領域を含むことができることを理解されたい。
特定の実施形態では、ショットキーコンタクト１８に近接した低電界を維持しながらＳｉＣ ＣＢダイオード１０２のオン抵抗を低減するために、各第１のドープ領域１０４のドーパント濃度は各第２のドープ領域１０６のドーパント濃度より低くすることができる。例えば、第１のドープ領域１０４は第１の注入ドーズ量で上部ＳｉＣエピタキシャル層１６に注入することができ、第２のドープ領域１０６は第１の注入ドーズ量よりも多い第２の注入ドーズ量で上部ＳｉＣエピタキシャル層１６に注入することができる。いくつかの実施形態では、第１の注入ドーズ量は約１ｘ１０１７ｃｍ－３～約１ｘ１０１９ｃｍ－３であり、第２の注入ドーズ量は約１ｘ１０１８ｃｍ－３～約１ｘ１０２０ｃｍ－３であり得る。いくつかの実施形態では、各第２のドープ領域１０６のドーパント濃度は、各第１のドープ領域１０４のドーパント濃度より少なくとも約２、５、１０、２５、５０、７５、１００、または２００倍大きい。特定の実施形態では、各第２のドープ領域１０６のドーパント濃度は、各第１のドープ領域１０４のドーパント濃度の約１０～１００倍であり得る。
寸法に関して、第１のドープ領域１０４はそれぞれ、特定の厚さ１１０（例えば、深さ）、特定の幅１１２、および特定の間隔１１４を有する。いくつかの実施形態では、２つ以上の第１のドープ領域１０４の寸法（例えば、厚さ１１０、幅１１２、および／または間隔１１４）は、同じでもよいし異なっていてもよい。さらに、第２のドープ領域１０６はそれぞれ、特定の厚さ１１６（例えば深さ）、特定の幅１１８、および特定の間隔１２０を有する。いくつかの実施形態では、２つ以上の第２のドープ領域１０６の寸法（例えば、厚さ１１６、幅１１８、および／または間隔１２０）は、同じでもよいし異なっていてもよい。さらに、特定の実施形態では、第１のドープ領域１０４の厚さ１１０、幅１１２、および／または間隔１１４は、それぞれ、第２のドープ領域１０６の厚さ１１６、幅１１８、および／または間隔１２０と同じでもよいし異なっていてもよい。
さらに、いくつかの実施形態では、第１のドープ領域１０４の幅１１２および／または第２のドープ領域１０６の幅１１８は、約０．５μｍ～約５μｍ、または約１μｍ～約３μｍであり得る。さらに、いくつかの実施形態では、第１のドープ領域１０４の間隔１１４および／または第２のドープ領域１０６の間隔１２０は、約１μｍ～約２０μｍ、約１．５μｍ～約１０μｍ、または約２μｍ～約５μｍであり得る。図示する実施形態では、第１のドープ領域１０４の厚さ１１０と第２のドープ領域１０６の厚さ１１６との合計は、ＪＢＳ注入領域８４の厚さ８８にほぼ等しい。特定の実施形態では、第１のドープ領域１０４の厚さ１１０および／または第２のドープ領域１０６の厚さ１１６は、ＪＢＳ注入領域８４の厚さ８８の約９０％～約１０％、約２０％～約８０％、約３０％～約７０％、または約４０％～約６０％であり得る。さらに、いくつかの実施形態では、第１のドープ領域１０４の厚さ１１０および／または第２のドープ領域１０６の厚さ１１６は、約０．１μｍ～約５μｍ、約０．２μｍ～約４μｍ、または約０．３μｍ～約２μｍであり得る。
図６は、ＳｉＣ ＣＢダイオード１３２（例えば、接合障壁ショットキー（ＪＢＳ）ダイオードまたは併合ＰｉＮショットキー（ＭＰＳ）ダイオード）の一実施形態の活性領域１３０の断面を示す概略図である。図示するように、ＳｉＣ ＣＢダイオード１０２は、図３に関して上述したように、ＳｉＣ基板層１２、ＳｉＣ ＣＢ層１４（それぞれ複数の埋め込み領域２６を有する）、上部ＳｉＣエピタキシャル層１６（ＪＢＳ注入領域８４を有する）、ショットキーコンタクト１８、上部コンタクト２２、および下部コンタクト２４を含む。さらに、図６に示す実施形態では、ショットキーコンタクト１８は、上部ＳｉＣエピタキシャル層１６内にエッチングされた複数のトレンチ１３６内に延在する（例えば充填する）。いくつかの実施形態では、オン状態抵抗の増加を制限するために逆モードでＳｉＣ ＣＢダイオード１３２のショットキー界面での最大電界を減少させるために、１つまたは複数のトレンチ１３６（例えばショットキーコンタクト１８の材料で充填されている）は、１つまたは複数のＪＢＳ注入領域８４に隣接して（例えば、接触して）かつその上に配置することができる。例えば、いくつかの実施形態では、各トレンチ１３６は、ＪＢＳ注入領域８４に隣接してその上に配置されてもよい。特定の実施形態では、各ＪＢＳ注入領域８４はトレンチ１３６に隣接してその下に配置されてもよい。
寸法に関しては、トレンチ１３６はそれぞれ、特定の深さ１３８、特定の幅１４０、および特定の間隔１４２を有することができる。２つ以上のトレンチ１３６の寸法（例えば、深さ１３８、幅１４０、および／または間隔１４２）は、同じでもよいし異なっていてもよい。さらに、ＪＢＳ注入領域８４にそれぞれ隣接して（例えば、それと接触して）配置された１つまたは複数のトレンチ１３６の深さ１３８、幅１４０、および／または間隔１４２は、それぞれのＪＢＳ注入領域８４の厚さ８８、幅９０、および／または間隔９２と同じでもよいし異なってもよい。例えば、いくつかの実施形態では、ＪＢＳ注入領域８４にそれぞれ隣接して配置される１つまたは複数のトレンチ１３６の幅１４０は、それぞれのＪＢＳ注入領域８４の幅９０と同じであってもよい。そのような実施形態では、１つまたは複数のトレンチ１３６は、上部ＳｉＣエピタキシャル層１６の上面１４４からそれぞれのＪＢＳ注入領域８４の上面１４６まで延在してもよい。言い換えれば、ＪＢＳ注入領域８４の上面１４６は、ＪＢＳ注入領域８４が上部ＳｉＣエピタキシャル層１６の上面１４４と接触しないように、上部ＳｉＣエピタキシャル層１６の上面１４４からそれぞれのトレンチ１３６の深さ１３８だけ離間していてもよい。
いくつかの実施形態では、トレンチ１３６の幅１４０は、約０．３μｍ～約５μｍ、約０．４μｍ～約４μｍ、または約０．５μｍ～約３μｍであり得る。さらに、いくつかの実施形態では、トレンチ１３６の間隔１４２は、約１μｍ～約２０μｍ、約１．５μｍ～約１０μｍ、または約２μｍ～約５μｍであり得る。さらに、いくつかの実施形態では、トレンチ１３６の深さ１３８は、約０．１μｍ～約５μｍ、約０．２μｍ～約４μｍ、または約０．３μｍ～約２μｍであり得る。特定の実施形態では、ＳｉＣ ＣＢダイオード１３２のＪＢＳ注入領域８４の厚さ８８は、トレンチ１３６を有さないＳｉＣ ＣＢダイオード（例えば、ＳｉＣ ＣＢダイオード８２）のＪＢＳ注入領域８４の厚さ８８より薄くてもよい。例えば、いくつかの実施形態では、ＳｉＣ ＣＢダイオード１３２のＪＢＳ注入領域８４の厚さ８８は、約０．１μｍ～約５μｍ、約０．２μｍ～約４μｍ、または約０．３μｍ～約２μｍであり得る。
図７Ａ～図７Ｅは、製造方法の一例における様々な段階での図６のＳｉＣ ＣＢダイオード１３２の断面図を示す。図７Ａに示すように、例示的な方法は、最上部のＳｉＣ ＣＢ層１４Ｂの上部に上部ＳｉＣエピタキシャル層１６を形成することによって開始することができる。図７Ａに示す構造は、図２Ａ～図２Ｅに示す工程を実行することによって形成することができることを理解されたい。続いて、図７Ｂに示すように、上部ＳｉＣエピタキシャル層１６の上面１４４をエッチング（例えば、その一部を除去）することによって、上部ＳｉＣエピタキシャル層１６にトレンチ１３６を形成することができる。次に、図７Ｃに示すように、イオン注入を使用して、上部ＳｉＣエピタキシャル層１６内にＪＢＳ注入領域８４を形成することができる。図示するように、いくつかの実施形態では、各ＪＢＳ注入領域８４はトレンチ１３６の直下に形成することができる。特定の実施形態では、トレンチ１３６が形成される前に、ＪＢＳ注入領域８４を上部ＳｉＣエピタキシャル層１６に形成することができる。例えば、いくつかの実施形態では、トレンチ１３６をＪＢＳ注入領域８４内にエッチングすることができる。
次に、図７Ｄに示すように、ショットキーコンタクト１８が上部ＳｉＣエピタキシャル層１６の上面１４４およびトレンチ１３６内に堆積される。特に、ショットキーコンタクト１８はトレンチ１３６を充填している。さらに、図示するように、トレンチ１３６内のショットキーコンタクト１８の一部は、ＪＢＳ注入領域８４の上面１４６と接触してもよい。続いて、図７Ｅに示すように、標準的なデバイス処理工程（例えば、図７に示す上部コンタクト２２および下部コンタクト２４を形成する工程を含む）を実施して、ＳｉＣ ＣＢダイオード１３２を得ることができる。
ＪＢＳ注入領域８４は、ＣＢ層１４内の埋め込み領域２６に対して任意の適切なアライメントまたは配向を有することができる。例えば、図８は、複数のＪＢＳ注入領域８４および複数の埋め込み領域２６を含むＳｉＣ ＣＢダイオード１５２の活性領域１５０の一実施形態の上面図を示す。下にあるＣＢ層１４のＪＢＳ注入領域８４の下に埋め込み領域２６が配置されているので、図８では、ＪＢＳ注入領域８４は実線で示され、埋め込み領域２６は破線で示されている。ＪＢＳ注入領域８４および／またはトレンチ１３６のうちの１つまたは複数が、下にある埋め込み領域２６に対して位置合わせされても位置合わせされなくてもよいことを理解されたい。例えば、１つまたは複数のＪＢＳ注入領域８４は、１つまたは複数の埋め込み領域２６に対して平行、垂直、またはある角度（たとえば、０度～９０度）で配向されてもよい。さらに、１つまたは複数のＪＢＳ注入領域８４は、１つまたは複数の埋め込み領域２６の全体、１つまたは複数の埋め込み領域２６の一部を包含（例えば、オーバーレイ）してもよいし、あるいは埋め込み領域２６のどれも包含しなくてもよい。
図示する実施形態では、ＳｉＣ ＣＢダイオード１５２は、複数の埋め込み領域２６のうちの１つまたは複数の第１の埋め込み領域１５６と位置合わせされた第１のＪＢＳ注入領域１５４を含む。図示するように、第１のＪＢＳ注入領域１５４の軸１５８（例えば、水平にまたはｘ軸に沿って延在する）は、１つまたは複数の第１の埋め込み領域１５６の軸１６０（例えば、水平にまたはｘ軸に沿って延在する）と平行であってもよい。さらに、第１のＪＢＳ注入領域１５４は、１つまたは複数の第１の埋め込み領域１５６の一部を包含する（例えば、上から見てオーバーレイまたはオーバーラップする）。さらに、図示する実施形態では、ＳｉＣ ＣＢダイオード１５２は、複数の埋め込み領域２６に対して位置合わせされていない第２のＪＢＳ注入領域１６２および第３のＪＢＳ注入領域１６４を含む。図示するように、第２のＪＢＳ注入領域１６２は、複数の埋め込み領域２６のうちの１つまたは複数の第２の埋め込み領域１６６を部分的に含む（例えば、上から見てオーバーレイまたはオーバーラップする）。さらに、第２のＪＢＳ注入領域１６２の軸１６８（例えば、水平にまたはｘ軸に沿って延在する）は、１つまたは複数の第２の埋め込み領域１６６の軸１７０（例えば、水平にまたはｘ軸に沿って延在する）と平行であり、かつ（例えば、約０．１μｍ～約１０μｍの範囲で）ずれている。いくつかの実施形態では、図示するように、第３のＪＢＳ注入領域１６４は、複数の埋め込み領域２６のうちのいずれの埋め込み領域２６も包含（例えば、上から見てオーバーレイまたはオーバーラップ）しなくてもよい。第１、第２、第３のＪＢＳ注入領域１５４、１６２、１６４は、複数のＪＢＳ注入領域８４の可能な配置の例であり、特定の実施形態では、図８に示すように組み合わせなくてもよいことを理解されたい。
さらに、ＪＢＳ注入領域８４は、連続的（例えば、水平方向に連続的）および／または不連続的（例えば、水平方向に不連続的またはセグメント化）であってもよい。例えば、図示するように、第１のＪＢＳ注入領域１５４および第２のＪＢＳ注入領域１６２は、連続的（例えば、ｘ軸に沿って連続的）であってもよく、第３のＪＢＳ注入領域１６４は、不連続的（ｘ軸に沿って不連続またはセグメント化）であってもよい。特に、第３のＪＢＳ注入領域１６４は、複数の注入セグメント１７２（例えば、ＪＢＳセグメントまたはＪＢＳ注入セグメント）を含んでもよい。注入セグメント１７２はそれぞれ、特定の長さ１７４および特定の間隔１７６を有することができる。いくつかの実施形態では、２つ以上の注入セグメント１７２の長さ１７４および／または間隔１７６は、同じでもよいし異なっていてもよい。第３のＪＢＳ注入領域１６４の注入セグメント１７２間の間隔１７６は、セグメント注入領域を含まないＳｉＣ ＣＢダイオードと比較して、活性領域１５０の伝導ショットキー面積およびＳｉＣ ＣＢダイオード１５２の電流定格を増加させることができる。特定の実施形態では、注入セグメント１７２の間隔１７６は、約１μｍ～約５μｍであり得る。
いくつかの実施形態では、１つまたは複数のＪＢＳ注入領域８４は、１つまたは複数の埋め込み領域２６に対して角度を有してもよい。例えば、図９は、複数のＪＢＳ注入領域８４および複数の埋め込み領域２６を含むＳｉＣ ＣＢダイオード１８２の活性領域１８０の一実施形態の上面図を示す。埋め込み領域２６は、下にあるＣＢ層１４内に配置されているので、図９では破線で示されている。特に、図示する実施形態では、ＳｉＣ ＣＢダイオード１８２は、複数の埋め込み領域２６に対して角度を有する第１のＪＢＳ注入領域１８４を含む。すなわち、第１のＪＢＳ注入領域１８４の軸１８６（例えば、水平にまたはｘ軸とｙ軸に沿って延在する）は、１つまたは複数の第１の埋め込み領域１９０の軸１８８（例えば、水平にまたはｘ軸に沿って延在する）と平行ではない。図示するように、軸１８６は軸１８８から角度１９２だけずれている。特定の実施形態では、角度１９２は、約１度～約８９度、約２０度～６０度、約３０度～約５０度、または任意の他の適切な範囲であり得る。
本発明の技術的効果には、オン抵抗を実質的に増加させたり降伏電圧を実質的に低下させたりすることなく、スイッチング損失およびリーク電流を減少させ、ＣＢダイオードのスイッチング速度を増加させるＣＢダイオード設計が含まれる。特に、開示されたＣＢダイオードは、比較的簡素な製造プロセスを維持しながら、低い伝導損失および高い降伏電圧を可能にするために、ＣＢダイオードの活性領域内の電界を再形成するｎ型またはｐ型ドーピングの埋め込み領域を有するＣＢ層を含む。さらに、特定の実施形態では、開示されたＣＢダイオードは、ＣＢダイオードの上部エピタキシャル層に配置されたショットキーコンタクトと接触するｎ型またはｐ型ドーピングのＪＢＳ注入領域を含む。ＪＢＳ注入領域は、ＣＢダイオードの上部エピタキシャル層内の電界を再形成して、ＣＢダイオードのオン抵抗を大幅に増加させたり降伏電圧を大幅に低下させたりすることなく、リーク電流を減少させ、スイッチング速度を速くすることを可能にする。結果として、開示されたＣＢダイオードは、同じ電流／電圧定格を有する既存のダイオードと比較して、スイッチング速度の増加、ならびにスイッチング損失およびリーク電流の減少を可能にする。
本明細書は、最良の形態を含んだ本発明の開示のために、また、任意のデバイスまたはシステムの製作および使用、ならびに任意の組み込まれた方法の実行を含んだ本発明の実施がいかなる当業者にも可能になるように、実施例を用いている。本発明の特許可能な範囲は、特許請求の範囲によって定められ、当業者が想到する他の実施例を含むことができる。このような他の実施例は、特許請求の範囲の文言との差がない構造要素を有する場合、または特許請求の範囲の文言との実質的な差がない等価の構造要素を含む場合、特許請求の範囲内にあることを意図している。
８ 活性領域
１０ ＳｉＣ ＣＢダイオード
１２ ＳｉＣ基板層
１４ ＳｉＣ ＣＢ層
１４Ａ 第１のＳｉＣ ＣＢ層
１４Ｂ 第２のＳｉＣ ＣＢ層
１６ 上部ＳｉＣエピタキシャル層
１８ ショットキーコンタクト
２２ 上部コンタクト
２４ 下部コンタクト
２６ 埋め込み領域
２８ 残りの部分
３０ 厚さ
３０Ａ 厚さ
３０Ｂ 厚さ
３２ 厚さ
３４ 厚さ
３６ 幅
３８ 間隔
５０Ａ 第１のＳｉＣエピタキシャル層
５０Ｂ 第２のＳｉＣエピタキシャル層
８０ 活性領域
８２ ＳｉＣ ＣＢダイオード
８４ ＪＢＳ注入領域
８６ 残りの部分
８８ 厚さ
９０ 幅
９２ 間隔
１００ 活性領域
１０２ ＳｉＣ ＣＢダイオード
１０４ 第１のドープ領域
１０６ 第２のドープ領域
１１０ 厚さ
１１２ 幅
１１４ 間隔
１１６ 厚さ
１１８ 幅
１２０ 間隔
１３０ 活性領域
１３２ ＳｉＣ ＣＢダイオード
１３６ トレンチ
１３８ 深さ
１４０ 幅
１４２ 間隔
１４４ 上面
１４６ 上面
１５０ 活性領域
１５２ ＳｉＣ ＣＢダイオード
１５４ 第１のＪＢＳ注入領域
１５６ 第１の埋め込み領域
１５８ 軸
１６０ 軸
１６２ 第２のＪＢＳ注入領域
１６４ 第３のＪＢＳ注入領域
１６６ 第２の埋め込み領域
１６８ 軸
１７０ 軸
１７２ 注入セグメント
１７４ 長さ
１７６ 間隔
１８０ 活性領域
１８２ ＳｉＣ ＣＢダイオード
１８４ 第１のＪＢＳ注入領域
１８６ 軸
１８８ 軸
１９０ 第１の埋め込み領域
１９２ 角度

Claims (23)

  1. 電荷平衡（ＣＢ）ダイオード（１０）であって、前記電荷平衡（ＣＢ）ダイオード（１０）は、
    活性領域（８）であって、
    １つまたは複数の電荷平衡（ＣＢ）層（１４）を含み、各ＣＢ層（１４）は、
    第１の導電型を有するエピタキシャル層（５０Ａ，５０Ｂ）と、
    前記エピタキシャル層（５０Ａ，５０Ｂ）に注入された第２の導電型を有する複数の埋め込み領域（２６）と、を含み、逆バイアスが前記ＣＢダイオード（１０）に印加された場合に、前記複数の埋め込み領域および前記エピタキシャル層（５０Ａ，５０Ｂ）は両方とも実質的に空乏化して、イオン化ドーパントから実質的に等しい量の電荷を提供するように構成される、１つまたは複数の電荷平衡（ＣＢ）層と、
    前記第１の導電型を有する上部エピタキシャル層（１６）であって、前記１つまたは複数のＣＢ層（１４）のうちの最上部のＣＢ層（１４）に隣接して配置され、前記第２の導電型を有する複数の接合障壁ショットキー（ＪＢＳ）注入領域（８４）を含む、上部エピタキシャル層（１６）と、を含む活性領域（８）と、
    ショットキー接合を形成するために前記上部エピタキシャル層（１６）に隣接して配置されたショットキーコンタクト（１８）であって、金属またはポリシリコンから形成され、前記複数のＪＢＳ注入領域（８４）に隣接して配置されたショットキーコンタクト（１８）と、
    を含み、
    前記上部エピタキシャル層（１６）は複数のトレンチ（１３６）を含み、前記複数のトレンチ（１３６）の各トレンチ（１３６）は、前記上部エピタキシャル層（１６）の上面から前記複数のＪＢＳ注入領域（８４）のうちの１つのＪＢＳ注入領域（８４）の上面まで延在し、前記ショットキーコンタクト（１８）は、前記複数のトレンチ（１３６）内に延在し、前記複数のＪＢＳ注入領域（８４）のうちの各ＪＢＳ注入領域（８４）の前記上面に隣接して配置される、電荷平衡（ＣＢ）ダイオード（１０）。
  2. 前記ショットキーコンタクト（１８）は、チタンまたはニッケルから形成される、請求項１に記載のＣＢダイオード（１０）。
  3. 前記ショットキーコンタクト（１８）は、前記第１の導電型を有するポリシリコンから形成される、請求項１に記載のＣＢダイオード（１０）。
  4. 前記ＣＢダイオード（１０）は、接合障壁ショットキー（ＪＢＳ）ダイオード（１０）または併合ＰｉＮショットキー（ＭＰＳ）ダイオード（１０）を含む、請求項１に記載のＣＢダイオード（１０）。
  5. 前記複数のＪＢＳ注入領域（８４）のシートドーピング濃度は、約１ｘ１０１３ｃｍ－２～約２ｘ１０１６ｃｍ－２である、請求項１に記載のＣＢダイオード（１０）。
  6. 隣接するＪＢＳ注入領域（８４）間の間隔は、約１μｍ～約１０μｍである、請求項１に記載のＣＢダイオード（１０）。
  7. 前記間隔は、約２μｍ～約５μｍである、請求項６に記載のＣＢダイオード（１０）。
  8. 前記複数のＪＢＳ注入領域（８４）のうちの少なくとも１つのＪＢＳ注入領域（８４）は、前記複数の埋め込み領域（２６）と位置合わせされていない、請求項１に記載のＣＢダイオード（１０）。
  9. 前記複数のＪＢＳ注入領域（８４）のうちの少なくとも１つのＪＢＳ注入領域（８４）は第１の形状を有し、前記複数の埋め込み領域（２６）のうちの少なくとも１つの埋め込み領域（２６）は前記第１の形状とは異なる第２の形状を有する、請求項１に記載のＣＢダイオード（１０）。
  10. 前記複数のＪＢＳ注入領域（８４）のうちの少なくとも１つのＪＢＳ注入領域（８４）
    の軸は、前記複数の埋め込み領域（２６）のうちの少なくとも１つの埋め込み領域（２６）の軸と平行ではない、請求項１に記載のＣＢダイオード（１０）。
  11. 前記複数のＪＢＳ注入領域（８４）の各ＪＢＳ注入領域（８４）は、可変ドーピングプロファイルを含む、請求項１に記載のＣＢダイオード（１０）。
  12. 前記可変ドーピングプロファイルは、シートドーピングの一次関数、階段関数、単調関数、または正規分布を含む、請求項１１に記載のＣＢダイオード（１０）。
  13. 前記複数のトレンチ（１３６）のうちの少なくとも１つのトレンチ（１３６）の深さは、約０．１μｍ～約５μｍである、請求項１に記載のＣＢダイオード（１０）。
  14. 前記複数のトレンチ（１３６）のうちの少なくとも１つのトレンチ（１３６）は、前記複数の埋め込み領域（２６）と位置合わせされていない、請求項１に記載のＣＢダイオード（１０）。
  15. 電荷平衡（ＣＢ）ダイオード（１０）であって、前記電荷平衡（ＣＢ）ダイオード（１０）は、
    １つまたは複数の電荷平衡（ＣＢ）層（１４）を含み、各ＣＢ層（１４）は、
    第１の導電型を有するエピタキシャル層（５０Ａ，５０Ｂ）と、
    前記エピタキシャル層（５０Ａ，５０Ｂ）に注入された第２の導電型を有する複数の埋め込み領域（２６）であって、前記複数の埋め込み領域（２６）のうちの各埋め込み領域（２６）の厚さは、前記エピタキシャル層（５０Ａ，５０Ｂ）の厚さよりも小さい、複数の埋め込み領域（２６）と、を含む１つまたは複数の電荷平衡（ＣＢ）層と、
    前記第１の導電型を有し、前記１つまたは複数のＣＢ層（１４）の上部に配置された上部エピタキシャル層（１６）であって、前記第２の導電型を有する複数の接合障壁ショットキー（ＪＢＳ）注入領域（８４）を含み、前記複数のＪＢＳ注入領域（８４）のうちの各ＪＢＳ注入領域（８４）の厚さは、前記上部エピタキシャル層（１６）の厚さよりも小さい、上部エピタキシャル層（１６）と、
    上部エピタキシャル層（１６）の上部に配置されたショットキーコンタクト（１８）であって、前記複数のＪＢＳ注入領域（８４）に隣接して配置されたショットキーコンタクト（１８）と、
    を含み、
    前記上部エピタキシャル層（１６）は、前記上部エピタキシャル層（１６）の上面に形成された複数のトレンチ（１３６）を含み、前記ショットキーコンタクト（１８）は、前記上部エピタキシャル層（１６）の前記上面に隣接して配置され、前記複数のＪＢＳ注入領域（８４）の各ＪＢＳ注入領域（８４）の上面に接触するように前記複数のトレンチ（１３６）の各トレンチ（１３６）内に延在する、電荷平衡（ＣＢ）ダイオード（１０）。
  16. 前記ショットキーコンタクト（１８）は、前記第１の導電型を有するチタン、ニッケル、またはポリシリコンから形成される、請求項１５に記載のＣＢダイオード（１０）。
  17. 前記複数の埋め込み領域（２６）の有効シートドーピング濃度は１．１ｘ１０１３ｃｍ－２以下であり、前記複数のＪＢＳ注入領域（８４）のシートドーピング濃度は約１ｘ１０１３ｃｍ－２～約２ｘ１０１６ｃｍ－２である、請求項１５に記載のＣＢダイオード（１０）。
  18. 前記複数のＪＢＳ注入領域（８４）の隣接するＪＢＳ注入領域（８４）間の間隔は、約１μｍ～約５μｍである、請求項１５に記載のＣＢダイオード（１０）。
  19. 前記複数のＪＢＳ注入領域（８４）の各ＪＢＳ注入領域（８４）は、各ＪＢＳ注入領域（８４）のドーパント濃度が前記それぞれのＪＢＳ注入領域（８４）の深さに向かって増加するように、可変ドーピングプロファイルを含む、請求項１５に記載のＣＢダイオード（１０）。
  20. 前記複数のトレンチ（１３６）のうちの少なくとも１つのトレンチ（１３６）の深さは、約０．３μｍ～約２μｍである、請求項１５に記載のＣＢダイオード（１０）。
  21. 電荷平衡（ＣＢ）ダイオード（１０）を製造する方法であって、
    基板層の上部に第１の導電型を有する第１のエピタキシャル層（５０Ａ，５０Ｂ）を形成するステップと、
    第１の電荷平衡（ＣＢ）層を形成するために、前記第１のエピタキシャル層（５０Ａ，５０Ｂ）内に第２の導電型を有する第１の複数の埋め込み領域（２６）を注入するステップと、
    前記第１のＣＢ層（１４）の上に前記第１の導電型を有する上部エピタキシャル層（１６）を形成するステップと、
    前記上部エピタキシャル層（１６）内に前記第２の導電型を有する複数の接合障壁ショットキー（ＪＢＳ）注入領域（８４）を注入するステップであって、複数のＪＢＳ注入領域（８４）のシートドーピング濃度は、約１ｘ１０１３ｃｍ－２～約２ｘ１０１６ｃｍ－２である、ステップと、
    前記上部エピタキシャル層（１６）および前記複数のＪＢＳ注入領域（８４）の上部に隣接してショットキーコンタクト（１８）を堆積させるステップと、
    前記複数のＪＢＳ注入領域（８４）が前記上部エピタキシャル層（１６）内に注入される前に、前記上部エピタキシャル層（１６）内に複数のトレンチ（１３６）をエッチングするステップを含み、前記複数のＪＢＳ注入領域（８４）を注入するステップは、前記複数のトレンチ（１３６）のうちの１つのトレンチ（１３６）の下の前記上部エピタキシャル層（１６）に前記複数のＪＢＳ注入領域（８４）の各ＪＢＳ注入領域（８４）を注入するステップを含む、
    方法。
  22. 前記上部エピタキシャル層（１６）を形成する前に、第２のＣＢ層（１４）を形成するために、前記第１のエピタキシャル層（５０Ａ，５０Ｂ）の上部に前記第１の導電型を有する第２のエピタキシャル層（５０Ａ，５０Ｂ）を形成し、前記第２のエピタキシャル層（５０Ａ，５０Ｂ）内に前記第２の導電型を有する第２の複数の埋め込み領域（２６）を注入するステップを含む、請求項２１に記載の方法。
  23. 前記複数のＪＢＳ注入領域（８４）の各ＪＢＳ注入領域（８４）を注入するステップは、各ＪＢＳ注入領域（８４）に対して２回以上の注入ドーズを使用するステップを含む、請求項２１に記載の方法。
JP2018567576A 2016-06-30 2017-06-29 電荷平衡ｊｂｓダイオードのための活性領域設計 Active JP7206029B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/199,262 2016-06-30
US15/199,262 US9704949B1 (en) 2016-06-30 2016-06-30 Active area designs for charge-balanced diodes
PCT/US2017/039911 WO2018005746A1 (en) 2016-06-30 2017-06-29 Active area designs for charge-balanced jbs diodes

Publications (2)

Publication Number Publication Date
JP2019525457A JP2019525457A (ja) 2019-09-05
JP7206029B2 true JP7206029B2 (ja) 2023-01-17

Family

ID=59257595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018567576A Active JP7206029B2 (ja) 2016-06-30 2017-06-29 電荷平衡ｊｂｓダイオードのための活性領域設計

Country Status (5)

Country Link
US (1) US9704949B1 (ja)
EP (1) EP3479414A1 (ja)
JP (1) JP7206029B2 (ja)
CN (1) CN109643736A (ja)
WO (1) WO2018005746A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018112109A1 (de) * 2018-05-18 2019-11-21 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
US11056586B2 (en) 2018-09-28 2021-07-06 General Electric Company Techniques for fabricating charge balanced (CB) trench-metal-oxide-semiconductor field-effect transistor (MOSFET) devices
US10937869B2 (en) 2018-09-28 2021-03-02 General Electric Company Systems and methods of masking during high-energy implantation when fabricating wide band gap semiconductor devices
US10957759B2 (en) 2018-12-21 2021-03-23 General Electric Company Systems and methods for termination in silicon carbide charge balance power devices
CN110212015A (zh) * 2019-04-30 2019-09-06 上海功成半导体科技有限公司 超结器件结构及其制备方法
CN112993008A (zh) * 2019-12-13 2021-06-18 南通尚阳通集成电路有限公司 电荷平衡器件及其制造方法
CN111129115A (zh) * 2019-12-26 2020-05-08 浙江大学 一种垂直型功率器件及其势垒调制方法
CN111129116A (zh) * 2019-12-26 2020-05-08 浙江大学 一种iii-v族氮化物功率器件
CN111370469A (zh) * 2020-04-30 2020-07-03 上海华虹宏力半导体制造有限公司 超级结器件结构及其制造方法
KR102335550B1 (ko) * 2020-05-06 2021-12-08 파워큐브세미 (주) 멀티에피를 활용하여 러기드니스가 강화된 실리콘카바이드 정션 배리어 쇼트키 다이오드
IT202100002336A1 (it) * 2021-02-03 2022-08-03 St Microelectronics Srl Dispositivo elettronico a conduzione verticale comprendente un diodo jbs e relativo procedimento di fabbricazione

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003530700A (ja) 2000-04-10 2003-10-14 サーントル ナシオナル ドゥ ラ ルシェルシェ シャーンティフィク（セー．エンヌ．エール．エス．） ショットキーダイオードタイプの半導体装置及びその使用方法
JP2008541459A (ja) 2005-05-11 2008-11-20 クリー インコーポレイテッド 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード
JP2014530483A (ja) 2011-09-09 2014-11-17 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 非注入障壁領域を含む半導体デバイス及びその製造方法
JP2015162572A (ja) 2014-02-27 2015-09-07 住友電気工業株式会社 ワイドバンドギャップ半導体装置
JP2015173158A (ja) 2014-03-11 2015-10-01 住友電気工業株式会社 ワイドバンドギャップ半導体装置
WO2017105414A1 (en) 2015-12-15 2017-06-22 General Electric Company Edge termination designs for silicon carbide super-junction power devices

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1035294C (zh) * 1993-10-29 1997-06-25 电子科技大学 具有异形掺杂岛的半导体器件耐压层
US7397102B2 (en) 2005-04-20 2008-07-08 Taurus Micropower, Inc. Junction barrier schottky with low forward drop and improved reverse block voltage
US7436022B2 (en) 2005-02-11 2008-10-14 Alpha & Omega Semiconductors, Ltd. Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout
US20070228505A1 (en) 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
JP4314277B2 (ja) * 2007-01-11 2009-08-12 株式会社東芝 ＳｉＣショットキー障壁半導体装置
US20090179297A1 (en) 2008-01-16 2009-07-16 Northrop Grumman Systems Corporation Junction barrier schottky diode with highly-doped channel region and methods
US20090224354A1 (en) 2008-03-05 2009-09-10 Cree, Inc. Junction barrier schottky diode with submicron channels
JP5449786B2 (ja) * 2009-01-15 2014-03-19 昭和電工株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
CN102222701A (zh) * 2011-06-23 2011-10-19 哈尔滨工程大学 一种沟槽结构肖特基器件
JP2013030618A (ja) * 2011-07-28 2013-02-07 Rohm Co Ltd 半導体装置
KR20130049919A (ko) * 2011-11-07 2013-05-15 현대자동차주식회사 실리콘카바이드 쇼트키 배리어 다이오드 소자 및 이의 제조 방법
JP6103839B2 (ja) * 2012-07-06 2017-03-29 ローム株式会社 半導体装置および半導体装置の製造方法
US8969994B2 (en) 2012-08-14 2015-03-03 Avogy, Inc. Method of fabricating a gallium nitride merged P-i-N Schottky (MPS) diode by regrowth and etch back
JP5811977B2 (ja) * 2012-09-18 2015-11-11 株式会社デンソー 炭化珪素半導体装置
JP2014127573A (ja) * 2012-12-26 2014-07-07 Rohm Co Ltd 半導体装置
US9257511B2 (en) * 2013-03-26 2016-02-09 Infineon Technologies Ag Silicon carbide device and a method for forming a silicon carbide device
JP2015207723A (ja) * 2014-04-23 2015-11-19 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
EP3038162B1 (en) * 2014-12-24 2019-09-04 ABB Schweiz AG Junction barrier Schottky rectifier
US9735237B2 (en) * 2015-06-26 2017-08-15 General Electric Company Active area designs for silicon carbide super-junction power devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003530700A (ja) 2000-04-10 2003-10-14 サーントル ナシオナル ドゥ ラ ルシェルシェ シャーンティフィク（セー．エンヌ．エール．エス．） ショットキーダイオードタイプの半導体装置及びその使用方法
JP2008541459A (ja) 2005-05-11 2008-11-20 クリー インコーポレイテッド 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード
JP2014530483A (ja) 2011-09-09 2014-11-17 クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． 非注入障壁領域を含む半導体デバイス及びその製造方法
JP2015162572A (ja) 2014-02-27 2015-09-07 住友電気工業株式会社 ワイドバンドギャップ半導体装置
JP2015173158A (ja) 2014-03-11 2015-10-01 住友電気工業株式会社 ワイドバンドギャップ半導体装置
WO2017105414A1 (en) 2015-12-15 2017-06-22 General Electric Company Edge termination designs for silicon carbide super-junction power devices

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
PU Hongbin et al，Optimized design of 4H-SiC floating junction power Schottky barrier diodes，JOURNAL OF SEMICONDUCTORS，2009年04月01日，Vol. 30, No. 4，page 044001，DOI: 10.1088/1674-4926/30/4/044001
SONG Qing-Wen et al，Study of a double epi-layers SiC junction barrier Schottky rectifiers embedded P layer in the drift region，CHINESE PHYSICS B，2010年08月13日，Vol. 19, No. 8，page 87202，DOI: 10.1088/1674-1056/19/8/087202

Also Published As

Publication number Publication date
WO2018005746A1 (en) 2018-01-04
CN109643736A (zh) 2019-04-16
JP2019525457A (ja) 2019-09-05
EP3479414A1 (en) 2019-05-08
US9704949B1 (en) 2017-07-11

Similar Documents

Publication Publication Date Title
JP7206029B2 (ja) 電荷平衡ｊｂｓダイオードのための活性領域設計
US10541338B2 (en) Edge termination designs for silicon carbide super-junction power devices
US10586846B2 (en) System and method for edge termination of super-junction (SJ) devices
JP2019510376A (ja) 高速スイッチング機能を有する超接合パワー半導体デバイス
US11764257B2 (en) Systems and methods for junction termination of wide band gap super-junction power devices
US9406745B2 (en) Method of manufacturing super junction for semiconductor device
JP2010147065A (ja) 縦型半導体装置及びその製造方法
US20180358477A1 (en) Trench type junction barrier schottky diode and manufacturing method thereof
CN111276540A (zh) 沟槽栅功率mosfet及其制造方法
US11233157B2 (en) Systems and methods for unipolar charge balanced semiconductor power devices
CN113491013A (zh) 用于集成二极管场效应晶体管半导体器件的系统和方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190806

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230103

R150 Certificate of patent or registration of utility model

Ref document number: 7206029

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150