JP2014530483A - 非注入障壁領域を含む半導体デバイス及びその製造方法 - Google Patents

非注入障壁領域を含む半導体デバイス及びその製造方法 Download PDF

Info

Publication number
JP2014530483A
JP2014530483A JP2014529851A JP2014529851A JP2014530483A JP 2014530483 A JP2014530483 A JP 2014530483A JP 2014529851 A JP2014529851 A JP 2014529851A JP 2014529851 A JP2014529851 A JP 2014529851A JP 2014530483 A JP2014530483 A JP 2014530483A
Authority
JP
Japan
Prior art keywords
region
drift region
heterojunction
contact
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014529851A
Other languages
English (en)
Other versions
JP6072799B2 (ja
Inventor
スコット トーマス アレン
スコット トーマス アレン
チンチュン チャン
チンチュン チャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2014530483A publication Critical patent/JP2014530483A/ja
Application granted granted Critical
Publication of JP6072799B2 publication Critical patent/JP6072799B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

電子デバイスが、n型ドリフト領域を含む炭化ケイ素層と、このドリフト領域との間にショットキー接合部を形成する接点と、炭化ケイ素層上のp型接合障壁領域とを含む。p型接合障壁領域は、ドリフト領域との間にPNヘテロ接合部を形成するp型ポリシリコン領域を含み、接点と電気的に接続する。【選択図】図1

Description

〔関連出願〕
本発明は、2011年9月9日に出願された「非注入障壁領域を含む半導体デバイス及びその製造方法」という名称の米国仮特許出願第61/532,762号の利益及び該特許出願に対する優先権を主張するものであり、該特許出願の開示内容はその全体が引用により本明細書に組み入れられる。本発明は、2010年3月8日に出願された「ヘテロ接合障壁領域を含む半導体デバイス及びその製造方法」という名称の米国特許出願第12/719,412号(代理人整理番号5308−1186)の一部継続出願であり、該特許出願の開示内容はその全体が引用により本明細書に組み入れられる。
本発明は、半導体デバイス及び半導体デバイスの製造に関し、より詳細には、接合障壁ショットキー(JBS)ダイオード及びこのようなダイオードの製造に関する。
例えば、約600V〜約2.5kVの定格阻止電圧を有することができる高電圧炭化ケイ素(SiC)ショットキーダイオードは、同様の定格電圧を有するシリコンPINダイオードに匹敵することが期待されている。このようなダイオードは、これらの活性領域の設計に応じて、約100アンペア又はそれ以上と同量の順方向電流を処理することができる。高電圧ショットキーダイオードは、特に電力調節、配電及び電力制御の分野において多くの重要な用途がある。
このような用途におけるSiCショットキーダイオードの重要な特性は、そのスイッチング速度である。シリコンベースのPINデバイスは、通常、比較的低いスイッチング速度を示す。シリコンPINダイオードは、その定格電圧に応じて約20kHzの最大スイッチング速度を有することができる。対照的に、炭化ケイ素ベースのショットキーデバイスは、例えばシリコンを約100倍上回る非常に高いスイッチング速度が理論的に可能である。また、炭化ケイ素デバイスは、シリコンデバイスよりも高い電流密度を処理することができる。
従来のSiCショットキーダイオード構造はn型SiC基板を有し、この上にドリフト領域として機能するnエピタキシャル層が形成される。通常、このデバイスは、n層上に直接形成されたショットキー接点を含む。通常は、ショットキー接合活性領域を取り囲むように、ガードリング及び/又はp型JTE(接合終端拡張)領域などの接合終端領域が形成される。接合終端領域の目的は、ショットキー接合部のエッジに電界が集中するのを低減又は防止すること、及び空乏領域がデバイスの表面と相互作用するのを低減又は防止することである。表面効果によって空乏領域が不均一に拡がり、これによりデバイスの降伏電圧に悪影響が及ぶ恐れがある。表面効果の影響をより強く受ける恐れがある他の終端技術には、フィールドプレート及びフローティングフィールドリングがある。空乏領域がデバイスのエッジに及ぶのを防ぐために、n型ドーパントを注入することによってチャネルストップ領域を形成することもできる。
使用する終端のタイプに関わらず、十分に大きな逆電圧が接合部に印加された場合、ショットキーダイオードは機能しなくなる。一般に、このような障害は破局的なものであり、デバイスを損傷又は破壊する恐れがある。さらに、接合部が機能しなくなる前であっても、ショットキーダイオードに大きな逆方向漏れ電流が生じることがある。このような漏れ電流を低減するために、接合障壁ショットキー(JBS)ダイオードが開発された。JBSダイオードは、マージドPINショットキーダイオード(MPS)ダイオードと呼ばれることもある。図1に、従来のJBSダイオード10を示している。この図に示すように、従来のJBSダイオードはn型基板12を含み、この上にnドリフト層14が形成される。nドリフト層14の表面内には、通常はイオン注入によって複数のp+領域16が形成される。nドリフト層14の表面上には、nドリフト層14及びp+領域16の両方に接触して金属陽極接点18が形成される。この陽極接点18は、nドリフト層14の露出部分との間にショットキー接合部を形成し、p+領域16との間にオ−ム接点を形成することができる。基板12上には、陰極接点20が形成される。炭化ケイ素ベースのJBSダイオードは、例えば、米国特許第6,104,043号及び第6,524,900号に記載されている。
順方向動作では、陽極接点18とドリフト層14の間の接合部J1が、p+領域16とドリフト層14の間の接合部J2よりも先にオンになる。従って、デバイスは、低い順電圧ではショットキーダイオードの挙動を示す。すなわち、低い順電圧では、デバイス内の電流輸送が、ショットキー接合部J1を越えて注入される多数キャリア(電子)によって支配される。通常の動作電圧では、デバイス内に少数キャリアが注入される(従って少数電荷が蓄積される)可能性はなく、JBSダイオードは、ショットキーダイオードの高速スイッチング速度特性を有する。
しかしながら、逆バイアス条件下では、p+領域16とドリフト層14の間のPN接合部J2によって形成される空乏領域が広がって、デバイス10を通る逆電流を阻止し、ショットキー接合部J1が保護され、デバイス10内の逆方向漏れ電流が制限される。従って、逆バイアスでは、JBSダイオード10はPINダイオードのように挙動する。通常、デバイス10の電圧阻止能力は、ドリフト層14の厚み及びドーピング、並びにエッジ終端の設計によって決まる。
米国特許第6,104,043号明細書 米国特許第6,524,900号明細書 米国特許第7,026,650号明細書 国際公開第1997/008754号
Singh他著、「漏れが少なく歩留まりが高い4H−SiCショットキーダイオード内の平面終端(Planar Terminations in 4H−SiC Schottky Diodes With Low Leakage And High Yields)」、ISPSD ’97、pp157〜160 Ueno他著、「高電圧SiCショットキー障壁ダイオードのためのガードリング終端(The Guard−Ring Termination for High−Voltage SiC Schottky Barrier Diodes)」、IEEE電子デバイスレター 第16巻、第7号、1995年7月 pp331〜332
いくつかの実施形態による電子デバイスは、n型ドリフト領域を含む炭化ケイ素層と、ドリフト層との間にショットキー接合部を形成する接点と、炭化ケイ素層上のp型接合障壁領域とを含む。p型接合障壁領域は、ドリフト領域との間にPNヘテロ接合部を形成するp型ポリシリコン領域を含み、接点に電気的に接続される。
接点とドリフト領域の間のショットキー接合部は、接合障壁領域とドリフト領域の間のPNヘテロ接合部よりも低い順電圧でオンになるように構成することができる。
接点は、p型ポリシリコン領域へのオ−ム接点を形成することができ、ヘテロ接合障壁領域とドリフト領域の間のPNヘテロ接合部は、ショットキー接合部のターンオン電圧よりも高い順電圧であって、ヘテロ接合障壁領域とドリフト領域の間のPNヘテロ接合部がドリフト領域内に少数キャリアを注入し始める低い電圧で多数キャリアを伝導し始めるように構成することができる。
この電子デバイスは、接点に横方向に隣接する炭化ケイ素層の表面にガードリング終端領域をさらに含むことができる。ガードリング終端領域は、ドリフト領域上の第2のp型ポリシリコン領域を含むことができ、この第2のp型ポリシリコン領域は、ゼロバイアス条件下で接点から電気的に絶縁される。
この電子デバイスは、炭化ケイ素層の表面に、ドリフト領域の導電型とは逆の導電型を有する接合終端領域をさらに含むことができ、この接合終端領域内に、第2のp型ポリシリコン領域が広がる。
接合障壁領域は、ドリフト領域内の複数のp型ポリシリコン領域と、接点の下方のドリフト領域内に存在して接点に電気的に接続された少なくとも1つのp型ポリシリコン少数キャリア注入パッドとを含むことができる。
少数キャリア注入パッドの、炭化ケイ素層の主表面に平行な水平面における表面積は、接合障壁領域内の複数のp型ポリシリコン領域のうちの1つの水平面における表面積よりも大きくすることができる。
少数キャリア注入パッドの、炭化ケイ素層の主表面に平行な水平面における表面積は、接点の下方にあるドリフト領域の水平面内における表面積の少なくとも約10%とすることができる。
この電子デバイスは、接点とは反対側のドリフト領域上のn+炭化ケイ素接触層と、この接触層上の第2の接点とをさらに含むことができる。
さらなる実施形態による電子デバイスは、第1の導電型を有するドリフト領域と、このドリフト領域との間に接合部を形成する接点と、ドリフト領域上の接合障壁領域とを含み、この接合障壁領域は、第1の導電型とは逆の第2の導電型を有するとともに、ドリフト領域上のヘテロ接合障壁領域を含む。ヘテロ接合障壁領域は、ドリフト領域との間にPNヘテロ接合部を形成し、接点と電気的に接触する。
接点とドリフト領域の間のショットキー接合部は、ヘテロ接合障壁領域とドリフト領域の間のPNヘテロ接合部よりも低い順電圧でオンになるように構成することができる。
接点は、ヘテロ接合障壁領域へのオ−ム接点を形成し、ヘテロ接合障壁領域とドリフト領域の間のPNヘテロ接合部は、ショットキー接合部のターンオン電圧よりも高い順電圧であって、ヘテロ接合障壁領域とドリフト領域の間のPNヘテロ接合部がドリフト領域内に少数キャリアを注入し始める低い電圧で多数キャリアを伝導し始めるように構成することができる。
電子デバイスは、ドリフト領域上に存在してショットキー接合部に横方向に隣接するガードリング終端領域をさらに含むことができる。ガードリング終端領域は、第2のヘテロ接合障壁領域を含むことができる。
ヘテロ接合障壁領域は、ドリフト領域上の複数のp型ポリシリコン領域と、接点の下方のドリフト領域上に存在して接点に電気的に接続された少なくとも1つのp型ポリシリコン少数キャリア注入パッドとを含むことができる。
少数キャリア注入パッドの幅は、接合障壁領域の幅よりも大きくすることができる。
少数キャリア注入パッドの水平方向の表面積は、接合障壁領域内の複数のポリシリコン領域のうちの1つの水平方向の表面積よりも大きくすることができる。
ドリフト領域はn型炭化ケイ素を含むことができ、ヘテロ接合障壁領域はp型ポリシリコンを含むことができる。いくつかの実施形態では、ドリフト領域がn型炭化ケイ素を含むことができ、ヘテロ接合障壁領域がp型窒化ガリウムを含むことができる。
いくつかの実施形態は、ドリフト領域の表面に存在してデバイスの活性領域を内部に定める終端領域をさらに含み、活性領域の総表面積に対するヘテロ接合障壁領域が占める活性領域の表面積の割合が、約2%〜約40%である。いくつかの実施形態では、この割合が約4%〜約30%である。他のいくつかの実施形態では、この割合が約10%〜約30%であり、さらなる実施形態では、この割合が約20%〜約30%である。
いくつかの実施形態による電子デバイスの形成方法は、第1の導電型を有するドリフト領域を設けるステップと、このドリフト領域上に、ドリフト領域とは異なる材料を含み、ドリフト領域の導電型とは逆の導電型を有し、ドリフト領域との間にPNヘテロ接合部を設けるヘテロ接合障壁領域を設けるステップと、ドリフト領域上及びヘテロ接合障壁領域上に、ドリフト領域との間にショットキー接合部を形成し、ヘテロ接合障壁領域との間にオ−ム接合部を形成する接点を形成するステップと、を含む。
ドリフト領域はn型炭化ケイ素を含むことができ、ヘテロ接合障壁領域はp型ポリシリコンを含むことができる。
この方法は、ドリフト領域上に、ショットキー接合部に横方向に隣接するガードリング終端領域を設けるステップをさらに含むことができ、このガードリング終端領域は、ドリフト領域上の第2のヘテロ接合障壁領域を含むことができる。
ヘテロ接合障壁領域を設けるステップは、ドリフト領域内に凹部をエッチングするステップと、凹部内にポリシリコン層を堆積させるステップと、ポリシリコン層を、ドリフト領域の導電型とは逆の導電型を有するようにドープするステップと、ポリシリコン層をパターニングするステップとを含むことができる。
さらなる実施形態による電子デバイスは、第1の導電型を有するドリフト領域を含む炭化ケイ素層と、ドリフト領域の表面上に存在して、ドリフト領域との間に接合部を形成する接点と、ショットキー接合部に隣接する炭化ケイ素層の表面に接するガードリングと、を含む。ガードリングは、ドリフト領域の導電型とは逆の導電型を有し、また炭化ケイ素層との間にヘテロ接合部を形成する材料を含む。ガードリングは、ポリシリコン及び/又は窒化ガリウムを含むことができる。
いくつかの実施形態による電子デバイスは、第1の導電型を有するドリフト層と、このドリフト層との間に金属半導体接合を形成する接点と、ドリフト層上に存在して接点と横方向に隣接する、第1の導電型とは逆の第2の導電型を有するガードリングとを含む。ガードリングは、ドリフト領域との間にPNヘテロ接合部を形成する金属を含む。
本発明をさらに理解できるようにするために本出願に組み入れられてその一部を構成する添付図面に、本発明のいくつかの実施形態を示す。
従来のJBSダイオードの断面図である。 本発明のいくつかの実施形態によるJBSダイオードの平面図である。 本発明のいくつかの実施形態によるJBSダイオードの断面図である。 本発明のいくつかの実施形態によるJBSダイオードの断面図である。 本発明のいくつかの実施形態によるJBSダイオードの断面図である。 本発明のいくつかの実施形態によるJBSダイオードの一部の断面詳細図である。 本発明のいくつかの実施形態によるJBSダイオードの電流−電圧特性における様々な領域を概略的に示すグラフである。 いくつかの実施形態によるデバイスの、25℃〜200℃の動作温度における模擬的な順方向電流−電圧カーブを示すグラフである。 本発明のいくつかの実施形態によるJBSダイオードの構造を示す断面図である。 本発明のいくつかの実施形態によるJBSダイオードの構造を示す断面図である。 本発明のいくつかの実施形態によるJBSダイオードの構造を示す断面図である。 本発明のいくつかの実施形態によるJBSダイオードの構造を示す断面図である。 本発明のいくつかの実施形態によるJBSダイオードの断面図である。 本発明のいくつかの実施形態によるJBSダイオードの断面図である。 いくつかの実施形態によるデバイスの模擬的な水平電界分布を示すグラフである。 本発明のさらなる実施形態によるJBSダイオードの断面図である。 本発明のさらなる実施形態によるJBSダイオードの断面図である。 本発明のさらなる実施形態によるJBSダイオードの断面図である。 本発明のさらなる実施形態によるJBSダイオードの断面図である。 本発明の実施形態によるJBSダイオードの形成を示す断面図である。 本発明の実施形態によるJBSダイオードの形成を示す断面図である。 本発明の実施形態によるJBSダイオードの形成を示す断面図である。 本発明の実施形態によるJBSダイオードの形成を示す断面図である。
以下、本発明の実施形態を示す添付図面を参照しながら、本発明の実施形態についてより完全に説明する。しかしながら、本発明は、多くの異なる形で具体化することができ、本明細書で説明する実施形態に限定されると解釈すべきではない。むしろ、これらの実施形態は、本開示を徹底的かつ完全なものとして当業者に本発明の範囲を十分に伝えるように提供するものである。全体を通じ、同じ要素は同じ番号によって示している。
本明細書では、様々な要素を説明するために「第1の」、「第2の」などの用語を使用するが、これらの要素をこれらの用語によって限定すべきではないと理解するであろう。これらの用語は、要素を互いに区別するために使用するものにすぎない。例えば、本発明の範囲から逸脱することなく、第1の領域を第2の領域と呼ぶことができ、同様に第2の領域を第1の領域と呼ぶことができる。本明細書で使用する「及び/又は(and/or)」という用語は、関連する記載項目の1又はそれ以上のありとあらゆる組み合わせを含む。
本明細書で使用する用語は、特定の実施形態を説明するためのものにすぎず、本発明を限定するためのものではない。本明細書で使用する単数形の「1つの(英文不定冠詞)」及び「その(英文定冠詞)」は、その文脈で別様に明確に示していない限り、複数形も含むことが意図される。「備える、含む(comprises、comprising、includes、及び/又はincluding)」という用語は、本明細書で使用する場合、上述した特徴、整数、ステップ、動作、要素、及び/又は構成部品の存在を示すが、1又はそれ以上の他の特徴、整数、ステップ、動作、要素、構成部品、及び/又はこれらの群の存在又は追加を除外するものではない。
特に定めがない限り、本明細書で使用する(技術用語及び科学用語を含む)全ての用語は、本発明が属する技術の当業者が一般に理解している意味と同じ意味を有する。本明細書で使用する用語は、本明細書及び関連技術との関連におけるこれらの意味に従う意味を有すると解釈すべきであり、本明細書で明確に定義しない限り、理想的な又は過度に形式的な意味で解釈されるものではないと理解されたい。
層、領域又は基板などの要素が、別の要素「上に(on)」存在する、又は別の要素「上に(onto)」延びていると言う場合、この要素は他の要素の上に直接存在し、又は他の要素の上に直接延びている場合もあれば、或いは介在要素が存在する場合もあると理解されたい。対照的に、ある要素が別の要素「の上に直接(directly on)」存在する、又は別の要素「の上に直接(directly onto)」延びていると言う場合、介在要素は存在しない。ある要素が別の要素に「接続(connected)」されている、又は「結合(coupled)」されていると言う場合、この要素は他の要素に直接接続又は結合している場合もあれば、或いは介在要素が存在する場合もあると理解されたい。対照的に、ある要素が別の要素に「直接接続(directly connected)」されている、又は「直接結合(directly coupled)」されていると言う場合、介在要素は存在しない。
本明細書では、「下方の(below)」、「上方の(above)」、「上部の(upper)」、「下部の(lower)」、「水平の(horizontal)」、「横方向の(lateral)」、「垂直の(vertical)」などの相対語を使用して、図に示すような要素、層又は領域同士の関係を説明することがある。これらの用語は、図に示す方向に加え、デバイスの異なる方向を含むことを意図されたものであると理解されたい。
本明細書では、本発明の理想的な実施形態(及び中間構造)の概略図である断面図を参照しながら本発明の実施形態を説明する。説明を明確にするために、図面内の層及び領域の厚みは誇張している場合がある。また、例えば、製造技術及び/又は製造公差の結果、形状が説明図のものとは異なることが予想される。従って、本発明の実施形態を、本明細書に示す領域の特定の形状に限定されると解釈すべきではなく、例えば製造に起因する形状の変動を含むと解釈すべきである。例えば、長方形として示す被注入領域は、一般に丸みのある又は曲がった特徴部を有し、及び/又はその端部では、注入物の濃度が被注入領域から非注入領域へ不連続に変化するのではなく、ある勾配で変化する。同様に、注入によって埋没領域が形成された結果、この埋没領域と注入を行う表面との間の領域に一部の注入が残ることもある。従って、図示の領域は本質的に概略的なものであり、これらの形状は、デバイスの領域の実際の形状を示すことを意図したものではなく、本発明の範囲を限定することを意図したものでもない。
本発明のいくつかの実施形態については、層及び/又は領域内の多数キャリアの濃度を示すn型又はp型などの導電型を有することを特徴とする半導体層及び/又は領域を参照しながら説明する。従って、n型材料は、負に帯電した電子の多数平衡濃度を有し、p型材料は、正に帯電した正孔の多数平衡濃度を有する。材料によっては、別の層又は領域よりも多数キャリアの濃度が相対的に高い(「+」)こと、又は低い(「−」)ことを示すために、(n+、n−、p+、p−、n++、n−−、p++、p−−などのように)「+」又は「−」を付して示す場合がある。しかしながら、このような表記は、ある層又は領域内に特定の濃度の多数又は少数キャリアが存在することを意味するものではない。
いくつかの実施形態によれば、接合障壁ショットキーダイオードが、ドリフト層上に又はこの中に接合障壁領域及び/又はエッジ終端特徴部などの特徴部を含み、これらの接合障壁領域及び/又はエッジ終端特徴部は、ドリフト層とは異なる材料タイプの領域によって設けられ、ドリフト層との間にそれぞれのヘテロ接合部を形成する。いくつかの実施形態では、接合障壁領域及び/又はエッジ終端特徴部などの特徴部が、例えばイオン注入を必要としなくてもよい従来のプロセスを用いて形成できるドープポリシリコンを含むことができる。
図2は、本発明のいくつかの実施形態によるダイオード100の平面図であり、図3は、図2の線A−Aに沿って切り取ったダイオード100の部分断面図である。図4及び図5はそれぞれ、他の実施形態によるダイオード100’及び100”の同様の断面図である。なお、明確にするために、ダイオード100、100’、100”の特徴部には、寸法を誇張しているものもある。
図2及び図3を参照して分かるように、ダイオード100は任意の基板112を含み、この上に、ドリフト領域114を含む層113が形成される。層113は、基板と反対側の上面を有し、この中に複数のヘテロ接合障壁領域130が形成される。ドリフト領域114上には、ショットキー接点118が存在する。ショットキー接点118は、ドリフト領域114の表面に接し、ドリフト領域114との間にショットキー接合部J4を形成する。ショットキー接点118は、複数のヘテロ接合障壁領域130にも接する。
層113は、例えば、2H、4H、6H、3C及び/又は15Rポリタイプのn型炭化ケイ素で形成することができる。ドリフト領域114は、ダイオード100の阻止電圧及びオン抵抗の設計要件に応じて、約2×1014〜約1×1017cm-3のドーパント濃度を有することができる。GaN、GaAs、シリコン又はゲルマニウムなどの、他の種類の半導体材料を使用することもできる。特定の実施形態では、ドリフト領域114が、約5×1015cm-3の濃度のn型ドーパントでドープされた4H−SiCを含む。
ヘテロ接合障壁領域130は、ドリフト領域114の材料とは異なる半導体材料で形成される。ヘテロ接合障壁領域130は、ドリフト領域114の導電型とは逆の導電型を有する。従って、ヘテロ接合障壁領域130は、ドリフト領域114との間にPNヘテロ接合障壁領域J3を形成する。さらに、ショットキー接点118は、ヘテロ接合障壁領域130との間にオ−ム接合部を形成することができる。
いくつかの実施形態では、以下でより詳細に説明するように、ヘテロ接合障壁領域130とドリフト層の間のPNヘテロ接合部J3の障壁の高さを、ショットキー接点118とドリフト領域114の間のショットキー接合部J4の障壁の高さよりも高くして、PNヘテロ接合部J3が、ドリフト領域114とショットキー接点118の間のショットキー接合部J4よりも高い順電圧でオンになるようにすることができる。
図2及び図3の実施形態では、ヘテロ接合障壁領域130が、ドリフト領域114内にストライプ形状領域として形成される。しかしながら、ヘテロ接合障壁領域130は、島形、四角形、ドット形、六角形、又はその他のあらゆる所望の形状などの他の形状に形成することもできる。
いくつかの実施形態では、ヘテロ接合障壁領域130を、ドープポリシリコンの領域として設けることができる。例えば、ヘテロ接合障壁領域130は、ドリフト領域114の導電型とは逆の導電性を有するようにドープされたポリシリコン領域を含むことができ、これによりドリフト領域114とのPNヘテロ接合部J3を形成するようになる。
ヘテロ接合障壁領域130は、ホウ素及び/又はアルミニウムなどの、約1×1017〜約1×1020cm-3の濃度のp型ドーパントでドープすることができ、またドリフト領域114の表面からドリフト領域114内の約0.3〜約0.5μmの深さにまで及ぶことができる。特定の実施形態では、ヘテロ接合障壁領域130が、約5×1018cm-3の濃度でドープされ、またドリフト領域114の表面からドリフト領域114内の約0.3μmの深さにまで及ぶことができる。
ドリフト領域114内には、1又はそれ以上の電流サージパッド116を設けることもできる。電流サージパッド116は、ヘテロ接合障壁領域130と同じ材料で形成することができる。例えば、この電流サージパッド116を、約1×1018〜約1×1020cm-3の濃度のホウ素及び/又はアルミニウムなどのp型ドーパントでドープされたポリシリコン領域として設けることができ、またこの電流サージパッド116は、ドリフト領域114内の約0.3〜約0.5μmの深さにまで及ぶことができる。特定の実施形態では、電流サージパッド116が約5×1018cm-3の濃度でドープされ、ドリフト領域114内の約0.3μmの深さにまで及ぶことができる。電流サージパッド116は、以下でより詳細に説明するように、この電流サージパッドを通過するサージ電流の流れを高い順電圧で促進するために、ヘテロ接合障壁領域130よりも大きな幅を有する。例えば、電流サージパッド116は、約10μm〜約250μmの幅を有することができる。特定の実施形態では、電流サージパッド116が、約20μmの幅を有することができる。
いくつかの実施形態では、電流サージパッド116及び/又はヘテロ接合障壁領域130を、ドリフト領域114の導電性とは逆の導電性を有するようにドープしてドリフト領域114との間にヘテロ接合部J5を形成できる他の種類の材料で形成することができる。例えば、ドリフト領域がn型炭化ケイ素を含む場合、p型窒化ガリウムなどの材料を使用して、電流サージパッド116及び/又はヘテロ接合障壁領域130を形成することができる。
図2及び図3の実施形態に示すヘテロ接合障壁領域130は、ドリフト領域114の表面部分114Aを露出させて、(ドリフト層の露出部分114A及び電流サージパッド116を除く)ドリフト領域114の活性領域110全体に広がる間隔を空けたストライプ領域として設けられる。このドリフト領域114を金属ショットキー接点118が覆って、ドリフト領域114の露出部分114A、並びにヘテロ接合障壁領域130及び電流サージパッド116との間にショットキー整流接合部を形成する。
本明細書で使用する「活性領域」という用語は、ショットキー金属がドリフト層と接触するデバイスの2次元領域を意味し、ドリフト領域114の露出部分114A、ヘテロ接合障壁領域130及び電流サージパッド116を含む。従って、活性領域はショットキー接合領域を含むが、例えば、以下で説明するエッジ終端領域は含まない。
ダイオード100は、ダイオード100の活性領域110を取り囲むエッジ終端領域115を含むことができる。エッジ終端領域115は、接合終端拡張(JTE)領域、フィールドリング、フィールドプレート、ガードリング、及び/又は上述した又はその他の終端の組み合わせを含むことができる。詳細には、デバイス100は、複数のガードリング125を含むことができ、これらのガードリング125は、ヘテロ接合障壁領域130及び電流サージパッド116と同じ材料で形成できるとともに、ドリフト領域114の導電型とは逆の導電性を有するようにドープすることもできる。ドリフト層上には、フィールド酸化膜127などの保護層を形成することができ、これによりガードリング125を覆うことができる。ガードリング125は、ゼロバイアス条件下で陽極接点118から電気的に絶縁されるフローティングガードリングであってもよい。
いくつかの実施形態では、エッジ終端領域115が、米国特許第7,026,650号に記載されているようなロバストガードリング(RGR)終端を含み、この特許は本発明の譲受人に譲渡され、その開示は本明細書に完全に記載されているかのように引用により組み入れられる。具体的には、このRGR終端は、ドリフト層の導電性とは逆の導電性を有するドーパント注入領域160を含むことができる。注入領域160は、ドリフト領域114内に及ぶことができ、この深さは、ガードリング125の深さより深くても又は浅くてもよい。注入領域160は、ドリフト領域114の導電型とは逆の導電性を有する、約1×1017cm-3の正味ドーパント濃度を有することができる。
Singh他による「漏れが少なく歩留まりが高い4H−SiCショットキーダイオード内の平面終端(Planar Terminations in 4H−SiC Schottky Diodes With Low Leakage And High Yields)」、ISPSD ’97、pp157〜160に、SiCショットキーダイオードのさらなる従来の終端が記載されている。Ueno他による、「高電圧SiCショットキー障壁ダイオードのためのガードリング終端(The Guard−Ring Termination for High−Voltage SiC Schottky Barrier Diodes)」、IEEE電子デバイスレター 第16巻、第7号、1995年7月 pp331〜332に、SiCショットキー障壁ダイオードのためのp型エピタキシャルガードリング終端が記載されている。また、PCT出願公開WO1997/008754号に、「電圧吸収エッジとのPN接合部を含むSiC半導体デバイス(SiC Semiconductor Device Comprising A PN Junction With A Voltage Absorbing Edge)」という名称の他の終端技術が記載されている。
電流サージパッド116及びヘテロ接合障壁領域130は、ドリフト領域114の凹部内に形成することができ、ドリフト領域114の上面よりも上に突出することができる。電流サージパッド116及びヘテロ接合障壁領域130は、ドリフト領域114とは逆の導電型を有しているので、ヘテロ接合障壁領域130は、ドリフト領域114との間にPN接合部J3を形成し、電流サージパッド116は、ドリフト領域114との間にPN接合部J5を形成する。
図4に示すダイオード100’では、電流サージパッド116’、ヘテロ接合障壁領域130’及びガードリング125’がドリフト領域114の凹部内に形成され、ドリフト領域114の上面と同じ高さである。例えば、図4に示すような電流サージパッド116’、ヘテロ接合障壁領域130’、及び/又はガードリング125’を形成するためには、ドリフト領域114内の凹部内にポリシリコンを堆積させ、化学機械研磨(CMP)又はエッチバック技術を使用して平坦化することができる。
図5に示すダイオード100”では、電流サージパッド116”、ヘテロ接合障壁領域130”及びガードリング125”が、ドリフト領域114の上面上の離散領域として形成され、ドリフト領域114内に延びていない。例えば、図5に示すような電流サージパッド116”、ヘテロ接合障壁領域130”、及び/又はガードリング125”を形成するためには、ドリフト領域114上にポリシリコンを堆積させ、フォトリソグラフィを使用してパターニングすることができる。
再び図3を参照すると、活性領域110の総表面積に対するヘテロ接合障壁領域130及び電流サージパッド116が占めるデバイス100の活性領域110の表面積の割合は、デバイス100の逆方向漏れ電流及びデバイス100の順電圧降下のいずれにも影響する可能性がある。例えば、活性領域110の総面積に対するヘテロ接合障壁領域130及び電流サージパッド116が占める面積が増加した場合、逆方向漏れ電流は減少することもあるが、デバイス100の順電圧降下は増加する可能性がある。従って、活性領域110の総表面積に対するヘテロ接合障壁領域130及び電流サージパッド116が占めるデバイス100の活性領域110の表面積の割合の選択により、逆方向漏れ電流と順電圧降下の間にトレードオフが生じる場合がある。いくつかの実施形態では、活性領域110の総表面積に対するヘテロ接合障壁領域130及び電流サージパッド116が占めるデバイス100の活性領域110の表面積の割合を、約2%〜40%とすることができる。他のいくつかの実施形態では、活性領域110の総表面積に対するヘテロ接合障壁領域130及び電流サージパッド116が占めるデバイス100の活性領域110の表面積の割合を、約4%〜30%とすることができる。さらなる実施形態では、この割合を約10%〜約30%とすることができ、さらに別の実施形態では、この割合を約20%〜約30%とすることができる。
ドリフト領域114の表面上のショットキー接点118は、隣接するヘテロ接合障壁領域130間のドリフト領域114の露出部分114Aとの間にショットキー接合部J4を形成する。この陽極接点118は、アルミニウム、チタン及び/又はニッケルなどの金属を含むことができる。いくつかの実施形態では、陽極接点118が、電流サージパッド118との間にオ−ム接点を形成する。ショットキー接点上には、金属被覆層119を形成することができる。金属被覆層119は、例えばTiW/Alを含むことができ、ショットキー接点118上の接触層として設けることができる。
基板112のドリフト領域114と逆の側には、及び/又はドリフト領域114上に直接、陰極接点120が形成される。陰極接点120は、n型炭化ケイ素へのオ−ム接点を形成できるニッケルなどの金属を含むことができる。
逆バイアス条件下では、ヘテロ接合障壁領域130とドリフト領域114の間のpn接合部J3により形成される空乏領域130、及びpn接合部J5の空乏領域が、デバイス100内を通る逆電流を阻止するように広がって、ショットキー接合部J4を保護するとともにデバイス100内の逆方向漏れ電流を制限することができる。従って、逆バイアスでは、ダイオード100が、実質的にPINダイオードのように機能することができる。
順方向動作では、陽極接点118とドリフト領域114の露出部分114Aとの間のショットキー接合部J4が、ヘテロ接合部J3、及び電流サージパッド116とドリフト領域114の間のヘテロ接合部J5よりも先にオンになる。従って、デバイスは、低い順電圧ではショットキーダイオードの挙動を示し、ダイオード100の動作は、ショットキー接合部J4を横切る多数キャリアの注入によって支配されるようになる。通常の動作条件下では、少数キャリアが注入されることはないので、デバイス100は、一般にショットキーダイオードの特性である非常に高速のスイッチング能力を有することができる。
電流サージパッド116は、ショットキー接合部J3のターンオン電圧よりも高い順電圧で導通し始めるように設計することができる。従って、サージ電流によってダイオード100の順電圧が上昇した場合、pn接合部J5が導通し始める。pn接合部が導通し始めると、ダイオード100の動作は、pn接合部J5を横切る少数キャリアの注入及び再結合によって支配される。この場合、ダイオード100の順電圧降下をクランプし、これにより所与の電流レベルに関してダイオード100が消失する電力量を低下させることができる。従って、ダイオード100の順電圧が上昇したときにpn接合部J5をオンにすることにより、ダイオード100の順方向電流暴走を低減及び/又は防止することができる。
さらに、いくつかの実施形態によるデバイスでは、pn接合部J3及びJ5を段階的にオンにすることができる。第1の段階において、ドリフト領域114とショットキー接点118の間のショットキー接合部J4をオンにして、多数キャリアを伝導させることができる。第2の段階において、PNヘテロ接合部J3のバイアスが高まると、PNヘテロ接合部J3を横切って多数キャリアが注入され、さらなるオン抵抗の低下を可能にすることができる。さらに、いくつかの実施形態によるデバイスでは、段階ごとに接合部J5がオンになり、少数キャリアが注入されてサージ電流能力が可能になる。
いくつかの実施形態によるデバイスの順方向電流動作を図6及び図7に示す。具体的には、図6は、電流サージパッド116及び2つのヘテロ接合障壁領域130を含むドリフト領域114の一部の拡大図である。図6には、順方向電流成分40、41及び42を示している。図7は、いくつかの実施形態によるショットキーダイオードの、電流密度(J)と順電圧(V)の図式グラフである。図7に示すように、いくつかの実施形態によるショットキーダイオードの電流−電圧特性は、図7に領域1、領域2及び領域3として示す3つの異なる動作領域を有することができる。
図6を参照して分かるように、ショットキー接点118とドリフト領域114の間のショットキー接合部J4をオンにするのに十分な順電圧が、ドリフト領域114に対してショットキー接点118に印加されると、ドリフト層に(n型ドリフト層の場合には電子などの)多数キャリアが注入され、ショットキー電流成分40が生じる。電流サージパッド116とドリフト領域114の間のPNヘテロ接合部J5、PNヘテロ接合部J3、及び陽極接点118と電流サージパッド116の間のオ−ム接合部J6がオンになる前は、このショットキー電流成分40が、デバイス電流の唯一の成分である。このことを、図7のグラフに、デバイスの順電圧がV1とV2の間に存在する領域1として示している。V1は、ショットキー接合部J4のターンオン電圧を表し、V2は、ヘテロ接合障壁領域130とドリフト領域114の間のヘテロ接合部J3のターンオン電圧を表す。
特定の実施形態では、ショットキー接点118がチタンであり、ドリフト領域114がn型炭化ケイ素である場合、ショットキー接合部J4のターンオン電圧を約0.8Vとすることができ、ヘテロ接合障壁領域130とドリフト領域114の間のターンオン電圧を約1.5Vとすることができる。
図6に示すように、ショットキー電流40は、電流サージパッド116及びヘテロ接合障壁領域130の下方で横方向に広がり、デバイス内に広がり抵抗が生じる。従って、図7に示す電流−電圧カーブは、領域1では比較的緩やかな傾斜を有することができる。
デバイスの順電圧がV2に達すると、ヘテロ接合障壁領域130とドリフト領域114の間のヘテロ接合部J3、及び電流サージパッド116とドリフト領域114の間のヘテロ接合部J5がオンになることができ、ドリフト領域内に電子41が単極注入されるようになる。デバイスは、依然としてある程度の広がり抵抗を示すことができる。しかしながら、デバイスの全体的な抵抗は減少することができ、図7に示す電流−電圧カーブの領域2の傾斜は、領域1と比較して増加する。
デバイスに加わる電圧が増加するにつれ、接合部J4を通過するショットキー電流も増加する。電流サージパッド116全体の電圧降下ΔVも、電流サージパッド116とドリフト領域114の間のPNヘテロ接合部J5が、ドリフト領域114内に(n型ドリフト層の場合には正孔などの)少数キャリア42を注入し始める程度にまで増加する。この状態を、図7の領域3として示す。デバイスの抵抗はさらに減少し、領域3の電流−電圧カーブの傾斜が増加する。
特徴部のエッジから特徴部の中心までの最小横方向距離、すなわち横方向に拡がる電流が特徴部の中心点に達するために移動しなければならない最小距離を「半値幅」とする場合、ヘテロ接合障壁領域130の半値幅よりも大きな電流サージパッド116の半値幅にわたる電圧降下ΔVは、_________と理解されるであろう。電流サージパッド116の幅の方がヘテロ接合障壁領域130の幅よりも広いので、電流サージパッド116とドリフト層の間の接合部J5の方が、ヘテロ接合障壁領域130とドリフト領域114の間の接合部よりも前にオンになりやすい傾向にある。
図8に、ショットキー接点としてp+ポリシリコンを含むいくつかの実施形態によるデバイスの、25℃〜200℃の動作温度における実験的な順方向電流−電圧カーブを示す。例えば、いくつかの実施形態による25℃での電流−電圧カーブをカーブ191として示しており、いくつかの実施形態による200℃での電流−電圧カーブをカーブ192として示している。これらのカーブは、温度及び順電圧とともにカーブの傾斜が増加するように、いくつかの実施形態によるダイオードのサージ能力が高温で高まることを示している。図8に示すデバイスは、陽極接点118としてポリシリコンを使用したことにより、Ti−SiCショットキーのターンオン電圧が0.8Vである代わりに、約1.8Vで導電を開始する。
図9〜図12に、いくつかの実施形態によるデバイスの形成方法を示す。図9を参照すると、ドリフト領域114が設けられている。ドリフト領域114は、基板112上に設けることができる。しかしながら、基板112は任意であり、いくつかの実施形態では除去又は省略できると理解されるであろう。
ドリフト領域114は、例えば、ダイオード100の阻止電圧及びオン抵抗の要件に応じて約2×1014〜約1×1017cm-3のドーパント濃度を有する、2H、4H、6H、3C及び/又は15Rポリタイプのn型炭化ケイ素で形成することができる。GaN、GaAs、シリコン又はゲルマニウムなどの他の種類の半導体材料を使用することもできる。特定の実施形態では、ドリフト領域114が、約5×1015cm-3の濃度のn型ドーパントでドープされた4H−SiCを含む。
デバイス周縁部に任意の注入領域160を形成して、ロバストガードリング終端を設けることができる。
ドリフト領域114の表面内には、例えば当業で周知のマスキング及びエッチング技術によって複数の凹部170、171及び172が形成される。凹部170、171及び172は、ドリフト領域114の表面からドリフト領域114内の約0.3〜約0.5μmの深さにまで及ぶことができる。ドリフト層の表面上及び凹部170、171、172内には、ドリフト層との間にヘテロ接合部を形成するポリシリコンなどの材料の層180が堆積される。ポリシリコンの層180は、ホウ素及び/又はアルミニウムなどのp型ドーパントで、約1×1018〜約1×1019cm-3の濃度で、及び特定の実施形態では約5×1018cm-3の濃度でドープすることができる。ポリシリコンの層180は、現場ドーピング、スピンオン、拡散及びドライブインアニーリングなどの、いずれかの従来のドーピング技術を使用してドープすることができる。
ドリフト領域114の表面よりも上に突出するそれぞれの電流サージパッド116、ヘテロ接合障壁領域130及び/又はガードリング125を形成するために、フォトリソグラフィ技術を使用して層180をパターニングすることができる(図10)。いくつかの実施形態では、ドリフト領域114の表面と同じ高さのそれぞれの電流サージパッド116、ヘテロ接合障壁領域130及び/又はガードリング125を形成するために、化学機械研磨及び/又はエッチバック技術を使用して層180を平坦化することができる(図11)。
図12を参照すると、ドライブ領域114上にショットキー接点118を形成することができ、このショットキー接点118は、アルミニウム、チタン及び/又はニッケルなどの金属を含むことができる。いくつかの実施形態では、接点118が、電流サージパッド116との間にオ−ム接点を形成し、ドリフト領域114との間にショットキー接点を形成することができる。ショットキー接点118上には、金属被覆層119を形成することができる。金属被覆層119は、例えばTiW/Alを含むことができ、ショットキー接点118上の接触層として設けることができる。
基板112のドリフト領域114と逆の側には、陰極接点120が形成される。陰極接点120は、n型炭化ケイ素へのオ−ム接点を形成できるニッケルなどの金属を含むことができる。
ガードリング125の下方には、ドリフト層の導電性とは逆の導電性を有するドーパントの注入領域160を形成して、ロバストガードリング(RGR)終端を実現することができる。注入領域160は、ドリフト領域内に及ぶことができ、この深さはガードリングの深さより深くても又は浅くてもよく、またドリフト領域114の導電型と逆の導電性を有する、約1×1017cm-3の正味ドーパント濃度を有することができる。最後に、ドリフト層上にフィールド酸化膜127を形成し、これによりガードリング125を覆うことができる。
図13A及び図13Bには、それぞれガードリング終端ではなくメサ終端(図13A)及び勾配付きエッジ終端(図13B)を有するデバイス300及び300’の断面図であるさらなる実施形態を示している。
図14は、ヘテロ接合障壁領域とヘテロ接合ガードリング終端とを含むいくつかの実施形態によるデバイス(カーブ201)、及びヘテロ接合障壁領域と、注入領域160を含むロバストガードリング終端を有するヘテロ接合ガードリング終端とを含むいくつかの実施形態によるデバイス(カーブ202)の、模擬的な水平方向電界分布を示すグラフである。図14で分かるように、カーブ201によって表すデバイスのピーク電界201Pは、カーブ202によって表すデバイスのピーク電界202Pよりも実質的に高くなり得る。
図15は、さらなる実施形態によるダイオード400の部分的断面図である。
ダイオード400は基板412を含み、その上にドリフト層414が形成される。ドリフト層414は、基板と反対側の上面を有し、その上にショットキー接触層418が形成される。ショットキー接触層418は、内部に複数のヘテロ接合障壁領域430を含む。ショットキー接触層418はn型ポリシリコンを含み、ヘテロ接合障壁領域430はp型ポリシリコンを含む。ショットキー接触層418のn型ポリシリコンは、ドリフト領域414の表面に接触して、ドリフト領域414との間にショットキー接合部J6を形成する。
ドリフト層414は、例えば、2H、4H、6H、3C及び/又は15Rポリタイプのn型炭化ケイ素で形成することができる。ドリフト領域414は、ダイオード400の阻止電圧及びオン抵抗の設計要件に応じて、約2×1014〜約1×1017cm-3のドーパント濃度を有することができる。GaN、GaAs、シリコン又はゲルマニウムなどの、他の種類の半導体材料を使用することもできる。特定の実施形態では、ドリフト領域414が、約5×1015cm-3の濃度のn型ドーパントでドープされた4H−SiCを含む。
ヘテロ接合障壁領域430は、ドリフト領域414の導電型とは逆の導電型を有する。従って、ヘテロ接合障壁領域430は、ドリフト領域414との間にPNヘテロ接合障壁領域を形成する。
ヘテロ接合障壁領域430は、ショットキー接触層418内のストライプ形状領域として形成することができる。しかしながら、ヘテロ接合障壁領域430は、島形、四角形、ドット形、六角形、又はその他のあらゆる所望の形状などの他の形状に形成することもできる。
ヘテロ接合障壁領域430は、イオン注入及び/又は拡散ドーピングによって形成することもできる。拡散ドーピングを使用する場合、イオン注入を全く使用せずに炭化ケイ素JBSショットキーダイオードを形成することができる。
ヘテロ接合障壁領域430は、ドリフト領域414の導電型とは逆の導電性を有するようにドープされたポリシリコン領域を含むことができ、これによりドリフト領域414とのPNヘテロ接合部J7を形成するようになる。
ヘテロ接合障壁領域430は、ホウ素及び/又はアルミニウムなどの、約1×1017〜約1×1020cm-3の正味ドーパント濃度のp型ドーパントでドープすることができ、ドリフト領域414の上方に約0.3〜約0.5μmの高さを有することができる。特定の実施形態では、ヘテロ接合障壁領域430が、約5×1018cm-3の濃度でドープされ、ドリフト領域414の表面上方において約0.3μmの高さにまで及ぶことができる。
ショットキー接点418上には、金属被覆層419を形成することができる。金属被覆層419は、例えばTi、Al、及び/又はTi/Alを含むことができ、ショットキー接触層418へのオ−ム接点を提供することができる。
基板412のドリフト領域414と逆の側には、及び/又はドリフト層414上に直接、陰極接点420が形成される。陰極接点420は、n型炭化ケイ素へのオ−ム接点を形成できるニッケルなどの金属を含むことができる。
先の実施形態と同様に、ショットキー接触層418とドリフト層414の間のショットキー接合部J6は、接合障壁領域430とドリフト領域414の間のPNヘテロ接合部J7よりも低い順電圧でオンになることができる。
図16に、活性領域を取り囲むエッジ終端領域415を含むダイオード400’を示す。エッジ終端領域415は、接合終端拡張(JTE)領域、フィールドリング、フィールドプレート、ガードリング、及び/又は上述した又はその他の終端の組み合わせを含むことができる。詳細には、デバイス400’は、複数のガードリング425を含むことができ、これらのガードリング425は、ヘテロ接合障壁領域430と同じ材料で形成できるとともに、ドリフト層414の導電型とは逆の導電性を有するようにドープすることもできる。
図17に、エッジ終端領域415が浅い注入領域460を含むダイオード400’’を示す。注入領域460は、ドリフト領域114の導電型とは逆の導電性を有する、約1×1017cm-3の正味ドーパント濃度を有することができる。
ガードリング425は、保護層427によって覆うことができる。エッジ終端領域415は、ゼロバイアス条件下でショットキー接触層418から電気的に絶縁される少なくとも1つのフローティングガードリング425を含むことができる。
図18に、エッジ終端領域415がガードリング425に加えて浅い注入領域460を含むダイオード400’’’を示す。注入領域460は、ドリフト層414の導電型とは逆の導電性を有する。注入領域460は、ドリフト層414の導電型とは逆の導電性を有する、約1×1017cm-3の正味ドーパント濃度を有することができる。
図18にさらに示すように、ドリフト層414上には、1又はそれ以上の電流サージパッド416を設けることもできる。電流サージパッド416は、ヘテロ接合障壁領域430と同じ材料で形成することができる。例えば、この電流サージパッド416を、約1×1018〜約1×1020cm-3の濃度のホウ素及び/又はアルミニウムなどのp型ドーパントでドープされたポリシリコン領域として設けることができ、またこの電流サージパッド416は、ドリフト層414の上方約0.3〜約0.5μmの高さに及ぶことができる。特定の実施形態では、電流サージパッド416が約5×1018cm-3のドーパント濃度でドープされ、ドリフト層414の上方約0.3μmの高さに及ぶことができる。上記の実施形態と同様に、電流サージパッド416は、この電流サージパッドを通過するサージ電流の流れを高い順電圧で促進するために、ヘテロ接合障壁領域430よりも大きな幅を有する。例えば、電流サージパッド416は、約10μm〜約250μmの幅を有することができる。特定の実施形態では、電流サージパッド416が、約20μmの幅を有することができる。
いくつかの実施形態では、電流サージパッド416及び/又はヘテロ接合障壁領域430を、ドリフト層414の導電性とは逆の導電性を有するようにドープしてドリフト層414との間にヘテロ接合部を形成できる他の種類の材料で形成することができる。例えば、ドリフト領域がn型炭化ケイ素を含む場合、p型窒化ガリウムなどの材料を使用して、電流サージパッド416及び/又はヘテロ接合障壁領域430を形成することができる。
図19及び図20に、いくつかの実施形態によるダイオード400の形成を示す。図19を参照すると、ドリフト層414の表面上にポリシリコン層が堆積し、予備ショットキー接触層440を形成するようにパターニングされている。この予備ショットキー接触層440は、約0.3μm〜約0.5μmの厚みを有し、例えば拡散ドーピングにより、1×1015cm-3〜5×1019cm-3のドーパント濃度を有するようにn型導電型のドーパントでドープされる。予備ショットキー接触層440は、堆積中及び/又は堆積後に、スピンオンコーティング及び拡散及び/又はイオン注入を用いてドープすることができる。
次に、ドリフト層414及び予備ショットキー接触層440上に注入マスク450が形成され、ドーピングマスク450内の間隙452を通じて予備ショットキー接触層440の選択部分が曝されるようにパターニングされる。
その後、予備ショットキー接触層440は、予備ショットキー接触層440内にヘテロ接合障壁領域430を形成すると同時に、ドリフト層414と接するn型ショットキー接触領域408を定めるように、p型ドーパントイオン460の注入によって選択的にドープされる。ヘテロ接合障壁領域430は、ホウ素及び/又はアルミニウムなどの、約1×1017〜約1×1020cm-3の正味ドーパント濃度のp型ドーパントでドープすることができる。注入ドーパントは、標準的なポリシリコン活性化アニールで活性化することができる。拡散ドーピングを使用してヘテロ接合障壁領域430を形成することもできると理解されるであろう。
図20を参照すると、注入マスク450が除去されている。この後、ドリフト層414上のショットキー接触層418の外側に、図17に示すようなガードリング425を形成することができる。ガードリングは、例えばポリシリコンの堆積、パターニング及びドーピングによって形成することができる。
或いは、図21及び図22に示すように、注入マスク450の適当なパターニングにより、ヘテロ接合障壁領域430と同時にガードリング425を形成することもできる。ガードリング425及びヘテロ接合障壁領域430を形成した後に、予備ショットキー接触層440を、ショットキー接触層418及びガードリング425を定めるようにパターニングすることができる。
さらに別の実施形態では、ドリフト層414内の活性領域の外側に注入ガードリングを形成することもできる。
本発明の実施形態は、従来のJBSデバイスと比較して注入ステップを全く又はほとんど必要としなくてもよい接合障壁ショットキー半導体デバイスを提供するものである。従って、このようなデバイスの製造コスト及び/又は複雑性を低減することができる。例えば、炭化ケイ素内のp型注入物をアニーリングするには、1600℃よりも高いアニール温度が必要となり得る。
さらに、いくつかの実施形態は、JBSダイオードにおいて、ドープしたポリシリコン特徴部を使用する。ポリシリコンは、多くの従来技術によってドープすることができ、ポリシリコン加工技術は、炭化ケイ素と比べて低温で、かつ複雑度が低くコストのかからない設備で行うことができるハイスループット処理に対応する。例えば、注入されたポリシリコンのアニーリングは、標準的な炉内で1100℃未満の温度で行うことができる。さらに、いくつかの実施形態では、p型ポリシリコンが、サージ電流条件内で少数インジェクタとして機能することができ、高温動作におけるサージ能力をさらに高めることができる。
特定の動作順序を参照しながら本発明の実施形態を説明したが、当業者であれば理解するように、この順序内のいくつかの動作を並べ換えても、本発明の教示から恩恵を受けることができる。従って、本発明を、本明細書で説明した正確な動作順序に限定されると解釈すべきではない。
本明細書では、上記の説明及び図面に関連して多くの異なる実施形態を開示した。これらの実施形態の全ての組み合わせ及びその下位の組み合わせを逐一説明して図示することは、過度に反復的であり不明瞭となることが理解できるであろう。従って、全ての実施形態は、あらゆる方法及び/又は組み合わせで組み合わせることができ、図面を含む本明細書は、本明細書で説明した実施形態、及びこれらを作成して使用する方法及びプロセスの全ての組み合わせ及びその下位の組み合わせの完全な明細書を構成するものと解釈すべきであり、あらゆるこのような組み合わせ及びその下位の組み合わせに対して特許請求するものである。
図面及び明細書には典型的な実施形態を開示しており、また特定の用語を使用しているが、これらは一般的かつ記述的な意味でのみ使用したものであって限定を目的とするものではなく、本発明概念の範囲は以下の特許請求の範囲に示す。
100 ダイオード
110 活性領域
114 ドリフト領域
114A 露出部分
115 エッジ終端領域
116 電流サージパッド
130 ヘテロ接合障壁領域

Claims (33)

  1. n型ドリフト領域を含む炭化ケイ素層と、
    前記ドリフト領域との間にショットキー接合部を形成する接点と、
    前記炭化ケイ素層上のp型接合障壁領域と、
    を含み、前記p型接合障壁領域は、前記ドリフト領域との間にPNヘテロ接合部を形成するp型ポリシリコン領域を含み、前記接点と電気的に接続される、
    ことを特徴とする電子デバイス。
  2. 前記接点と前記ドリフト領域の間の前記ショットキー接合部が、前記接合障壁領域と前記ドリフト領域の間のPNヘテロ接合部よりも低い順電圧でターンオンするように構成される、
    ことを特徴とする請求項1に記載の電子デバイス。
  3. 前記接点が、前記p型ポリシリコン領域へのオ−ム接点を形成し、前記ヘテロ接合障壁領域と前記ドリフト領域の間の前記PNヘテロ接合部が、前記ショットキー接合部のターンオン電圧よりも高い順電圧であって、前記ヘテロ接合障壁領域と前記ドリフト領域の間の前記PNヘテロ接合部が前記ドリフト領域内に少数キャリアを注入し始める低い電圧で多数キャリアを伝導し始めるように構成される、
    ことを特徴とする請求項1に記載の電子デバイス。
  4. 前記接点に横方向に隣接する前記炭化ケイ素層の表面にガードリング終端領域をさらに含み、該ガードリング終端領域が、前記ドリフト領域上の第2のp型ポリシリコン領域を含み、該第2のp型ポリシリコン領域が、ゼロバイアス条件下で前記接点から電気的に絶縁される、
    ことを特徴とする請求項1に記載の電子デバイス。
  5. 前記炭化ケイ素層の前記表面に、前記ドリフト領域の導電型とは逆の導電型を有する接合終端領域をさらに含み、該接合終端領域内に、前記第2のp型ポリシリコン領域が広がる、
    ことを特徴とする請求項1に記載の電子デバイス。
  6. 前記接合障壁領域が、前記ドリフト領域内の複数のp型ポリシリコン領域と、前記接点の下方の前記ドリフト領域内に存在して前記接点に電気的に接続されたp型ポリシリコン少数キャリア注入パッドとを含む、
    ことを特徴とする請求項1に記載の電子デバイス。
  7. 前記少数キャリア注入パッドの、前記炭化ケイ素層の主表面に平行な水平面における表面積が、前記接合障壁領域内の前記複数のp型ポリシリコン領域のうちの1つの水平面における表面積よりも大きい、
    ことを特徴とする請求項6に記載の電子デバイス。
  8. 前記少数キャリア注入パッドの、前記炭化ケイ素層の主表面に平行な水平面における表面積が、前記接点の下方にある前記ドリフト領域の水平面内における表面積の少なくとも約10%である、
    ことを特徴とする請求項6に記載の電子デバイス。
  9. 前記接点とは反対側の前記ドリフト領域上のn+炭化ケイ素接触層と、該接触層上の第2の接点とをさらに含む、
    ことを特徴とする請求項1に記載の電子デバイス。
  10. 第1の導電型を有するドリフト領域と、
    前記ドリフト領域との間に金属半導体接合部を形成する接点と、
    前記ドリフト領域上の接合障壁領域と、
    を含み、前記接合障壁領域が、前記第1の導電型とは逆の第2の導電型を有するとともに、前記ドリフト領域上のヘテロ接合障壁領域を含み、該ヘテロ接合障壁領域が、前記ドリフト領域との間にPNヘテロ接合部を形成し、前記接点と電気的に接触する、
    ことを特徴とする電子デバイス。
  11. 前記接点と前記ドリフト領域の間の前記金属半導体接合部が、前記接合障壁領域と前記ドリフト領域の間のPNヘテロ接合部よりも低い順電圧でターンオンするように構成されたショットキー接合部を含む、
    ことを特徴とする請求項10に記載の電子デバイス。
  12. 前記接点が、前記ヘテロ接合障壁領域へのオ−ム接点を形成し、前記ヘテロ接合障壁領域と前記ドリフト領域の間の前記PNヘテロ接合部が、前記金属半導体接合部のターンオン電圧よりも高い順電圧であって、前記ヘテロ接合障壁領域と前記ドリフト領域の間の前記PNヘテロ接合部が前記ドリフト領域内に少数キャリアを注入し始める低い電圧で多数キャリアを伝導し始めるように構成される、
    ことを特徴とする請求項10に記載の電子デバイス。
  13. 前記ドリフト領域上に存在して前記金属半導体接合部に横方向に隣接するガードリング終端領域をさらに含み、該ガードリング終端領域が、第2のヘテロ接合障壁領域を含む、
    ことを特徴とする請求項10に記載の電子デバイス。
  14. 前記ヘテロ接合障壁領域が、前記ドリフト領域上の複数のp型ポリシリコン領域と、前記接点の下方の前記ドリフト領域上に存在して前記接点に電気的に接続された少なくとも1つのp型ポリシリコン少数キャリア注入パッドとを含む、
    ことを特徴とする請求項10に記載の電子デバイス。
  15. 前記少数キャリア注入パッドの幅が、前記接合障壁領域の幅よりも大きい、
    ことを特徴とする請求項14に記載の電子デバイス。
  16. 前記少数キャリア注入パッドの水平方向の表面積が、前記接合障壁領域内の前記複数のポリシリコン領域のうちの1つの水平方向の表面積よりも大きい、
    ことを特徴とする請求項10に記載の電子デバイス。
  17. 前記ドリフト領域がn型炭化ケイ素を含み、前記ヘテロ接合障壁領域がp型ポリシリコンを含む、
    ことを特徴とする請求項10に記載の電子デバイス。
  18. 前記ドリフト領域がn型炭化ケイ素を含み、前記ヘテロ接合障壁領域がp型窒化ガリウムを含む、
    ことを特徴とする請求項10に記載の電子デバイス。
  19. 前記ドリフト領域の表面に存在して前記デバイスの活性領域を内部に定める終端領域をさらに含み、
    前記活性領域の総表面積に対する、前記ヘテロ接合障壁領域が占める前記活性領域の表面積の割合が、約2%〜約40%である、
    ことを特徴とする請求項10に記載の電子デバイス。
  20. 前記活性領域の総表面積に対する、前記ヘテロ接合障壁領域が占める前記活性領域の表面積の割合が、約4%〜約30%である、
    ことを特徴とする請求項19に記載の電子デバイス。
  21. 前記活性領域の総表面積に対する、前記ヘテロ接合障壁領域が占める前記活性領域の表面積の割合が、約10%〜約30%である、
    ことを特徴とする請求項19に記載の電子デバイス。
  22. 前記活性領域の総表面積に対する、前記ヘテロ接合障壁領域が占める前記活性領域の表面積の割合が、約20%〜約30%である、
    ことを特徴とする請求項19に記載の電子デバイス。
  23. 電子デバイスの形成方法であって、
    第1の導電型を有するドリフト領域を設けるステップと、
    前記ドリフト領域上に、前記ドリフト領域とは異なる材料を含み、前記ドリフト領域の前記導電型とは逆の導電型を有し、前記ドリフト領域との間にPNヘテロ接合部を提供するヘテロ接合障壁領域を設けるステップと、
    前記ドリフト領域上及び前記ヘテロ接合障壁領域上に、前記ドリフト領域との間にショットキー接合部を形成し、前記ヘテロ接合障壁領域との間にオ−ム接合部を形成する接点を形成するステップと、
    を含むことを特徴とする方法。
  24. 前記ドリフト領域がn型炭化ケイ素を含み、前記ヘテロ接合障壁領域がp型ポリシリコンを含む、
    ことを特徴とする請求項23に記載の方法。
  25. 前記ドリフト領域上に、前記ショットキー接合部に横方向に隣接するガードリング終端領域を設けるステップをさらに含み、前記ガードリング終端領域が、前記ドリフト領域上の第2のヘテロ接合障壁領域を含むことができる、
    ことを特徴とする請求項23に記載の方法。
  26. 前記ヘテロ接合障壁領域を設けるステップが、前記ドリフト領域内に凹部をエッチングするステップと、前記凹部内にポリシリコン層を堆積させるステップと、前記ポリシリコン層を、前記ドリフト領域の導電型とは逆の導電型を有するようにドープするステップと、前記ポリシリコン層をパターニングするステップとを含む、
    ことを特徴とする請求項23に記載の方法。
  27. 第1の導電型を有するドリフト領域を含む炭化ケイ素層と、
    前記ドリフト領域の表面上に存在して、前記ドリフト領域との間にショットキー接合部を形成する接点と、
    前記ショットキー接合部に隣接する前記炭化ケイ素層の前記表面に接するガードリングと、
    を含み、前記ガードリングが、前記ドリフト領域の導電型とは逆の導電型を有するとともに、前記炭化ケイ素層との間にヘテロ接合部を形成する材料を含み、
    前記ガードリングが、ポリシリコン及び/又は窒化ガリウムを含む、
    ことを特徴とする電子デバイス。
  28. 第1の導電型を有するドリフト領域と、
    前記ドリフト領域との間に金属半導体接合部を形成する接点と、
    前記ドリフト領域上に存在して前記接合部に横方向に隣接する、前記第1の導電型とは逆の第2の導電型を有するガードリングと、
    を含み、
    前記ガードリングが、前記ドリフト領域との間にPNヘテロ接合部を形成する金属を含む、
    ことを特徴とする電子デバイス。
  29. 前記ガードリングが、ドープされたポリシリコンを含む、
    ことを特徴とする請求項28に記載の電子デバイス。
  30. 前記ドリフト領域上の前記第2の導電型を有する接合障壁領域をさらに含み、
    前記接合障壁領域は、前記ドリフト領域上のヘテロ接合障壁領域を含み、
    前記ヘテロ接合障壁領域は、前記ドリフト領域との間にPNヘテロ接合部を形成し、前記接点と電気的に接触する、
    ことを特徴とする請求項28に記載の電子デバイス。
  31. 前記接点と前記ドリフト領域の間の前記金属半導体接合部が、前記接合障壁領域と前記ドリフト領域の間のPNヘテロ接合部よりも低い順電圧でターンオンするように構成されたショットキー接合部を含む、
    ことを特徴とする請求項30に記載の電子デバイス。
  32. 前記接点が、前記ヘテロ接合障壁領域へのオ−ム接点を形成し、前記ヘテロ接合障壁領域と前記ドリフト領域の間の前記PNヘテロ接合部が、前記金属半導体接合部のターンオン電圧よりも高い順電圧であって、前記ヘテロ接合障壁領域と前記ドリフト領域の間の前記PNヘテロ接合部が前記ドリフト領域内に少数キャリアを注入し始める低い電圧で多数キャリアを伝導し始めるように構成される、
    ことを特徴とする請求項30に記載の電子デバイス。
  33. 前記ヘテロ接合障壁領域が、前記ドリフト領域上の複数のp型ポリシリコン領域と、前記接点の下方の前記ドリフト領域上に存在して前記接点に電気的に接続された少なくとも1つのp型ポリシリコン少数キャリア注入パッドとを含む、
    ことを特徴とする請求項30に記載の電子デバイス。
JP2014529851A 2011-09-09 2012-09-06 非注入障壁領域を含む半導体デバイス及びその製造方法 Active JP6072799B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161532762P 2011-09-09 2011-09-09
US61/532,762 2011-09-09
PCT/US2012/053965 WO2013036641A1 (en) 2011-09-09 2012-09-06 Semiconductor devices with non-implanted barrier regions and methods of fabricating same

Publications (2)

Publication Number Publication Date
JP2014530483A true JP2014530483A (ja) 2014-11-17
JP6072799B2 JP6072799B2 (ja) 2017-02-01

Family

ID=47832555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014529851A Active JP6072799B2 (ja) 2011-09-09 2012-09-06 非注入障壁領域を含む半導体デバイス及びその製造方法

Country Status (5)

Country Link
US (1) US9466674B2 (ja)
EP (1) EP2754182B1 (ja)
JP (1) JP6072799B2 (ja)
TW (1) TWI584483B (ja)
WO (1) WO2013036641A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019525457A (ja) * 2016-06-30 2019-09-05 ゼネラル・エレクトリック・カンパニイ 電荷平衡jbsダイオードのための活性領域設計

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10181532B2 (en) * 2013-03-15 2019-01-15 Cree, Inc. Low loss electronic devices having increased doping for reduced resistance and methods of forming the same
EP2942805B1 (en) * 2014-05-08 2017-11-01 Nexperia B.V. Semiconductor device and manufacturing method
JP2017011060A (ja) * 2015-06-19 2017-01-12 住友電気工業株式会社 ショットキーバリアダイオード
US10454412B2 (en) * 2015-07-31 2019-10-22 International Business Machines Corporation Tunable photonic harvesting for solar energy conversion and dynamic shading tolerance
EP3355369B1 (en) * 2015-10-29 2019-10-02 Kyocera Corporation Light emitting element-mounting substrate and light emitting apparatus
US9960247B2 (en) * 2016-01-19 2018-05-01 Ruigang Li Schottky barrier structure for silicon carbide (SiC) power devices
CN106169417A (zh) * 2016-07-11 2016-11-30 厦门市三安集成电路有限公司 一种异质结终端的碳化硅功率器件及其制备方法
SE541291C2 (en) 2017-09-15 2019-06-11 Ascatron Ab Feeder design with high current capability
US10608122B2 (en) 2018-03-13 2020-03-31 Semicondutor Components Industries, Llc Schottky device and method of manufacture
CN110277311B (zh) * 2018-03-14 2021-07-16 上海大学 提高GaN欧姆接触性能的方法、欧姆接触结构及应用
US20210320179A1 (en) * 2018-07-12 2021-10-14 Flosfia Inc. Semiconductor device
CN110581180A (zh) * 2019-09-12 2019-12-17 瑞能半导体科技股份有限公司 半导体器件及其制造方法
US11916152B2 (en) * 2020-12-30 2024-02-27 Texas Instruments Incorporated Segmented Schottky diode
EP4141961A1 (en) * 2021-08-25 2023-03-01 Nexperia B.V. Wide band-gap mps diode and method of manufacturing the same
CN113658922A (zh) * 2021-09-08 2021-11-16 北京绿能芯创电子科技有限公司 用于增强可靠性的jbs碳化硅二级管器件结构及制造方法
CN117316766A (zh) * 2023-11-29 2023-12-29 深圳基本半导体有限公司 一种碳化硅二极管器件的制备方法及器件
CN117497601B (zh) * 2023-12-28 2024-05-07 深圳天狼芯半导体有限公司 平面型碳化硅晶体管的结构、制造方法及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020125541A1 (en) * 1999-12-30 2002-09-12 Jacek Korec Method of fabricating trench junction barrier rectifier
JP2003318389A (ja) * 2002-02-19 2003-11-07 Nissan Motor Co Ltd 炭化珪素ショットキーダイオードおよびその製造方法
JP2006100593A (ja) * 2004-09-29 2006-04-13 Toshiba Corp 高耐圧半導体装置
JP2007305964A (ja) * 2006-04-11 2007-11-22 Nissan Motor Co Ltd 半導体装置及びその製造方法
US20110215338A1 (en) * 2010-03-08 2011-09-08 Qingchun Zhang Semiconductor devices with heterojunction barrier regions and methods of fabricating same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183575B2 (en) * 2002-02-19 2007-02-27 Nissan Motor Co., Ltd. High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
US6838722B2 (en) * 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
US7138668B2 (en) * 2003-07-30 2006-11-21 Nissan Motor Co., Ltd. Heterojunction diode with reduced leakage current
US6995411B2 (en) * 2004-02-18 2006-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with vertically integrated thin-film photodiode
JP2005303027A (ja) * 2004-04-13 2005-10-27 Nissan Motor Co Ltd 半導体装置
EP1845581B1 (en) 2005-08-23 2011-10-26 Synergy Microwave Corporation Multilayer planar balun transformer, mixers and amplifiers
US7728402B2 (en) * 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
JP5341373B2 (ja) 2008-03-12 2013-11-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー ダイオード
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8304783B2 (en) 2009-06-03 2012-11-06 Cree, Inc. Schottky diodes including polysilicon having low barrier heights and methods of fabricating the same
US8169022B2 (en) 2009-06-19 2012-05-01 Ss Sc Ip, Llc Vertical junction field effect transistors and diodes having graded doped regions and methods of making

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020125541A1 (en) * 1999-12-30 2002-09-12 Jacek Korec Method of fabricating trench junction barrier rectifier
JP2003318389A (ja) * 2002-02-19 2003-11-07 Nissan Motor Co Ltd 炭化珪素ショットキーダイオードおよびその製造方法
JP2006100593A (ja) * 2004-09-29 2006-04-13 Toshiba Corp 高耐圧半導体装置
JP2007305964A (ja) * 2006-04-11 2007-11-22 Nissan Motor Co Ltd 半導体装置及びその製造方法
US20110215338A1 (en) * 2010-03-08 2011-09-08 Qingchun Zhang Semiconductor devices with heterojunction barrier regions and methods of fabricating same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019525457A (ja) * 2016-06-30 2019-09-05 ゼネラル・エレクトリック・カンパニイ 電荷平衡jbsダイオードのための活性領域設計
JP7206029B2 (ja) 2016-06-30 2023-01-17 ゼネラル・エレクトリック・カンパニイ 電荷平衡jbsダイオードのための活性領域設計

Also Published As

Publication number Publication date
EP2754182A4 (en) 2015-04-22
US9466674B2 (en) 2016-10-11
EP2754182A1 (en) 2014-07-16
TWI584483B (zh) 2017-05-21
WO2013036641A1 (en) 2013-03-14
JP6072799B2 (ja) 2017-02-01
US20130032809A1 (en) 2013-02-07
EP2754182B1 (en) 2020-08-19
TW201320354A (zh) 2013-05-16

Similar Documents

Publication Publication Date Title
JP6203703B2 (ja) ヘテロ接合障壁領域を含む半導体デバイス及びその製造方法
JP6072799B2 (ja) 非注入障壁領域を含む半導体デバイス及びその製造方法
JP5616911B2 (ja) 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード
JP5926316B2 (ja) 電流サージ能力を有する接合型バリアショットキーダイオード
JP5415679B2 (ja) 半導体デバイス及びその製造方法
KR101774124B1 (ko) 반도체 장치들 및 그것을 제조하는 방법
JP5990204B2 (ja) 重なったドープ領域を有するショットキーダイオードを含む半導体デバイス及びその製造方法
JP2016502763A (ja) ショットキーダイオード及びショットキーダイオードの製造方法
CN102376778A (zh) 结势垒肖特基整流器及其制造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150223

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150518

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150623

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161228

R150 Certificate of patent or registration of utility model

Ref document number: 6072799

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250