JP2014530483A - 非注入障壁領域を含む半導体デバイス及びその製造方法 - Google Patents

非注入障壁領域を含む半導体デバイス及びその製造方法 Download PDF

Info

Publication number
JP2014530483A
JP2014530483A JP2014529851A JP2014529851A JP2014530483A JP 2014530483 A JP2014530483 A JP 2014530483A JP 2014529851 A JP2014529851 A JP 2014529851A JP 2014529851 A JP2014529851 A JP 2014529851A JP 2014530483 A JP2014530483 A JP 2014530483A
Authority
JP
Japan
Prior art keywords
region
drift region
heterojunction
contact
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014529851A
Other languages
English (en)
Other versions
JP6072799B2 (ja
Inventor
スコット トーマス アレン
スコット トーマス アレン
チンチュン チャン
チンチュン チャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2014530483A publication Critical patent/JP2014530483A/ja
Application granted granted Critical
Publication of JP6072799B2 publication Critical patent/JP6072799B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

電子デバイスが、ｎ型ドリフト領域を含む炭化ケイ素層と、このドリフト領域との間にショットキー接合部を形成する接点と、炭化ケイ素層上のｐ型接合障壁領域とを含む。ｐ型接合障壁領域は、ドリフト領域との間にＰＮヘテロ接合部を形成するｐ型ポリシリコン領域を含み、接点と電気的に接続する。【選択図】図１

Description

〔関連出願〕
本発明は、２０１１年９月９日に出願された「非注入障壁領域を含む半導体デバイス及びその製造方法」という名称の米国仮特許出願第６１／５３２，７６２号の利益及び該特許出願に対する優先権を主張するものであり、該特許出願の開示内容はその全体が引用により本明細書に組み入れられる。本発明は、２０１０年３月８日に出願された「ヘテロ接合障壁領域を含む半導体デバイス及びその製造方法」という名称の米国特許出願第１２／７１９，４１２号（代理人整理番号５３０８−１１８６）の一部継続出願であり、該特許出願の開示内容はその全体が引用により本明細書に組み入れられる。
本発明は、半導体デバイス及び半導体デバイスの製造に関し、より詳細には、接合障壁ショットキー（ＪＢＳ）ダイオード及びこのようなダイオードの製造に関する。
例えば、約６００Ｖ〜約２．５ｋＶの定格阻止電圧を有することができる高電圧炭化ケイ素（ＳｉＣ）ショットキーダイオードは、同様の定格電圧を有するシリコンＰＩＮダイオードに匹敵することが期待されている。このようなダイオードは、これらの活性領域の設計に応じて、約１００アンペア又はそれ以上と同量の順方向電流を処理することができる。高電圧ショットキーダイオードは、特に電力調節、配電及び電力制御の分野において多くの重要な用途がある。
このような用途におけるＳｉＣショットキーダイオードの重要な特性は、そのスイッチング速度である。シリコンベースのＰＩＮデバイスは、通常、比較的低いスイッチング速度を示す。シリコンＰＩＮダイオードは、その定格電圧に応じて約２０ｋＨｚの最大スイッチング速度を有することができる。対照的に、炭化ケイ素ベースのショットキーデバイスは、例えばシリコンを約１００倍上回る非常に高いスイッチング速度が理論的に可能である。また、炭化ケイ素デバイスは、シリコンデバイスよりも高い電流密度を処理することができる。
従来のＳｉＣショットキーダイオード構造はｎ型ＳｉＣ基板を有し、この上にドリフト領域として機能するｎエピタキシャル層が形成される。通常、このデバイスは、ｎ層上に直接形成されたショットキー接点を含む。通常は、ショットキー接合活性領域を取り囲むように、ガードリング及び／又はｐ型ＪＴＥ（接合終端拡張）領域などの接合終端領域が形成される。接合終端領域の目的は、ショットキー接合部のエッジに電界が集中するのを低減又は防止すること、及び空乏領域がデバイスの表面と相互作用するのを低減又は防止することである。表面効果によって空乏領域が不均一に拡がり、これによりデバイスの降伏電圧に悪影響が及ぶ恐れがある。表面効果の影響をより強く受ける恐れがある他の終端技術には、フィールドプレート及びフローティングフィールドリングがある。空乏領域がデバイスのエッジに及ぶのを防ぐために、ｎ型ドーパントを注入することによってチャネルストップ領域を形成することもできる。
使用する終端のタイプに関わらず、十分に大きな逆電圧が接合部に印加された場合、ショットキーダイオードは機能しなくなる。一般に、このような障害は破局的なものであり、デバイスを損傷又は破壊する恐れがある。さらに、接合部が機能しなくなる前であっても、ショットキーダイオードに大きな逆方向漏れ電流が生じることがある。このような漏れ電流を低減するために、接合障壁ショットキー（ＪＢＳ）ダイオードが開発された。ＪＢＳダイオードは、マージドＰＩＮショットキーダイオード（ＭＰＳ）ダイオードと呼ばれることもある。図１に、従来のＪＢＳダイオード１０を示している。この図に示すように、従来のＪＢＳダイオードはｎ型基板１２を含み、この上にｎドリフト層１４が形成される。ｎドリフト層１４の表面内には、通常はイオン注入によって複数のｐ＋領域１６が形成される。ｎドリフト層１４の表面上には、ｎドリフト層１４及びｐ＋領域１６の両方に接触して金属陽極接点１８が形成される。この陽極接点１８は、ｎドリフト層１４の露出部分との間にショットキー接合部を形成し、ｐ＋領域１６との間にオ−ム接点を形成することができる。基板１２上には、陰極接点２０が形成される。炭化ケイ素ベースのＪＢＳダイオードは、例えば、米国特許第６，１０４，０４３号及び第６，５２４，９００号に記載されている。
順方向動作では、陽極接点１８とドリフト層１４の間の接合部Ｊ１が、ｐ＋領域１６とドリフト層１４の間の接合部Ｊ２よりも先にオンになる。従って、デバイスは、低い順電圧ではショットキーダイオードの挙動を示す。すなわち、低い順電圧では、デバイス内の電流輸送が、ショットキー接合部Ｊ１を越えて注入される多数キャリア（電子）によって支配される。通常の動作電圧では、デバイス内に少数キャリアが注入される（従って少数電荷が蓄積される）可能性はなく、ＪＢＳダイオードは、ショットキーダイオードの高速スイッチング速度特性を有する。
しかしながら、逆バイアス条件下では、ｐ＋領域１６とドリフト層１４の間のＰＮ接合部Ｊ２によって形成される空乏領域が広がって、デバイス１０を通る逆電流を阻止し、ショットキー接合部Ｊ１が保護され、デバイス１０内の逆方向漏れ電流が制限される。従って、逆バイアスでは、ＪＢＳダイオード１０はＰＩＮダイオードのように挙動する。通常、デバイス１０の電圧阻止能力は、ドリフト層１４の厚み及びドーピング、並びにエッジ終端の設計によって決まる。
米国特許第６，１０４，０４３号明細書 米国特許第６，５２４，９００号明細書 米国特許第７，０２６，６５０号明細書 国際公開第１９９７／００８７５４号
Ｓｉｎｇｈ他著、「漏れが少なく歩留まりが高い４Ｈ−ＳｉＣショットキーダイオード内の平面終端（Ｐｌａｎａｒ Ｔｅｒｍｉｎａｔｉｏｎｓ ｉｎ ４Ｈ−ＳｉＣ Ｓｃｈｏｔｔｋｙ Ｄｉｏｄｅｓ Ｗｉｔｈ Ｌｏｗ Ｌｅａｋａｇｅ Ａｎｄ Ｈｉｇｈ Ｙｉｅｌｄｓ）」、ＩＳＰＳＤ ’９７、ｐｐ１５７〜１６０ Ｕｅｎｏ他著、「高電圧ＳｉＣショットキー障壁ダイオードのためのガードリング終端（Ｔｈｅ Ｇｕａｒｄ−Ｒｉｎｇ Ｔｅｒｍｉｎａｔｉｏｎ ｆｏｒ Ｈｉｇｈ−Ｖｏｌｔａｇｅ ＳｉＣ Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅｓ）」、ＩＥＥＥ電子デバイスレター 第１６巻、第７号、１９９５年７月 ｐｐ３３１〜３３２
いくつかの実施形態による電子デバイスは、ｎ型ドリフト領域を含む炭化ケイ素層と、ドリフト層との間にショットキー接合部を形成する接点と、炭化ケイ素層上のｐ型接合障壁領域とを含む。ｐ型接合障壁領域は、ドリフト領域との間にＰＮヘテロ接合部を形成するｐ型ポリシリコン領域を含み、接点に電気的に接続される。
接点とドリフト領域の間のショットキー接合部は、接合障壁領域とドリフト領域の間のＰＮヘテロ接合部よりも低い順電圧でオンになるように構成することができる。
接点は、ｐ型ポリシリコン領域へのオ−ム接点を形成することができ、ヘテロ接合障壁領域とドリフト領域の間のＰＮヘテロ接合部は、ショットキー接合部のターンオン電圧よりも高い順電圧であって、ヘテロ接合障壁領域とドリフト領域の間のＰＮヘテロ接合部がドリフト領域内に少数キャリアを注入し始める低い電圧で多数キャリアを伝導し始めるように構成することができる。
この電子デバイスは、接点に横方向に隣接する炭化ケイ素層の表面にガードリング終端領域をさらに含むことができる。ガードリング終端領域は、ドリフト領域上の第２のｐ型ポリシリコン領域を含むことができ、この第２のｐ型ポリシリコン領域は、ゼロバイアス条件下で接点から電気的に絶縁される。
この電子デバイスは、炭化ケイ素層の表面に、ドリフト領域の導電型とは逆の導電型を有する接合終端領域をさらに含むことができ、この接合終端領域内に、第２のｐ型ポリシリコン領域が広がる。
接合障壁領域は、ドリフト領域内の複数のｐ型ポリシリコン領域と、接点の下方のドリフト領域内に存在して接点に電気的に接続された少なくとも１つのｐ型ポリシリコン少数キャリア注入パッドとを含むことができる。
少数キャリア注入パッドの、炭化ケイ素層の主表面に平行な水平面における表面積は、接合障壁領域内の複数のｐ型ポリシリコン領域のうちの１つの水平面における表面積よりも大きくすることができる。
少数キャリア注入パッドの、炭化ケイ素層の主表面に平行な水平面における表面積は、接点の下方にあるドリフト領域の水平面内における表面積の少なくとも約１０％とすることができる。
この電子デバイスは、接点とは反対側のドリフト領域上のｎ＋炭化ケイ素接触層と、この接触層上の第２の接点とをさらに含むことができる。
さらなる実施形態による電子デバイスは、第１の導電型を有するドリフト領域と、このドリフト領域との間に接合部を形成する接点と、ドリフト領域上の接合障壁領域とを含み、この接合障壁領域は、第１の導電型とは逆の第２の導電型を有するとともに、ドリフト領域上のヘテロ接合障壁領域を含む。ヘテロ接合障壁領域は、ドリフト領域との間にＰＮヘテロ接合部を形成し、接点と電気的に接触する。
接点とドリフト領域の間のショットキー接合部は、ヘテロ接合障壁領域とドリフト領域の間のＰＮヘテロ接合部よりも低い順電圧でオンになるように構成することができる。
接点は、ヘテロ接合障壁領域へのオ−ム接点を形成し、ヘテロ接合障壁領域とドリフト領域の間のＰＮヘテロ接合部は、ショットキー接合部のターンオン電圧よりも高い順電圧であって、ヘテロ接合障壁領域とドリフト領域の間のＰＮヘテロ接合部がドリフト領域内に少数キャリアを注入し始める低い電圧で多数キャリアを伝導し始めるように構成することができる。
電子デバイスは、ドリフト領域上に存在してショットキー接合部に横方向に隣接するガードリング終端領域をさらに含むことができる。ガードリング終端領域は、第２のヘテロ接合障壁領域を含むことができる。
ヘテロ接合障壁領域は、ドリフト領域上の複数のｐ型ポリシリコン領域と、接点の下方のドリフト領域上に存在して接点に電気的に接続された少なくとも１つのｐ型ポリシリコン少数キャリア注入パッドとを含むことができる。
少数キャリア注入パッドの幅は、接合障壁領域の幅よりも大きくすることができる。
少数キャリア注入パッドの水平方向の表面積は、接合障壁領域内の複数のポリシリコン領域のうちの１つの水平方向の表面積よりも大きくすることができる。
ドリフト領域はｎ型炭化ケイ素を含むことができ、ヘテロ接合障壁領域はｐ型ポリシリコンを含むことができる。いくつかの実施形態では、ドリフト領域がｎ型炭化ケイ素を含むことができ、ヘテロ接合障壁領域がｐ型窒化ガリウムを含むことができる。
いくつかの実施形態は、ドリフト領域の表面に存在してデバイスの活性領域を内部に定める終端領域をさらに含み、活性領域の総表面積に対するヘテロ接合障壁領域が占める活性領域の表面積の割合が、約２％〜約４０％である。いくつかの実施形態では、この割合が約４％〜約３０％である。他のいくつかの実施形態では、この割合が約１０％〜約３０％であり、さらなる実施形態では、この割合が約２０％〜約３０％である。
いくつかの実施形態による電子デバイスの形成方法は、第１の導電型を有するドリフト領域を設けるステップと、このドリフト領域上に、ドリフト領域とは異なる材料を含み、ドリフト領域の導電型とは逆の導電型を有し、ドリフト領域との間にＰＮヘテロ接合部を設けるヘテロ接合障壁領域を設けるステップと、ドリフト領域上及びヘテロ接合障壁領域上に、ドリフト領域との間にショットキー接合部を形成し、ヘテロ接合障壁領域との間にオ−ム接合部を形成する接点を形成するステップと、を含む。
ドリフト領域はｎ型炭化ケイ素を含むことができ、ヘテロ接合障壁領域はｐ型ポリシリコンを含むことができる。
この方法は、ドリフト領域上に、ショットキー接合部に横方向に隣接するガードリング終端領域を設けるステップをさらに含むことができ、このガードリング終端領域は、ドリフト領域上の第２のヘテロ接合障壁領域を含むことができる。
ヘテロ接合障壁領域を設けるステップは、ドリフト領域内に凹部をエッチングするステップと、凹部内にポリシリコン層を堆積させるステップと、ポリシリコン層を、ドリフト領域の導電型とは逆の導電型を有するようにドープするステップと、ポリシリコン層をパターニングするステップとを含むことができる。
さらなる実施形態による電子デバイスは、第１の導電型を有するドリフト領域を含む炭化ケイ素層と、ドリフト領域の表面上に存在して、ドリフト領域との間に接合部を形成する接点と、ショットキー接合部に隣接する炭化ケイ素層の表面に接するガードリングと、を含む。ガードリングは、ドリフト領域の導電型とは逆の導電型を有し、また炭化ケイ素層との間にヘテロ接合部を形成する材料を含む。ガードリングは、ポリシリコン及び／又は窒化ガリウムを含むことができる。
いくつかの実施形態による電子デバイスは、第１の導電型を有するドリフト層と、このドリフト層との間に金属半導体接合を形成する接点と、ドリフト層上に存在して接点と横方向に隣接する、第１の導電型とは逆の第２の導電型を有するガードリングとを含む。ガードリングは、ドリフト領域との間にＰＮヘテロ接合部を形成する金属を含む。
本発明をさらに理解できるようにするために本出願に組み入れられてその一部を構成する添付図面に、本発明のいくつかの実施形態を示す。
従来のＪＢＳダイオードの断面図である。 本発明のいくつかの実施形態によるＪＢＳダイオードの平面図である。 本発明のいくつかの実施形態によるＪＢＳダイオードの断面図である。 本発明のいくつかの実施形態によるＪＢＳダイオードの断面図である。 本発明のいくつかの実施形態によるＪＢＳダイオードの断面図である。 本発明のいくつかの実施形態によるＪＢＳダイオードの一部の断面詳細図である。 本発明のいくつかの実施形態によるＪＢＳダイオードの電流−電圧特性における様々な領域を概略的に示すグラフである。 いくつかの実施形態によるデバイスの、２５℃〜２００℃の動作温度における模擬的な順方向電流−電圧カーブを示すグラフである。 本発明のいくつかの実施形態によるＪＢＳダイオードの構造を示す断面図である。 本発明のいくつかの実施形態によるＪＢＳダイオードの構造を示す断面図である。 本発明のいくつかの実施形態によるＪＢＳダイオードの構造を示す断面図である。 本発明のいくつかの実施形態によるＪＢＳダイオードの構造を示す断面図である。 本発明のいくつかの実施形態によるＪＢＳダイオードの断面図である。 本発明のいくつかの実施形態によるＪＢＳダイオードの断面図である。 いくつかの実施形態によるデバイスの模擬的な水平電界分布を示すグラフである。 本発明のさらなる実施形態によるＪＢＳダイオードの断面図である。 本発明のさらなる実施形態によるＪＢＳダイオードの断面図である。 本発明のさらなる実施形態によるＪＢＳダイオードの断面図である。 本発明のさらなる実施形態によるＪＢＳダイオードの断面図である。 本発明の実施形態によるＪＢＳダイオードの形成を示す断面図である。 本発明の実施形態によるＪＢＳダイオードの形成を示す断面図である。 本発明の実施形態によるＪＢＳダイオードの形成を示す断面図である。 本発明の実施形態によるＪＢＳダイオードの形成を示す断面図である。
以下、本発明の実施形態を示す添付図面を参照しながら、本発明の実施形態についてより完全に説明する。しかしながら、本発明は、多くの異なる形で具体化することができ、本明細書で説明する実施形態に限定されると解釈すべきではない。むしろ、これらの実施形態は、本開示を徹底的かつ完全なものとして当業者に本発明の範囲を十分に伝えるように提供するものである。全体を通じ、同じ要素は同じ番号によって示している。
本明細書では、様々な要素を説明するために「第１の」、「第２の」などの用語を使用するが、これらの要素をこれらの用語によって限定すべきではないと理解するであろう。これらの用語は、要素を互いに区別するために使用するものにすぎない。例えば、本発明の範囲から逸脱することなく、第１の領域を第２の領域と呼ぶことができ、同様に第２の領域を第１の領域と呼ぶことができる。本明細書で使用する「及び／又は（ａｎｄ／ｏｒ）」という用語は、関連する記載項目の１又はそれ以上のありとあらゆる組み合わせを含む。
本明細書で使用する用語は、特定の実施形態を説明するためのものにすぎず、本発明を限定するためのものではない。本明細書で使用する単数形の「１つの（英文不定冠詞）」及び「その（英文定冠詞）」は、その文脈で別様に明確に示していない限り、複数形も含むことが意図される。「備える、含む（ｃｏｍｐｒｉｓｅｓ、ｃｏｍｐｒｉｓｉｎｇ、ｉｎｃｌｕｄｅｓ、及び／又はｉｎｃｌｕｄｉｎｇ）」という用語は、本明細書で使用する場合、上述した特徴、整数、ステップ、動作、要素、及び／又は構成部品の存在を示すが、１又はそれ以上の他の特徴、整数、ステップ、動作、要素、構成部品、及び／又はこれらの群の存在又は追加を除外するものではない。
特に定めがない限り、本明細書で使用する（技術用語及び科学用語を含む）全ての用語は、本発明が属する技術の当業者が一般に理解している意味と同じ意味を有する。本明細書で使用する用語は、本明細書及び関連技術との関連におけるこれらの意味に従う意味を有すると解釈すべきであり、本明細書で明確に定義しない限り、理想的な又は過度に形式的な意味で解釈されるものではないと理解されたい。
層、領域又は基板などの要素が、別の要素「上に（ｏｎ）」存在する、又は別の要素「上に（ｏｎｔｏ）」延びていると言う場合、この要素は他の要素の上に直接存在し、又は他の要素の上に直接延びている場合もあれば、或いは介在要素が存在する場合もあると理解されたい。対照的に、ある要素が別の要素「の上に直接（ｄｉｒｅｃｔｌｙ ｏｎ）」存在する、又は別の要素「の上に直接（ｄｉｒｅｃｔｌｙ ｏｎｔｏ）」延びていると言う場合、介在要素は存在しない。ある要素が別の要素に「接続（ｃｏｎｎｅｃｔｅｄ）」されている、又は「結合（ｃｏｕｐｌｅｄ）」されていると言う場合、この要素は他の要素に直接接続又は結合している場合もあれば、或いは介在要素が存在する場合もあると理解されたい。対照的に、ある要素が別の要素に「直接接続（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ）」されている、又は「直接結合（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ）」されていると言う場合、介在要素は存在しない。
本明細書では、「下方の（ｂｅｌｏｗ）」、「上方の（ａｂｏｖｅ）」、「上部の（ｕｐｐｅｒ）」、「下部の（ｌｏｗｅｒ）」、「水平の（ｈｏｒｉｚｏｎｔａｌ）」、「横方向の（ｌａｔｅｒａｌ）」、「垂直の（ｖｅｒｔｉｃａｌ）」などの相対語を使用して、図に示すような要素、層又は領域同士の関係を説明することがある。これらの用語は、図に示す方向に加え、デバイスの異なる方向を含むことを意図されたものであると理解されたい。
本明細書では、本発明の理想的な実施形態（及び中間構造）の概略図である断面図を参照しながら本発明の実施形態を説明する。説明を明確にするために、図面内の層及び領域の厚みは誇張している場合がある。また、例えば、製造技術及び／又は製造公差の結果、形状が説明図のものとは異なることが予想される。従って、本発明の実施形態を、本明細書に示す領域の特定の形状に限定されると解釈すべきではなく、例えば製造に起因する形状の変動を含むと解釈すべきである。例えば、長方形として示す被注入領域は、一般に丸みのある又は曲がった特徴部を有し、及び／又はその端部では、注入物の濃度が被注入領域から非注入領域へ不連続に変化するのではなく、ある勾配で変化する。同様に、注入によって埋没領域が形成された結果、この埋没領域と注入を行う表面との間の領域に一部の注入が残ることもある。従って、図示の領域は本質的に概略的なものであり、これらの形状は、デバイスの領域の実際の形状を示すことを意図したものではなく、本発明の範囲を限定することを意図したものでもない。
本発明のいくつかの実施形態については、層及び／又は領域内の多数キャリアの濃度を示すｎ型又はｐ型などの導電型を有することを特徴とする半導体層及び／又は領域を参照しながら説明する。従って、ｎ型材料は、負に帯電した電子の多数平衡濃度を有し、ｐ型材料は、正に帯電した正孔の多数平衡濃度を有する。材料によっては、別の層又は領域よりも多数キャリアの濃度が相対的に高い（「＋」）こと、又は低い（「−」）ことを示すために、（ｎ＋、ｎ−、ｐ＋、ｐ−、ｎ＋＋、ｎ−−、ｐ＋＋、ｐ−−などのように）「＋」又は「−」を付して示す場合がある。しかしながら、このような表記は、ある層又は領域内に特定の濃度の多数又は少数キャリアが存在することを意味するものではない。
いくつかの実施形態によれば、接合障壁ショットキーダイオードが、ドリフト層上に又はこの中に接合障壁領域及び／又はエッジ終端特徴部などの特徴部を含み、これらの接合障壁領域及び／又はエッジ終端特徴部は、ドリフト層とは異なる材料タイプの領域によって設けられ、ドリフト層との間にそれぞれのヘテロ接合部を形成する。いくつかの実施形態では、接合障壁領域及び／又はエッジ終端特徴部などの特徴部が、例えばイオン注入を必要としなくてもよい従来のプロセスを用いて形成できるドープポリシリコンを含むことができる。
図２は、本発明のいくつかの実施形態によるダイオード１００の平面図であり、図３は、図２の線Ａ−Ａに沿って切り取ったダイオード１００の部分断面図である。図４及び図５はそれぞれ、他の実施形態によるダイオード１００’及び１００”の同様の断面図である。なお、明確にするために、ダイオード１００、１００’、１００”の特徴部には、寸法を誇張しているものもある。
図２及び図３を参照して分かるように、ダイオード１００は任意の基板１１２を含み、この上に、ドリフト領域１１４を含む層１１３が形成される。層１１３は、基板と反対側の上面を有し、この中に複数のヘテロ接合障壁領域１３０が形成される。ドリフト領域１１４上には、ショットキー接点１１８が存在する。ショットキー接点１１８は、ドリフト領域１１４の表面に接し、ドリフト領域１１４との間にショットキー接合部Ｊ４を形成する。ショットキー接点１１８は、複数のヘテロ接合障壁領域１３０にも接する。
層１１３は、例えば、２Ｈ、４Ｈ、６Ｈ、３Ｃ及び／又は１５Ｒポリタイプのｎ型炭化ケイ素で形成することができる。ドリフト領域１１４は、ダイオード１００の阻止電圧及びオン抵抗の設計要件に応じて、約２×１０14〜約１×１０17ｃｍ-3のドーパント濃度を有することができる。ＧａＮ、ＧａＡｓ、シリコン又はゲルマニウムなどの、他の種類の半導体材料を使用することもできる。特定の実施形態では、ドリフト領域１１４が、約５×１０15ｃｍ-3の濃度のｎ型ドーパントでドープされた４Ｈ−ＳｉＣを含む。
ヘテロ接合障壁領域１３０は、ドリフト領域１１４の材料とは異なる半導体材料で形成される。ヘテロ接合障壁領域１３０は、ドリフト領域１１４の導電型とは逆の導電型を有する。従って、ヘテロ接合障壁領域１３０は、ドリフト領域１１４との間にＰＮヘテロ接合障壁領域Ｊ３を形成する。さらに、ショットキー接点１１８は、ヘテロ接合障壁領域１３０との間にオ−ム接合部を形成することができる。
いくつかの実施形態では、以下でより詳細に説明するように、ヘテロ接合障壁領域１３０とドリフト層の間のＰＮヘテロ接合部Ｊ３の障壁の高さを、ショットキー接点１１８とドリフト領域１１４の間のショットキー接合部Ｊ４の障壁の高さよりも高くして、ＰＮヘテロ接合部Ｊ３が、ドリフト領域１１４とショットキー接点１１８の間のショットキー接合部Ｊ４よりも高い順電圧でオンになるようにすることができる。
図２及び図３の実施形態では、ヘテロ接合障壁領域１３０が、ドリフト領域１１４内にストライプ形状領域として形成される。しかしながら、ヘテロ接合障壁領域１３０は、島形、四角形、ドット形、六角形、又はその他のあらゆる所望の形状などの他の形状に形成することもできる。
いくつかの実施形態では、ヘテロ接合障壁領域１３０を、ドープポリシリコンの領域として設けることができる。例えば、ヘテロ接合障壁領域１３０は、ドリフト領域１１４の導電型とは逆の導電性を有するようにドープされたポリシリコン領域を含むことができ、これによりドリフト領域１１４とのＰＮヘテロ接合部Ｊ３を形成するようになる。
ヘテロ接合障壁領域１３０は、ホウ素及び／又はアルミニウムなどの、約１×１０17〜約１×１０20ｃｍ-3の濃度のｐ型ドーパントでドープすることができ、またドリフト領域１１４の表面からドリフト領域１１４内の約０．３〜約０．５μｍの深さにまで及ぶことができる。特定の実施形態では、ヘテロ接合障壁領域１３０が、約５×１０18ｃｍ-3の濃度でドープされ、またドリフト領域１１４の表面からドリフト領域１１４内の約０．３μｍの深さにまで及ぶことができる。
ドリフト領域１１４内には、１又はそれ以上の電流サージパッド１１６を設けることもできる。電流サージパッド１１６は、ヘテロ接合障壁領域１３０と同じ材料で形成することができる。例えば、この電流サージパッド１１６を、約１×１０18〜約１×１０20ｃｍ-3の濃度のホウ素及び／又はアルミニウムなどのｐ型ドーパントでドープされたポリシリコン領域として設けることができ、またこの電流サージパッド１１６は、ドリフト領域１１４内の約０．３〜約０．５μｍの深さにまで及ぶことができる。特定の実施形態では、電流サージパッド１１６が約５×１０18ｃｍ-3の濃度でドープされ、ドリフト領域１１４内の約０．３μｍの深さにまで及ぶことができる。電流サージパッド１１６は、以下でより詳細に説明するように、この電流サージパッドを通過するサージ電流の流れを高い順電圧で促進するために、ヘテロ接合障壁領域１３０よりも大きな幅を有する。例えば、電流サージパッド１１６は、約１０μｍ〜約２５０μｍの幅を有することができる。特定の実施形態では、電流サージパッド１１６が、約２０μｍの幅を有することができる。
いくつかの実施形態では、電流サージパッド１１６及び／又はヘテロ接合障壁領域１３０を、ドリフト領域１１４の導電性とは逆の導電性を有するようにドープしてドリフト領域１１４との間にヘテロ接合部Ｊ５を形成できる他の種類の材料で形成することができる。例えば、ドリフト領域がｎ型炭化ケイ素を含む場合、ｐ型窒化ガリウムなどの材料を使用して、電流サージパッド１１６及び／又はヘテロ接合障壁領域１３０を形成することができる。
図２及び図３の実施形態に示すヘテロ接合障壁領域１３０は、ドリフト領域１１４の表面部分１１４Ａを露出させて、（ドリフト層の露出部分１１４Ａ及び電流サージパッド１１６を除く）ドリフト領域１１４の活性領域１１０全体に広がる間隔を空けたストライプ領域として設けられる。このドリフト領域１１４を金属ショットキー接点１１８が覆って、ドリフト領域１１４の露出部分１１４Ａ、並びにヘテロ接合障壁領域１３０及び電流サージパッド１１６との間にショットキー整流接合部を形成する。
本明細書で使用する「活性領域」という用語は、ショットキー金属がドリフト層と接触するデバイスの２次元領域を意味し、ドリフト領域１１４の露出部分１１４Ａ、ヘテロ接合障壁領域１３０及び電流サージパッド１１６を含む。従って、活性領域はショットキー接合領域を含むが、例えば、以下で説明するエッジ終端領域は含まない。
ダイオード１００は、ダイオード１００の活性領域１１０を取り囲むエッジ終端領域１１５を含むことができる。エッジ終端領域１１５は、接合終端拡張（ＪＴＥ）領域、フィールドリング、フィールドプレート、ガードリング、及び／又は上述した又はその他の終端の組み合わせを含むことができる。詳細には、デバイス１００は、複数のガードリング１２５を含むことができ、これらのガードリング１２５は、ヘテロ接合障壁領域１３０及び電流サージパッド１１６と同じ材料で形成できるとともに、ドリフト領域１１４の導電型とは逆の導電性を有するようにドープすることもできる。ドリフト層上には、フィールド酸化膜１２７などの保護層を形成することができ、これによりガードリング１２５を覆うことができる。ガードリング１２５は、ゼロバイアス条件下で陽極接点１１８から電気的に絶縁されるフローティングガードリングであってもよい。
いくつかの実施形態では、エッジ終端領域１１５が、米国特許第７，０２６，６５０号に記載されているようなロバストガードリング（ＲＧＲ）終端を含み、この特許は本発明の譲受人に譲渡され、その開示は本明細書に完全に記載されているかのように引用により組み入れられる。具体的には、このＲＧＲ終端は、ドリフト層の導電性とは逆の導電性を有するドーパント注入領域１６０を含むことができる。注入領域１６０は、ドリフト領域１１４内に及ぶことができ、この深さは、ガードリング１２５の深さより深くても又は浅くてもよい。注入領域１６０は、ドリフト領域１１４の導電型とは逆の導電性を有する、約１×１０17ｃｍ-3の正味ドーパント濃度を有することができる。
Ｓｉｎｇｈ他による「漏れが少なく歩留まりが高い４Ｈ−ＳｉＣショットキーダイオード内の平面終端（Ｐｌａｎａｒ Ｔｅｒｍｉｎａｔｉｏｎｓ ｉｎ ４Ｈ−ＳｉＣ Ｓｃｈｏｔｔｋｙ Ｄｉｏｄｅｓ Ｗｉｔｈ Ｌｏｗ Ｌｅａｋａｇｅ Ａｎｄ Ｈｉｇｈ Ｙｉｅｌｄｓ）」、ＩＳＰＳＤ ’９７、ｐｐ１５７〜１６０に、ＳｉＣショットキーダイオードのさらなる従来の終端が記載されている。Ｕｅｎｏ他による、「高電圧ＳｉＣショットキー障壁ダイオードのためのガードリング終端（Ｔｈｅ Ｇｕａｒｄ−Ｒｉｎｇ Ｔｅｒｍｉｎａｔｉｏｎ ｆｏｒ Ｈｉｇｈ−Ｖｏｌｔａｇｅ ＳｉＣ Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅｓ）」、ＩＥＥＥ電子デバイスレター 第１６巻、第７号、１９９５年７月 ｐｐ３３１〜３３２に、ＳｉＣショットキー障壁ダイオードのためのｐ型エピタキシャルガードリング終端が記載されている。また、ＰＣＴ出願公開ＷＯ１９９７／００８７５４号に、「電圧吸収エッジとのＰＮ接合部を含むＳｉＣ半導体デバイス（ＳｉＣ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅ Ｃｏｍｐｒｉｓｉｎｇ Ａ ＰＮ Ｊｕｎｃｔｉｏｎ Ｗｉｔｈ Ａ Ｖｏｌｔａｇｅ Ａｂｓｏｒｂｉｎｇ Ｅｄｇｅ）」という名称の他の終端技術が記載されている。
電流サージパッド１１６及びヘテロ接合障壁領域１３０は、ドリフト領域１１４の凹部内に形成することができ、ドリフト領域１１４の上面よりも上に突出することができる。電流サージパッド１１６及びヘテロ接合障壁領域１３０は、ドリフト領域１１４とは逆の導電型を有しているので、ヘテロ接合障壁領域１３０は、ドリフト領域１１４との間にＰＮ接合部Ｊ３を形成し、電流サージパッド１１６は、ドリフト領域１１４との間にＰＮ接合部Ｊ５を形成する。
図４に示すダイオード１００’では、電流サージパッド１１６’、ヘテロ接合障壁領域１３０’及びガードリング１２５’がドリフト領域１１４の凹部内に形成され、ドリフト領域１１４の上面と同じ高さである。例えば、図４に示すような電流サージパッド１１６’、ヘテロ接合障壁領域１３０’、及び／又はガードリング１２５’を形成するためには、ドリフト領域１１４内の凹部内にポリシリコンを堆積させ、化学機械研磨（ＣＭＰ）又はエッチバック技術を使用して平坦化することができる。
図５に示すダイオード１００”では、電流サージパッド１１６”、ヘテロ接合障壁領域１３０”及びガードリング１２５”が、ドリフト領域１１４の上面上の離散領域として形成され、ドリフト領域１１４内に延びていない。例えば、図５に示すような電流サージパッド１１６”、ヘテロ接合障壁領域１３０”、及び／又はガードリング１２５”を形成するためには、ドリフト領域１１４上にポリシリコンを堆積させ、フォトリソグラフィを使用してパターニングすることができる。
再び図３を参照すると、活性領域１１０の総表面積に対するヘテロ接合障壁領域１３０及び電流サージパッド１１６が占めるデバイス１００の活性領域１１０の表面積の割合は、デバイス１００の逆方向漏れ電流及びデバイス１００の順電圧降下のいずれにも影響する可能性がある。例えば、活性領域１１０の総面積に対するヘテロ接合障壁領域１３０及び電流サージパッド１１６が占める面積が増加した場合、逆方向漏れ電流は減少することもあるが、デバイス１００の順電圧降下は増加する可能性がある。従って、活性領域１１０の総表面積に対するヘテロ接合障壁領域１３０及び電流サージパッド１１６が占めるデバイス１００の活性領域１１０の表面積の割合の選択により、逆方向漏れ電流と順電圧降下の間にトレードオフが生じる場合がある。いくつかの実施形態では、活性領域１１０の総表面積に対するヘテロ接合障壁領域１３０及び電流サージパッド１１６が占めるデバイス１００の活性領域１１０の表面積の割合を、約２％〜４０％とすることができる。他のいくつかの実施形態では、活性領域１１０の総表面積に対するヘテロ接合障壁領域１３０及び電流サージパッド１１６が占めるデバイス１００の活性領域１１０の表面積の割合を、約４％〜３０％とすることができる。さらなる実施形態では、この割合を約１０％〜約３０％とすることができ、さらに別の実施形態では、この割合を約２０％〜約３０％とすることができる。
ドリフト領域１１４の表面上のショットキー接点１１８は、隣接するヘテロ接合障壁領域１３０間のドリフト領域１１４の露出部分１１４Ａとの間にショットキー接合部Ｊ４を形成する。この陽極接点１１８は、アルミニウム、チタン及び／又はニッケルなどの金属を含むことができる。いくつかの実施形態では、陽極接点１１８が、電流サージパッド１１８との間にオ−ム接点を形成する。ショットキー接点上には、金属被覆層１１９を形成することができる。金属被覆層１１９は、例えばＴｉＷ／Ａｌを含むことができ、ショットキー接点１１８上の接触層として設けることができる。
基板１１２のドリフト領域１１４と逆の側には、及び／又はドリフト領域１１４上に直接、陰極接点１２０が形成される。陰極接点１２０は、ｎ型炭化ケイ素へのオ−ム接点を形成できるニッケルなどの金属を含むことができる。
逆バイアス条件下では、ヘテロ接合障壁領域１３０とドリフト領域１１４の間のｐｎ接合部Ｊ３により形成される空乏領域１３０、及びｐｎ接合部Ｊ５の空乏領域が、デバイス１００内を通る逆電流を阻止するように広がって、ショットキー接合部Ｊ４を保護するとともにデバイス１００内の逆方向漏れ電流を制限することができる。従って、逆バイアスでは、ダイオード１００が、実質的にＰＩＮダイオードのように機能することができる。
順方向動作では、陽極接点１１８とドリフト領域１１４の露出部分１１４Ａとの間のショットキー接合部Ｊ４が、ヘテロ接合部Ｊ３、及び電流サージパッド１１６とドリフト領域１１４の間のヘテロ接合部Ｊ５よりも先にオンになる。従って、デバイスは、低い順電圧ではショットキーダイオードの挙動を示し、ダイオード１００の動作は、ショットキー接合部Ｊ４を横切る多数キャリアの注入によって支配されるようになる。通常の動作条件下では、少数キャリアが注入されることはないので、デバイス１００は、一般にショットキーダイオードの特性である非常に高速のスイッチング能力を有することができる。
電流サージパッド１１６は、ショットキー接合部Ｊ３のターンオン電圧よりも高い順電圧で導通し始めるように設計することができる。従って、サージ電流によってダイオード１００の順電圧が上昇した場合、ｐｎ接合部Ｊ５が導通し始める。ｐｎ接合部が導通し始めると、ダイオード１００の動作は、ｐｎ接合部Ｊ５を横切る少数キャリアの注入及び再結合によって支配される。この場合、ダイオード１００の順電圧降下をクランプし、これにより所与の電流レベルに関してダイオード１００が消失する電力量を低下させることができる。従って、ダイオード１００の順電圧が上昇したときにｐｎ接合部Ｊ５をオンにすることにより、ダイオード１００の順方向電流暴走を低減及び／又は防止することができる。
さらに、いくつかの実施形態によるデバイスでは、ｐｎ接合部Ｊ３及びＪ５を段階的にオンにすることができる。第１の段階において、ドリフト領域１１４とショットキー接点１１８の間のショットキー接合部Ｊ４をオンにして、多数キャリアを伝導させることができる。第２の段階において、ＰＮヘテロ接合部Ｊ３のバイアスが高まると、ＰＮヘテロ接合部Ｊ３を横切って多数キャリアが注入され、さらなるオン抵抗の低下を可能にすることができる。さらに、いくつかの実施形態によるデバイスでは、段階ごとに接合部Ｊ５がオンになり、少数キャリアが注入されてサージ電流能力が可能になる。
いくつかの実施形態によるデバイスの順方向電流動作を図６及び図７に示す。具体的には、図６は、電流サージパッド１１６及び２つのヘテロ接合障壁領域１３０を含むドリフト領域１１４の一部の拡大図である。図６には、順方向電流成分４０、４１及び４２を示している。図７は、いくつかの実施形態によるショットキーダイオードの、電流密度（Ｊ）と順電圧（Ｖ）の図式グラフである。図７に示すように、いくつかの実施形態によるショットキーダイオードの電流−電圧特性は、図７に領域１、領域２及び領域３として示す３つの異なる動作領域を有することができる。
図６を参照して分かるように、ショットキー接点１１８とドリフト領域１１４の間のショットキー接合部Ｊ４をオンにするのに十分な順電圧が、ドリフト領域１１４に対してショットキー接点１１８に印加されると、ドリフト層に（ｎ型ドリフト層の場合には電子などの）多数キャリアが注入され、ショットキー電流成分４０が生じる。電流サージパッド１１６とドリフト領域１１４の間のＰＮヘテロ接合部Ｊ５、ＰＮヘテロ接合部Ｊ３、及び陽極接点１１８と電流サージパッド１１６の間のオ−ム接合部Ｊ６がオンになる前は、このショットキー電流成分４０が、デバイス電流の唯一の成分である。このことを、図７のグラフに、デバイスの順電圧がＶ１とＶ２の間に存在する領域１として示している。Ｖ１は、ショットキー接合部Ｊ４のターンオン電圧を表し、Ｖ２は、ヘテロ接合障壁領域１３０とドリフト領域１１４の間のヘテロ接合部Ｊ３のターンオン電圧を表す。
特定の実施形態では、ショットキー接点１１８がチタンであり、ドリフト領域１１４がｎ型炭化ケイ素である場合、ショットキー接合部Ｊ４のターンオン電圧を約０．８Ｖとすることができ、ヘテロ接合障壁領域１３０とドリフト領域１１４の間のターンオン電圧を約１．５Ｖとすることができる。
図６に示すように、ショットキー電流４０は、電流サージパッド１１６及びヘテロ接合障壁領域１３０の下方で横方向に広がり、デバイス内に広がり抵抗が生じる。従って、図７に示す電流−電圧カーブは、領域１では比較的緩やかな傾斜を有することができる。
デバイスの順電圧がＶ２に達すると、ヘテロ接合障壁領域１３０とドリフト領域１１４の間のヘテロ接合部Ｊ３、及び電流サージパッド１１６とドリフト領域１１４の間のヘテロ接合部Ｊ５がオンになることができ、ドリフト領域内に電子４１が単極注入されるようになる。デバイスは、依然としてある程度の広がり抵抗を示すことができる。しかしながら、デバイスの全体的な抵抗は減少することができ、図７に示す電流−電圧カーブの領域２の傾斜は、領域１と比較して増加する。
デバイスに加わる電圧が増加するにつれ、接合部Ｊ４を通過するショットキー電流も増加する。電流サージパッド１１６全体の電圧降下ΔＶも、電流サージパッド１１６とドリフト領域１１４の間のＰＮヘテロ接合部Ｊ５が、ドリフト領域１１４内に（ｎ型ドリフト層の場合には正孔などの）少数キャリア４２を注入し始める程度にまで増加する。この状態を、図７の領域３として示す。デバイスの抵抗はさらに減少し、領域３の電流−電圧カーブの傾斜が増加する。
特徴部のエッジから特徴部の中心までの最小横方向距離、すなわち横方向に拡がる電流が特徴部の中心点に達するために移動しなければならない最小距離を「半値幅」とする場合、ヘテロ接合障壁領域１３０の半値幅よりも大きな電流サージパッド１１６の半値幅にわたる電圧降下ΔＶは、＿＿＿＿＿＿＿＿＿と理解されるであろう。電流サージパッド１１６の幅の方がヘテロ接合障壁領域１３０の幅よりも広いので、電流サージパッド１１６とドリフト層の間の接合部Ｊ５の方が、ヘテロ接合障壁領域１３０とドリフト領域１１４の間の接合部よりも前にオンになりやすい傾向にある。
図８に、ショットキー接点としてｐ＋ポリシリコンを含むいくつかの実施形態によるデバイスの、２５℃〜２００℃の動作温度における実験的な順方向電流−電圧カーブを示す。例えば、いくつかの実施形態による２５℃での電流−電圧カーブをカーブ１９１として示しており、いくつかの実施形態による２００℃での電流−電圧カーブをカーブ１９２として示している。これらのカーブは、温度及び順電圧とともにカーブの傾斜が増加するように、いくつかの実施形態によるダイオードのサージ能力が高温で高まることを示している。図８に示すデバイスは、陽極接点１１８としてポリシリコンを使用したことにより、Ｔｉ−ＳｉＣショットキーのターンオン電圧が０．８Ｖである代わりに、約１．８Ｖで導電を開始する。
図９〜図１２に、いくつかの実施形態によるデバイスの形成方法を示す。図９を参照すると、ドリフト領域１１４が設けられている。ドリフト領域１１４は、基板１１２上に設けることができる。しかしながら、基板１１２は任意であり、いくつかの実施形態では除去又は省略できると理解されるであろう。
ドリフト領域１１４は、例えば、ダイオード１００の阻止電圧及びオン抵抗の要件に応じて約２×１０14〜約１×１０17ｃｍ-3のドーパント濃度を有する、２Ｈ、４Ｈ、６Ｈ、３Ｃ及び／又は１５Ｒポリタイプのｎ型炭化ケイ素で形成することができる。ＧａＮ、ＧａＡｓ、シリコン又はゲルマニウムなどの他の種類の半導体材料を使用することもできる。特定の実施形態では、ドリフト領域１１４が、約５×１０15ｃｍ-3の濃度のｎ型ドーパントでドープされた４Ｈ−ＳｉＣを含む。
デバイス周縁部に任意の注入領域１６０を形成して、ロバストガードリング終端を設けることができる。
ドリフト領域１１４の表面内には、例えば当業で周知のマスキング及びエッチング技術によって複数の凹部１７０、１７１及び１７２が形成される。凹部１７０、１７１及び１７２は、ドリフト領域１１４の表面からドリフト領域１１４内の約０．３〜約０．５μｍの深さにまで及ぶことができる。ドリフト層の表面上及び凹部１７０、１７１、１７２内には、ドリフト層との間にヘテロ接合部を形成するポリシリコンなどの材料の層１８０が堆積される。ポリシリコンの層１８０は、ホウ素及び／又はアルミニウムなどのｐ型ドーパントで、約１×１０18〜約１×１０19ｃｍ-3の濃度で、及び特定の実施形態では約５×１０18ｃｍ-3の濃度でドープすることができる。ポリシリコンの層１８０は、現場ドーピング、スピンオン、拡散及びドライブインアニーリングなどの、いずれかの従来のドーピング技術を使用してドープすることができる。
ドリフト領域１１４の表面よりも上に突出するそれぞれの電流サージパッド１１６、ヘテロ接合障壁領域１３０及び／又はガードリング１２５を形成するために、フォトリソグラフィ技術を使用して層１８０をパターニングすることができる（図１０）。いくつかの実施形態では、ドリフト領域１１４の表面と同じ高さのそれぞれの電流サージパッド１１６、ヘテロ接合障壁領域１３０及び／又はガードリング１２５を形成するために、化学機械研磨及び／又はエッチバック技術を使用して層１８０を平坦化することができる（図１１）。
図１２を参照すると、ドライブ領域１１４上にショットキー接点１１８を形成することができ、このショットキー接点１１８は、アルミニウム、チタン及び／又はニッケルなどの金属を含むことができる。いくつかの実施形態では、接点１１８が、電流サージパッド１１６との間にオ−ム接点を形成し、ドリフト領域１１４との間にショットキー接点を形成することができる。ショットキー接点１１８上には、金属被覆層１１９を形成することができる。金属被覆層１１９は、例えばＴｉＷ／Ａｌを含むことができ、ショットキー接点１１８上の接触層として設けることができる。
基板１１２のドリフト領域１１４と逆の側には、陰極接点１２０が形成される。陰極接点１２０は、ｎ型炭化ケイ素へのオ−ム接点を形成できるニッケルなどの金属を含むことができる。
ガードリング１２５の下方には、ドリフト層の導電性とは逆の導電性を有するドーパントの注入領域１６０を形成して、ロバストガードリング（ＲＧＲ）終端を実現することができる。注入領域１６０は、ドリフト領域内に及ぶことができ、この深さはガードリングの深さより深くても又は浅くてもよく、またドリフト領域１１４の導電型と逆の導電性を有する、約１×１０17ｃｍ-3の正味ドーパント濃度を有することができる。最後に、ドリフト層上にフィールド酸化膜１２７を形成し、これによりガードリング１２５を覆うことができる。
図１３Ａ及び図１３Ｂには、それぞれガードリング終端ではなくメサ終端（図１３Ａ）及び勾配付きエッジ終端（図１３Ｂ）を有するデバイス３００及び３００’の断面図であるさらなる実施形態を示している。
図１４は、ヘテロ接合障壁領域とヘテロ接合ガードリング終端とを含むいくつかの実施形態によるデバイス（カーブ２０１）、及びヘテロ接合障壁領域と、注入領域１６０を含むロバストガードリング終端を有するヘテロ接合ガードリング終端とを含むいくつかの実施形態によるデバイス（カーブ２０２）の、模擬的な水平方向電界分布を示すグラフである。図１４で分かるように、カーブ２０１によって表すデバイスのピーク電界２０１Ｐは、カーブ２０２によって表すデバイスのピーク電界２０２Ｐよりも実質的に高くなり得る。
図１５は、さらなる実施形態によるダイオード４００の部分的断面図である。
ダイオード４００は基板４１２を含み、その上にドリフト層４１４が形成される。ドリフト層４１４は、基板と反対側の上面を有し、その上にショットキー接触層４１８が形成される。ショットキー接触層４１８は、内部に複数のヘテロ接合障壁領域４３０を含む。ショットキー接触層４１８はｎ型ポリシリコンを含み、ヘテロ接合障壁領域４３０はｐ型ポリシリコンを含む。ショットキー接触層４１８のｎ型ポリシリコンは、ドリフト領域４１４の表面に接触して、ドリフト領域４１４との間にショットキー接合部Ｊ６を形成する。
ドリフト層４１４は、例えば、２Ｈ、４Ｈ、６Ｈ、３Ｃ及び／又は１５Ｒポリタイプのｎ型炭化ケイ素で形成することができる。ドリフト領域４１４は、ダイオード４００の阻止電圧及びオン抵抗の設計要件に応じて、約２×１０14〜約１×１０17ｃｍ-3のドーパント濃度を有することができる。ＧａＮ、ＧａＡｓ、シリコン又はゲルマニウムなどの、他の種類の半導体材料を使用することもできる。特定の実施形態では、ドリフト領域４１４が、約５×１０15ｃｍ-3の濃度のｎ型ドーパントでドープされた４Ｈ−ＳｉＣを含む。
ヘテロ接合障壁領域４３０は、ドリフト領域４１４の導電型とは逆の導電型を有する。従って、ヘテロ接合障壁領域４３０は、ドリフト領域４１４との間にＰＮヘテロ接合障壁領域を形成する。
ヘテロ接合障壁領域４３０は、ショットキー接触層４１８内のストライプ形状領域として形成することができる。しかしながら、ヘテロ接合障壁領域４３０は、島形、四角形、ドット形、六角形、又はその他のあらゆる所望の形状などの他の形状に形成することもできる。
ヘテロ接合障壁領域４３０は、イオン注入及び／又は拡散ドーピングによって形成することもできる。拡散ドーピングを使用する場合、イオン注入を全く使用せずに炭化ケイ素ＪＢＳショットキーダイオードを形成することができる。
ヘテロ接合障壁領域４３０は、ドリフト領域４１４の導電型とは逆の導電性を有するようにドープされたポリシリコン領域を含むことができ、これによりドリフト領域４１４とのＰＮヘテロ接合部Ｊ７を形成するようになる。
ヘテロ接合障壁領域４３０は、ホウ素及び／又はアルミニウムなどの、約１×１０17〜約１×１０20ｃｍ-3の正味ドーパント濃度のｐ型ドーパントでドープすることができ、ドリフト領域４１４の上方に約０．３〜約０．５μｍの高さを有することができる。特定の実施形態では、ヘテロ接合障壁領域４３０が、約５×１０18ｃｍ-3の濃度でドープされ、ドリフト領域４１４の表面上方において約０．３μｍの高さにまで及ぶことができる。
ショットキー接点４１８上には、金属被覆層４１９を形成することができる。金属被覆層４１９は、例えばＴｉ、Ａｌ、及び／又はＴｉ／Ａｌを含むことができ、ショットキー接触層４１８へのオ−ム接点を提供することができる。
基板４１２のドリフト領域４１４と逆の側には、及び／又はドリフト層４１４上に直接、陰極接点４２０が形成される。陰極接点４２０は、ｎ型炭化ケイ素へのオ−ム接点を形成できるニッケルなどの金属を含むことができる。
先の実施形態と同様に、ショットキー接触層４１８とドリフト層４１４の間のショットキー接合部Ｊ６は、接合障壁領域４３０とドリフト領域４１４の間のＰＮヘテロ接合部Ｊ７よりも低い順電圧でオンになることができる。
図１６に、活性領域を取り囲むエッジ終端領域４１５を含むダイオード４００’を示す。エッジ終端領域４１５は、接合終端拡張（ＪＴＥ）領域、フィールドリング、フィールドプレート、ガードリング、及び／又は上述した又はその他の終端の組み合わせを含むことができる。詳細には、デバイス４００’は、複数のガードリング４２５を含むことができ、これらのガードリング４２５は、ヘテロ接合障壁領域４３０と同じ材料で形成できるとともに、ドリフト層４１４の導電型とは逆の導電性を有するようにドープすることもできる。
図１７に、エッジ終端領域４１５が浅い注入領域４６０を含むダイオード４００’’を示す。注入領域４６０は、ドリフト領域１１４の導電型とは逆の導電性を有する、約１×１０17ｃｍ-3の正味ドーパント濃度を有することができる。
ガードリング４２５は、保護層４２７によって覆うことができる。エッジ終端領域４１５は、ゼロバイアス条件下でショットキー接触層４１８から電気的に絶縁される少なくとも１つのフローティングガードリング４２５を含むことができる。
図１８に、エッジ終端領域４１５がガードリング４２５に加えて浅い注入領域４６０を含むダイオード４００’’’を示す。注入領域４６０は、ドリフト層４１４の導電型とは逆の導電性を有する。注入領域４６０は、ドリフト層４１４の導電型とは逆の導電性を有する、約１×１０17ｃｍ-3の正味ドーパント濃度を有することができる。
図１８にさらに示すように、ドリフト層４１４上には、１又はそれ以上の電流サージパッド４１６を設けることもできる。電流サージパッド４１６は、ヘテロ接合障壁領域４３０と同じ材料で形成することができる。例えば、この電流サージパッド４１６を、約１×１０18〜約１×１０20ｃｍ-3の濃度のホウ素及び／又はアルミニウムなどのｐ型ドーパントでドープされたポリシリコン領域として設けることができ、またこの電流サージパッド４１６は、ドリフト層４１４の上方約０．３〜約０．５μｍの高さに及ぶことができる。特定の実施形態では、電流サージパッド４１６が約５×１０18ｃｍ-3のドーパント濃度でドープされ、ドリフト層４１４の上方約０．３μｍの高さに及ぶことができる。上記の実施形態と同様に、電流サージパッド４１６は、この電流サージパッドを通過するサージ電流の流れを高い順電圧で促進するために、ヘテロ接合障壁領域４３０よりも大きな幅を有する。例えば、電流サージパッド４１６は、約１０μｍ〜約２５０μｍの幅を有することができる。特定の実施形態では、電流サージパッド４１６が、約２０μｍの幅を有することができる。
いくつかの実施形態では、電流サージパッド４１６及び／又はヘテロ接合障壁領域４３０を、ドリフト層４１４の導電性とは逆の導電性を有するようにドープしてドリフト層４１４との間にヘテロ接合部を形成できる他の種類の材料で形成することができる。例えば、ドリフト領域がｎ型炭化ケイ素を含む場合、ｐ型窒化ガリウムなどの材料を使用して、電流サージパッド４１６及び／又はヘテロ接合障壁領域４３０を形成することができる。
図１９及び図２０に、いくつかの実施形態によるダイオード４００の形成を示す。図１９を参照すると、ドリフト層４１４の表面上にポリシリコン層が堆積し、予備ショットキー接触層４４０を形成するようにパターニングされている。この予備ショットキー接触層４４０は、約０．３μｍ〜約０．５μｍの厚みを有し、例えば拡散ドーピングにより、１×１０15ｃｍ-3〜５×１０19ｃｍ-3のドーパント濃度を有するようにｎ型導電型のドーパントでドープされる。予備ショットキー接触層４４０は、堆積中及び／又は堆積後に、スピンオンコーティング及び拡散及び／又はイオン注入を用いてドープすることができる。
次に、ドリフト層４１４及び予備ショットキー接触層４４０上に注入マスク４５０が形成され、ドーピングマスク４５０内の間隙４５２を通じて予備ショットキー接触層４４０の選択部分が曝されるようにパターニングされる。
その後、予備ショットキー接触層４４０は、予備ショットキー接触層４４０内にヘテロ接合障壁領域４３０を形成すると同時に、ドリフト層４１４と接するｎ型ショットキー接触領域４０８を定めるように、ｐ型ドーパントイオン４６０の注入によって選択的にドープされる。ヘテロ接合障壁領域４３０は、ホウ素及び／又はアルミニウムなどの、約１×１０17〜約１×１０20ｃｍ-3の正味ドーパント濃度のｐ型ドーパントでドープすることができる。注入ドーパントは、標準的なポリシリコン活性化アニールで活性化することができる。拡散ドーピングを使用してヘテロ接合障壁領域４３０を形成することもできると理解されるであろう。
図２０を参照すると、注入マスク４５０が除去されている。この後、ドリフト層４１４上のショットキー接触層４１８の外側に、図１７に示すようなガードリング４２５を形成することができる。ガードリングは、例えばポリシリコンの堆積、パターニング及びドーピングによって形成することができる。
或いは、図２１及び図２２に示すように、注入マスク４５０の適当なパターニングにより、ヘテロ接合障壁領域４３０と同時にガードリング４２５を形成することもできる。ガードリング４２５及びヘテロ接合障壁領域４３０を形成した後に、予備ショットキー接触層４４０を、ショットキー接触層４１８及びガードリング４２５を定めるようにパターニングすることができる。
さらに別の実施形態では、ドリフト層４１４内の活性領域の外側に注入ガードリングを形成することもできる。
本発明の実施形態は、従来のＪＢＳデバイスと比較して注入ステップを全く又はほとんど必要としなくてもよい接合障壁ショットキー半導体デバイスを提供するものである。従って、このようなデバイスの製造コスト及び／又は複雑性を低減することができる。例えば、炭化ケイ素内のｐ型注入物をアニーリングするには、１６００℃よりも高いアニール温度が必要となり得る。
さらに、いくつかの実施形態は、ＪＢＳダイオードにおいて、ドープしたポリシリコン特徴部を使用する。ポリシリコンは、多くの従来技術によってドープすることができ、ポリシリコン加工技術は、炭化ケイ素と比べて低温で、かつ複雑度が低くコストのかからない設備で行うことができるハイスループット処理に対応する。例えば、注入されたポリシリコンのアニーリングは、標準的な炉内で１１００℃未満の温度で行うことができる。さらに、いくつかの実施形態では、ｐ型ポリシリコンが、サージ電流条件内で少数インジェクタとして機能することができ、高温動作におけるサージ能力をさらに高めることができる。
特定の動作順序を参照しながら本発明の実施形態を説明したが、当業者であれば理解するように、この順序内のいくつかの動作を並べ換えても、本発明の教示から恩恵を受けることができる。従って、本発明を、本明細書で説明した正確な動作順序に限定されると解釈すべきではない。
本明細書では、上記の説明及び図面に関連して多くの異なる実施形態を開示した。これらの実施形態の全ての組み合わせ及びその下位の組み合わせを逐一説明して図示することは、過度に反復的であり不明瞭となることが理解できるであろう。従って、全ての実施形態は、あらゆる方法及び／又は組み合わせで組み合わせることができ、図面を含む本明細書は、本明細書で説明した実施形態、及びこれらを作成して使用する方法及びプロセスの全ての組み合わせ及びその下位の組み合わせの完全な明細書を構成するものと解釈すべきであり、あらゆるこのような組み合わせ及びその下位の組み合わせに対して特許請求するものである。
図面及び明細書には典型的な実施形態を開示しており、また特定の用語を使用しているが、これらは一般的かつ記述的な意味でのみ使用したものであって限定を目的とするものではなく、本発明概念の範囲は以下の特許請求の範囲に示す。
１００ ダイオード
１１０ 活性領域
１１４ ドリフト領域
１１４Ａ 露出部分
１１５ エッジ終端領域
１１６ 電流サージパッド
１３０ ヘテロ接合障壁領域

Claims (33)

  1. ｎ型ドリフト領域を含む炭化ケイ素層と、
    前記ドリフト領域との間にショットキー接合部を形成する接点と、
    前記炭化ケイ素層上のｐ型接合障壁領域と、
    を含み、前記ｐ型接合障壁領域は、前記ドリフト領域との間にＰＮヘテロ接合部を形成するｐ型ポリシリコン領域を含み、前記接点と電気的に接続される、
    ことを特徴とする電子デバイス。
  2. 前記接点と前記ドリフト領域の間の前記ショットキー接合部が、前記接合障壁領域と前記ドリフト領域の間のＰＮヘテロ接合部よりも低い順電圧でターンオンするように構成される、
    ことを特徴とする請求項１に記載の電子デバイス。
  3. 前記接点が、前記ｐ型ポリシリコン領域へのオ−ム接点を形成し、前記ヘテロ接合障壁領域と前記ドリフト領域の間の前記ＰＮヘテロ接合部が、前記ショットキー接合部のターンオン電圧よりも高い順電圧であって、前記ヘテロ接合障壁領域と前記ドリフト領域の間の前記ＰＮヘテロ接合部が前記ドリフト領域内に少数キャリアを注入し始める低い電圧で多数キャリアを伝導し始めるように構成される、
    ことを特徴とする請求項１に記載の電子デバイス。
  4. 前記接点に横方向に隣接する前記炭化ケイ素層の表面にガードリング終端領域をさらに含み、該ガードリング終端領域が、前記ドリフト領域上の第２のｐ型ポリシリコン領域を含み、該第２のｐ型ポリシリコン領域が、ゼロバイアス条件下で前記接点から電気的に絶縁される、
    ことを特徴とする請求項１に記載の電子デバイス。
  5. 前記炭化ケイ素層の前記表面に、前記ドリフト領域の導電型とは逆の導電型を有する接合終端領域をさらに含み、該接合終端領域内に、前記第２のｐ型ポリシリコン領域が広がる、
    ことを特徴とする請求項１に記載の電子デバイス。
  6. 前記接合障壁領域が、前記ドリフト領域内の複数のｐ型ポリシリコン領域と、前記接点の下方の前記ドリフト領域内に存在して前記接点に電気的に接続されたｐ型ポリシリコン少数キャリア注入パッドとを含む、
    ことを特徴とする請求項１に記載の電子デバイス。
  7. 前記少数キャリア注入パッドの、前記炭化ケイ素層の主表面に平行な水平面における表面積が、前記接合障壁領域内の前記複数のｐ型ポリシリコン領域のうちの１つの水平面における表面積よりも大きい、
    ことを特徴とする請求項６に記載の電子デバイス。
  8. 前記少数キャリア注入パッドの、前記炭化ケイ素層の主表面に平行な水平面における表面積が、前記接点の下方にある前記ドリフト領域の水平面内における表面積の少なくとも約１０％である、
    ことを特徴とする請求項６に記載の電子デバイス。
  9. 前記接点とは反対側の前記ドリフト領域上のｎ＋炭化ケイ素接触層と、該接触層上の第２の接点とをさらに含む、
    ことを特徴とする請求項１に記載の電子デバイス。
  10. 第１の導電型を有するドリフト領域と、
    前記ドリフト領域との間に金属半導体接合部を形成する接点と、
    前記ドリフト領域上の接合障壁領域と、
    を含み、前記接合障壁領域が、前記第１の導電型とは逆の第２の導電型を有するとともに、前記ドリフト領域上のヘテロ接合障壁領域を含み、該ヘテロ接合障壁領域が、前記ドリフト領域との間にＰＮヘテロ接合部を形成し、前記接点と電気的に接触する、
    ことを特徴とする電子デバイス。
  11. 前記接点と前記ドリフト領域の間の前記金属半導体接合部が、前記接合障壁領域と前記ドリフト領域の間のＰＮヘテロ接合部よりも低い順電圧でターンオンするように構成されたショットキー接合部を含む、
    ことを特徴とする請求項１０に記載の電子デバイス。
  12. 前記接点が、前記ヘテロ接合障壁領域へのオ−ム接点を形成し、前記ヘテロ接合障壁領域と前記ドリフト領域の間の前記ＰＮヘテロ接合部が、前記金属半導体接合部のターンオン電圧よりも高い順電圧であって、前記ヘテロ接合障壁領域と前記ドリフト領域の間の前記ＰＮヘテロ接合部が前記ドリフト領域内に少数キャリアを注入し始める低い電圧で多数キャリアを伝導し始めるように構成される、
    ことを特徴とする請求項１０に記載の電子デバイス。
  13. 前記ドリフト領域上に存在して前記金属半導体接合部に横方向に隣接するガードリング終端領域をさらに含み、該ガードリング終端領域が、第２のヘテロ接合障壁領域を含む、
    ことを特徴とする請求項１０に記載の電子デバイス。
  14. 前記ヘテロ接合障壁領域が、前記ドリフト領域上の複数のｐ型ポリシリコン領域と、前記接点の下方の前記ドリフト領域上に存在して前記接点に電気的に接続された少なくとも１つのｐ型ポリシリコン少数キャリア注入パッドとを含む、
    ことを特徴とする請求項１０に記載の電子デバイス。
  15. 前記少数キャリア注入パッドの幅が、前記接合障壁領域の幅よりも大きい、
    ことを特徴とする請求項１４に記載の電子デバイス。
  16. 前記少数キャリア注入パッドの水平方向の表面積が、前記接合障壁領域内の前記複数のポリシリコン領域のうちの１つの水平方向の表面積よりも大きい、
    ことを特徴とする請求項１０に記載の電子デバイス。
  17. 前記ドリフト領域がｎ型炭化ケイ素を含み、前記ヘテロ接合障壁領域がｐ型ポリシリコンを含む、
    ことを特徴とする請求項１０に記載の電子デバイス。
  18. 前記ドリフト領域がｎ型炭化ケイ素を含み、前記ヘテロ接合障壁領域がｐ型窒化ガリウムを含む、
    ことを特徴とする請求項１０に記載の電子デバイス。
  19. 前記ドリフト領域の表面に存在して前記デバイスの活性領域を内部に定める終端領域をさらに含み、
    前記活性領域の総表面積に対する、前記ヘテロ接合障壁領域が占める前記活性領域の表面積の割合が、約２％〜約４０％である、
    ことを特徴とする請求項１０に記載の電子デバイス。
  20. 前記活性領域の総表面積に対する、前記ヘテロ接合障壁領域が占める前記活性領域の表面積の割合が、約４％〜約３０％である、
    ことを特徴とする請求項１９に記載の電子デバイス。
  21. 前記活性領域の総表面積に対する、前記ヘテロ接合障壁領域が占める前記活性領域の表面積の割合が、約１０％〜約３０％である、
    ことを特徴とする請求項１９に記載の電子デバイス。
  22. 前記活性領域の総表面積に対する、前記ヘテロ接合障壁領域が占める前記活性領域の表面積の割合が、約２０％〜約３０％である、
    ことを特徴とする請求項１９に記載の電子デバイス。
  23. 電子デバイスの形成方法であって、
    第１の導電型を有するドリフト領域を設けるステップと、
    前記ドリフト領域上に、前記ドリフト領域とは異なる材料を含み、前記ドリフト領域の前記導電型とは逆の導電型を有し、前記ドリフト領域との間にＰＮヘテロ接合部を提供するヘテロ接合障壁領域を設けるステップと、
    前記ドリフト領域上及び前記ヘテロ接合障壁領域上に、前記ドリフト領域との間にショットキー接合部を形成し、前記ヘテロ接合障壁領域との間にオ−ム接合部を形成する接点を形成するステップと、
    を含むことを特徴とする方法。
  24. 前記ドリフト領域がｎ型炭化ケイ素を含み、前記ヘテロ接合障壁領域がｐ型ポリシリコンを含む、
    ことを特徴とする請求項２３に記載の方法。
  25. 前記ドリフト領域上に、前記ショットキー接合部に横方向に隣接するガードリング終端領域を設けるステップをさらに含み、前記ガードリング終端領域が、前記ドリフト領域上の第２のヘテロ接合障壁領域を含むことができる、
    ことを特徴とする請求項２３に記載の方法。
  26. 前記ヘテロ接合障壁領域を設けるステップが、前記ドリフト領域内に凹部をエッチングするステップと、前記凹部内にポリシリコン層を堆積させるステップと、前記ポリシリコン層を、前記ドリフト領域の導電型とは逆の導電型を有するようにドープするステップと、前記ポリシリコン層をパターニングするステップとを含む、
    ことを特徴とする請求項２３に記載の方法。
  27. 第１の導電型を有するドリフト領域を含む炭化ケイ素層と、
    前記ドリフト領域の表面上に存在して、前記ドリフト領域との間にショットキー接合部を形成する接点と、
    前記ショットキー接合部に隣接する前記炭化ケイ素層の前記表面に接するガードリングと、
    を含み、前記ガードリングが、前記ドリフト領域の導電型とは逆の導電型を有するとともに、前記炭化ケイ素層との間にヘテロ接合部を形成する材料を含み、
    前記ガードリングが、ポリシリコン及び／又は窒化ガリウムを含む、
    ことを特徴とする電子デバイス。
  28. 第１の導電型を有するドリフト領域と、
    前記ドリフト領域との間に金属半導体接合部を形成する接点と、
    前記ドリフト領域上に存在して前記接合部に横方向に隣接する、前記第１の導電型とは逆の第２の導電型を有するガードリングと、
    を含み、
    前記ガードリングが、前記ドリフト領域との間にＰＮヘテロ接合部を形成する金属を含む、
    ことを特徴とする電子デバイス。
  29. 前記ガードリングが、ドープされたポリシリコンを含む、
    ことを特徴とする請求項２８に記載の電子デバイス。
  30. 前記ドリフト領域上の前記第２の導電型を有する接合障壁領域をさらに含み、
    前記接合障壁領域は、前記ドリフト領域上のヘテロ接合障壁領域を含み、
    前記ヘテロ接合障壁領域は、前記ドリフト領域との間にＰＮヘテロ接合部を形成し、前記接点と電気的に接触する、
    ことを特徴とする請求項２８に記載の電子デバイス。
  31. 前記接点と前記ドリフト領域の間の前記金属半導体接合部が、前記接合障壁領域と前記ドリフト領域の間のＰＮヘテロ接合部よりも低い順電圧でターンオンするように構成されたショットキー接合部を含む、
    ことを特徴とする請求項３０に記載の電子デバイス。
  32. 前記接点が、前記ヘテロ接合障壁領域へのオ−ム接点を形成し、前記ヘテロ接合障壁領域と前記ドリフト領域の間の前記ＰＮヘテロ接合部が、前記金属半導体接合部のターンオン電圧よりも高い順電圧であって、前記ヘテロ接合障壁領域と前記ドリフト領域の間の前記ＰＮヘテロ接合部が前記ドリフト領域内に少数キャリアを注入し始める低い電圧で多数キャリアを伝導し始めるように構成される、
    ことを特徴とする請求項３０に記載の電子デバイス。
  33. 前記ヘテロ接合障壁領域が、前記ドリフト領域上の複数のｐ型ポリシリコン領域と、前記接点の下方の前記ドリフト領域上に存在して前記接点に電気的に接続された少なくとも１つのｐ型ポリシリコン少数キャリア注入パッドとを含む、
    ことを特徴とする請求項３０に記載の電子デバイス。
JP2014529851A 2011-09-09 2012-09-06 非注入障壁領域を含む半導体デバイス及びその製造方法 Active JP6072799B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161532762P 2011-09-09 2011-09-09
US61/532,762 2011-09-09
PCT/US2012/053965 WO2013036641A1 (en) 2011-09-09 2012-09-06 Semiconductor devices with non-implanted barrier regions and methods of fabricating same

Publications (2)

Publication Number Publication Date
JP2014530483A true JP2014530483A (ja) 2014-11-17
JP6072799B2 JP6072799B2 (ja) 2017-02-01

Family

ID=47832555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014529851A Active JP6072799B2 (ja) 2011-09-09 2012-09-06 非注入障壁領域を含む半導体デバイス及びその製造方法

Country Status (5)

Country Link
US (1) US9466674B2 (ja)
EP (1) EP2754182B1 (ja)
JP (1) JP6072799B2 (ja)
TW (1) TWI584483B (ja)
WO (1) WO2013036641A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019525457A (ja) * 2016-06-30 2019-09-05 ゼネラル・エレクトリック・カンパニイ 電荷平衡ｊｂｓダイオードのための活性領域設計

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10181532B2 (en) * 2013-03-15 2019-01-15 Cree, Inc. Low loss electronic devices having increased doping for reduced resistance and methods of forming the same
EP2942805B1 (en) * 2014-05-08 2017-11-01 Nexperia B.V. Semiconductor device and manufacturing method
JP2017011060A (ja) * 2015-06-19 2017-01-12 住友電気工業株式会社 ショットキーバリアダイオード
US10454412B2 (en) * 2015-07-31 2019-10-22 International Business Machines Corporation Tunable photonic harvesting for solar energy conversion and dynamic shading tolerance
EP3355369B1 (en) * 2015-10-29 2019-10-02 Kyocera Corporation Light emitting element-mounting substrate and light emitting apparatus
US9960247B2 (en) * 2016-01-19 2018-05-01 Ruigang Li Schottky barrier structure for silicon carbide (SiC) power devices
CN106169417A (zh) * 2016-07-11 2016-11-30 厦门市三安集成电路有限公司 一种异质结终端的碳化硅功率器件及其制备方法
SE541291C2 (en) 2017-09-15 2019-06-11 Ascatron Ab Feeder design with high current capability
US10608122B2 (en) 2018-03-13 2020-03-31 Semicondutor Components Industries, Llc Schottky device and method of manufacture
CN110277311B (zh) * 2018-03-14 2021-07-16 上海大学 提高GaN欧姆接触性能的方法、欧姆接触结构及应用
US20210320179A1 (en) * 2018-07-12 2021-10-14 Flosfia Inc. Semiconductor device
CN110581180A (zh) * 2019-09-12 2019-12-17 瑞能半导体科技股份有限公司 半导体器件及其制造方法
US11916152B2 (en) * 2020-12-30 2024-02-27 Texas Instruments Incorporated Segmented Schottky diode
EP4141961A1 (en) * 2021-08-25 2023-03-01 Nexperia B.V. Wide band-gap mps diode and method of manufacturing the same
CN113658922A (zh) * 2021-09-08 2021-11-16 北京绿能芯创电子科技有限公司 用于增强可靠性的jbs碳化硅二级管器件结构及制造方法
CN117316766A (zh) * 2023-11-29 2023-12-29 深圳基本半导体有限公司 一种碳化硅二极管器件的制备方法及器件
CN117497601B (zh) * 2023-12-28 2024-05-07 深圳天狼芯半导体有限公司 平面型碳化硅晶体管的结构、制造方法及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020125541A1 (en) * 1999-12-30 2002-09-12 Jacek Korec Method of fabricating trench junction barrier rectifier
JP2003318389A (ja) * 2002-02-19 2003-11-07 Nissan Motor Co Ltd 炭化珪素ショットキーダイオードおよびその製造方法
JP2006100593A (ja) * 2004-09-29 2006-04-13 Toshiba Corp 高耐圧半導体装置
JP2007305964A (ja) * 2006-04-11 2007-11-22 Nissan Motor Co Ltd 半導体装置及びその製造方法
US20110215338A1 (en) * 2010-03-08 2011-09-08 Qingchun Zhang Semiconductor devices with heterojunction barrier regions and methods of fabricating same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183575B2 (en) * 2002-02-19 2007-02-27 Nissan Motor Co., Ltd. High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode
US6838722B2 (en) * 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
US7138668B2 (en) * 2003-07-30 2006-11-21 Nissan Motor Co., Ltd. Heterojunction diode with reduced leakage current
US6995411B2 (en) * 2004-02-18 2006-02-07 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with vertically integrated thin-film photodiode
JP2005303027A (ja) * 2004-04-13 2005-10-27 Nissan Motor Co Ltd 半導体装置
EP1845581B1 (en) 2005-08-23 2011-10-26 Synergy Microwave Corporation Multilayer planar balun transformer, mixers and amplifiers
US7728402B2 (en) * 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
JP5341373B2 (ja) 2008-03-12 2013-11-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー ダイオード
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8304783B2 (en) 2009-06-03 2012-11-06 Cree, Inc. Schottky diodes including polysilicon having low barrier heights and methods of fabricating the same
US8169022B2 (en) 2009-06-19 2012-05-01 Ss Sc Ip, Llc Vertical junction field effect transistors and diodes having graded doped regions and methods of making

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020125541A1 (en) * 1999-12-30 2002-09-12 Jacek Korec Method of fabricating trench junction barrier rectifier
JP2003318389A (ja) * 2002-02-19 2003-11-07 Nissan Motor Co Ltd 炭化珪素ショットキーダイオードおよびその製造方法
JP2006100593A (ja) * 2004-09-29 2006-04-13 Toshiba Corp 高耐圧半導体装置
JP2007305964A (ja) * 2006-04-11 2007-11-22 Nissan Motor Co Ltd 半導体装置及びその製造方法
US20110215338A1 (en) * 2010-03-08 2011-09-08 Qingchun Zhang Semiconductor devices with heterojunction barrier regions and methods of fabricating same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019525457A (ja) * 2016-06-30 2019-09-05 ゼネラル・エレクトリック・カンパニイ 電荷平衡ｊｂｓダイオードのための活性領域設計
JP7206029B2 (ja) 2016-06-30 2023-01-17 ゼネラル・エレクトリック・カンパニイ 電荷平衡ｊｂｓダイオードのための活性領域設計

Also Published As

Publication number Publication date
EP2754182A4 (en) 2015-04-22
US9466674B2 (en) 2016-10-11
EP2754182A1 (en) 2014-07-16
TWI584483B (zh) 2017-05-21
WO2013036641A1 (en) 2013-03-14
JP6072799B2 (ja) 2017-02-01
US20130032809A1 (en) 2013-02-07
EP2754182B1 (en) 2020-08-19
TW201320354A (zh) 2013-05-16

Similar Documents

Publication Publication Date Title
JP6203703B2 (ja) ヘテロ接合障壁領域を含む半導体デバイス及びその製造方法
JP6072799B2 (ja) 非注入障壁領域を含む半導体デバイス及びその製造方法
JP5616911B2 (ja) 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード
JP5926316B2 (ja) 電流サージ能力を有する接合型バリアショットキーダイオード
JP5415679B2 (ja) 半導体デバイス及びその製造方法
KR101774124B1 (ko) 반도체 장치들 및 그것을 제조하는 방법
JP5990204B2 (ja) 重なったドープ領域を有するショットキーダイオードを含む半導体デバイス及びその製造方法
JP2016502763A (ja) ショットキーダイオード及びショットキーダイオードの製造方法
CN102376778A (zh) 结势垒肖特基整流器及其制造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150223

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150518

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150623

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161228

R150 Certificate of patent or registration of utility model

Ref document number: 6072799

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250