CN117316766A - 一种碳化硅二极管器件的制备方法及器件 - Google Patents
一种碳化硅二极管器件的制备方法及器件 Download PDFInfo
- Publication number
- CN117316766A CN117316766A CN202311609262.3A CN202311609262A CN117316766A CN 117316766 A CN117316766 A CN 117316766A CN 202311609262 A CN202311609262 A CN 202311609262A CN 117316766 A CN117316766 A CN 117316766A
- Authority
- CN
- China
- Prior art keywords
- polysilicon layer
- silicon carbide
- combination
- drift region
- growing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 86
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 85
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 139
- 229920005591 polysilicon Polymers 0.000 claims abstract description 137
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 29
- 230000004888 barrier function Effects 0.000 claims abstract description 23
- 238000001465 metallisation Methods 0.000 claims abstract description 10
- 238000005036 potential barrier Methods 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 238000000151 deposition Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 238000004528 spin coating Methods 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 4
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 claims description 3
- 230000008569 process Effects 0.000 description 16
- 239000010936 titanium Substances 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 150000002739 metals Chemical class 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请提供了一种碳化硅二极管器件的制备方法及器件，所述方法包括：在衬底顶部生长漂移区；其中，所述衬底为碳化硅；将所述漂移区依据预设图形进行刻蚀；依据预设正向导通压降和势垒高度分别确定第一多晶硅层和第二多晶硅层对应的种类组合和浓度组合；依据所述种类组合与所述浓度组合在所述漂移区的对应区域内生长所述第一多晶硅层和所述第二多晶硅层，得到碳化硅二极管坯件；对所述碳化硅二极管坯件进行器件化金属淀积，得到碳化硅二极管器件。通过直接在衬底的漂移区生长多晶硅，第一多晶硅层作为JBS中的PIN部分，再生长异质结所需的第二多晶硅层，调节多晶硅层的浓度组合和种类组合即可改变正向导通压降和势垒高度。
Description
技术领域
本申请涉及半导体制造领域，特别是一种碳化硅二极管器件的制备方法及器件。
背景技术
碳化硅（Silicon Carbide，SiC）凭借其优秀的各项特性，被认为是第三代新兴电力电子器件的最佳材料之一。碳化硅功率二极管是最早进入市场的碳化硅功率器件也是目前最为成熟的碳化硅功率器件。自推出以来，碳化硅功率二极管的性能、制备工艺以及可靠性等方面都在不断更新进步，直到今天碳化硅功率二极管的相关产品依旧有很大的改进空间。
碳化硅JBS（Junction Barrier Controlled Schottky Diode，结势垒肖特基二极管）的正向导通压降主要由肖特基金属和碳化硅衬底之间的功函数差决定。尽管肖特基金属种类繁多，但要考虑到肖特基金属和碳化硅材料之间形成的肖特基接触质量，可以选择的肖特基金属只剩下有限的几种。同时考虑到势垒高度不应过高或者过低，常用的肖特基金属只有金属镍（Ni）和钛（Ti），因此碳化硅JBS二极管的正向导通压降和势垒高度的选择较为局限；又因为传统JBS需要制作两种金属（肖特基和欧姆），会导致工艺复杂度上升。
发明内容
鉴于所述问题，提出了本申请以便提供克服所述问题或者至少部分地解决所述问题的一种等离子刻蚀碳化硅的方法及器件，所述方法包括：
一种碳化硅二极管器件的制备方法，包括：
在衬底顶部通过化学气相淀积的方式生长漂移区；其中，所述衬底为碳化硅；
将所述漂移区依据预设图形进行刻蚀；
依据预设正向导通压降和势垒高度分别确定第一多晶硅层和第二多晶硅层对应的种类组合和浓度组合；
依据所述种类组合与所述浓度组合在所述漂移区的对应区域内生长所述第一多晶硅层和所述第二多晶硅层，得到碳化硅二极管坯件；
对所述碳化硅二极管坯件进行器件化金属淀积，得到碳化硅二极管器件。
进一步地，所述在衬底顶部通过化学气相淀积的方式生长漂移区；其中，所述衬底为碳化硅的步骤，包括：
在所述衬底生长浓度为1e15-1e17，厚度为9.5-13μm的N型碳化硅作为漂移区；其中，所述衬底为浓度掺杂1e18-1e19的N型碳化硅。
进一步地，所述将所述漂移区依据预设图形进行刻蚀的步骤，包括：
依据预设图案对所述漂移区旋涂光刻胶并曝光显影；
对所述漂移区进行刻蚀，刻蚀深度为0.7-3μm；
去除所述光刻胶。
进一步地，所述依据预设正向导通压降和势垒高度分别确定第一多晶硅层和第二多晶硅层对应的种类组合和浓度组合的步骤，包括：
建立第一多晶硅层和第二多晶硅层的种类组合与正向导通压降和势垒高度的第一对应关系；
建立第一多晶硅层和第二多晶硅层的注入浓度组合与正向导通压降和势垒高度的第二对应关系；
依据所述第一对应关系和所述第二对应关系确定所述第一多晶硅层和所述第二多晶硅层的种类组合和浓度组合。
进一步地，所述依据所述种类组合与所述浓度组合在所述漂移区的对应区域内生长所述第一多晶硅层和所述第二多晶硅层，得到碳化硅二极管坯件的步骤，包括：
依据所述浓度组合和所述种类组合在所述漂移区生长所述第一多晶硅层；
将所述第一多晶硅层依据预设图形进行刻蚀；
依据所述浓度组合和所述种类组合在所述第一多晶硅层和所述漂移区的顶部生长所述第二多晶硅层。
进一步地，所述依据所述浓度组合和所述种类组合在所述漂移区生长所述第一多晶硅层的步骤，包括：
在所述漂移区生长所述第一多晶硅层，其中，所述第一多晶硅层为浓度3e18-3e19，厚度0.7-3μm的P型Poly。
进一步地，所述依据所述浓度组合和所述种类组合在所述第一多晶硅层和所述漂移区的顶部生长第二多晶硅层的步骤，包括：
在所述第一多晶硅层和所述漂移区的顶部生长第二多晶硅层，其中，所述第二多晶硅层为厚度0.4-1μm的P型或N型Poly。
进一步地，所述对所述碳化硅二极管坯件进行器件化金属淀积，得到碳化硅二极管器件的步骤，包括：
对在所述多晶硅顶部淀积2-4μm的源极金属；
在所述衬底底部淀积漏极金属，其中，所述漏极金属为1kA的Ti、2kA的Ni和10kA的Ag。
进一步地，所述在所述多晶硅顶部淀积2-4μm的源极金属，包括：
将所述多晶硅依据预设图形进行刻蚀；
在所述多晶硅的刻蚀区域淀积源极金属；其中，所述源极金属包括Ti、TiN和AlS。
一种碳化硅二极管器件，所述碳化硅二极管器件通过上述任一项所述的制备方法制备。
本申请具有以下优点：
在本申请的实施例中，相对于现有技术中的肖特基金属单一，导致碳化硅JBS二极管的正向导通压降和势垒高度的选择较为局限的缺点，本申请提供了一种碳化硅二极管器件的制备方法，包括：在衬底顶部通过化学气相淀积的方式生长漂移区；其中，所述衬底为碳化硅；将所述漂移区依据预设图形进行刻蚀；依据预设正向导通压降和势垒高度分别确定第一多晶硅层和第二多晶硅层对应的种类组合和浓度组合；依据所述种类组合和所述浓度组合在所述漂移区的对应区域内生长所述第一多晶硅层和所述第二多晶硅层，得到碳化硅二极管坯件；对所述碳化硅二极管坯件进行器件化金属淀积，得到碳化硅二极管器件。通过直接在衬底的漂移区生长多晶硅，第一多晶硅层作为JBS中的PIN部分，之后再生长异质结所需的第二多晶硅层，调节两层多晶硅层的浓度组合和种类组合即可改变正向导通压降和势垒高度，通过不同浓度或者类型的poly来形成JBS，耐受高温，且前段工艺不涉及金属，温度不受限制。
附图说明
为了更清楚地说明本申请的技术方案，下面将对本申请的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例提供的一种碳化硅二极管器件的制备方法的步骤流程图；
图2是本申请一实施例提供的一种碳化硅二极管器件的制备方法的准备对漂移区进行刻蚀时器件的结构示意图；
图3是本申请一实施例提供的一种碳化硅二极管器件的制备方法的对漂移区刻蚀后器件的结构示意图；
图4是本申请一实施例提供的一种碳化硅二极管器件的制备方法的生长第一多晶硅层的结构示意图；
图5是本申请一实施例提供的一种碳化硅二极管器件的制备方法的刻蚀第一多晶硅层的结构示意图；
图6是本申请一实施例提供的一种碳化硅二极管器件的制备方法的生长第二多晶硅层的结构示意图；
图7是本申请一实施例提供的一种碳化硅二极管器件的制备方法所制备的成品器件的结构示意图。
具体实施方式
为使本申请的所述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
发明人通过分析现有技术发现：现有技术需考虑肖特基金属和碳化硅材料之间形成的肖特基接触质量，可以选择的肖特基金属只剩下有限的几种。同时考虑到势垒高度不应过高或者过低，常用的肖特基金属只有金属镍（Ni）和钛（Ti），因此碳化硅JBS二极管的正向导通压降和势垒高度的选择较为局限。
参照图1，示出了本申请一实施例提供的一种碳化硅二极管器件的制备方法及器件；
所述方法包括：
S110、在衬底顶部通过化学气相淀积（Chemical Vapor Deposition, CVD）的方式生长漂移区；其中，所述衬底为碳化硅；
S120、将所述漂移区依据预设图形进行刻蚀；
S130、依据预设正向导通压降和势垒高度分别确定第一多晶硅层和第二多晶硅层对应的种类组合和浓度组合；
S140、依据所述种类组合和所述浓度组合在所述漂移区的对应区域内生长所述第一多晶硅层和所述第二多晶硅层，得到碳化硅二极管坯件；
S150、对所述碳化硅二极管坯件进行器件化金属淀积，得到碳化硅二极管器件。
在本申请的实施例中，相对于现有技术中的肖特基金属单一，导致碳化硅JBS二极管的正向导通压降和势垒高度的选择较为局限的缺点，本申请提供了一种碳化硅二极管器件的制备方法，包括：在衬底顶部通过化学气相淀积的方式生长漂移区；其中，所述衬底为碳化硅；将所述漂移区依据预设图形进行刻蚀；依据预设正向导通压降和势垒高度分别确定第一多晶硅层和第二多晶硅层对应的种类组合和浓度组合；依据所述种类组合和所述浓度组合在所述漂移区的对应区域内生长所述第一多晶硅层和所述第二多晶硅层，得到碳化硅二极管坯件；对所述碳化硅二极管坯件进行器件化金属淀积，得到碳化硅二极管器件。通过直接在衬底的漂移区生长多晶硅，第一多晶硅层作为JBS中的PIN部分，之后再生长异质结所需的第二多晶硅层，调节两层多晶硅层的浓度组合和种类组合即可改变正向导通压降和势垒高度，通过不同浓度或者类型的poly来形成JBS，耐受高温，且前段工艺不涉及金属，温度不受限制。
下面，将对本示例性实施例中一种碳化硅二极管器件的制备方法作进一步地说明。
如所述步骤S110所述，在衬底顶部通过化学气相淀积的方式生长漂移区；其中，所述衬底为碳化硅。
在本发明一实施例中，可以结合下列描述进一步说明步骤S110所述“在衬底顶部通过化学气相淀积的方式生长漂移区；其中，所述衬底为碳化硅”的具体过程。
如下列步骤所述，所述衬底为N型碳化硅，在所述衬底生长浓度组合为1e15-1e17，厚度为9.5-13μm的N型碳化硅作为漂移区；其中，所述衬底为浓度组合掺杂1e18-1e19的N型碳化硅。
需要说明的是，所述衬底的结构是作为支撑结构以及背面电极引出，该结构仅为支撑与背面电极引出，其厚度和浓度组合尽可能遵循电阻小的原则；
所述漂移区需要根据本身器件设计阻断电压决定其浓度组合和厚度。
如所述步骤S120所述，将所述漂移区依据预设图形进行刻蚀。
需要说明的是，参照图2，为准备对漂移区进行刻蚀时器件的结构示意图，其中，SiC SUB为碳化硅衬底，SiC Drift为漂移区，PR为光刻胶，图3为对漂移区刻蚀完成的结构示意图。
在本发明一实施例中，可以结合下列描述进一步说明步骤S120所述“将所述漂移区依据预设图形进行刻蚀”的具体过程。
如下列步骤所述，依据预设图案对所述漂移区旋涂光刻胶并曝光显影；
如下列步骤所述，对所述漂移区进行刻蚀，刻蚀深度为0.7-3μm；
如下列步骤所述，去除所述光刻胶。
需要说明的是，用光刻的方法图形化，利用EBL或DUV等光刻技术，形成光刻图形，包括工序：清洗、匀胶、曝光、显影，并使用等离子刻蚀技术刻蚀掉0.7-3μm的N型SiC，蚀刻厚度由自身工艺条件决定，深沟槽工艺较为难得，且存在微沟槽等缺陷。
如所述步骤S130所述，依据预设正向导通压降和势垒高度分别确定第一多晶硅层和第二多晶硅层对应的种类组合和浓度组合。
需要说明的是，所述第一多晶硅层作为大电流下空穴供体，并且便于形成欧姆接触，不涉及正向导通压降和势垒高度改变；所述第二多晶硅层为生长异质结所需的POLY，其浓度由正向导通压降和势垒高度决定，又通过两层多晶硅的种类组合，可以更灵活的调节正向导通压降和势垒高度，
作为一种示例，第一层多晶硅一般采用P型POLY，第二层多晶硅一般采用P型或N型POLY。
在本发明一实施例中，可以结合下列描述进一步说明步骤S130所述“依据预设正向导通压降和势垒高度分别确定第一多晶硅层和第二多晶硅层对应的种类组合和浓度组合”的具体过程。
如下列步骤所述，建立第一多晶硅层和第二多晶硅层的种类组合与正向导通压降和势垒高度的第一对应关系；
建立第一多晶硅层和第二多晶硅层的注入浓度组合与正向导通压降和势垒高度的第二对应关系；
依据所述第一对应关系和所述第二对应关系确定所述第一多晶硅层和所述第二多晶硅层的种类组合和浓度组合。
需要说明的是，常规情况下，多晶硅的注入浓度越高，正向导通压降越低，通过建立注入浓度与正向导通压降的关系，可在制备时调节正向导通压降，不同种类组合的多晶硅对于正向导通压降的影响不同，需要建立不同的种类组合对于正向导通压降的影响。
如所述步骤S140所述，依据所述种类组合和所述浓度组合在所述漂移区的对应区域内生长所述第一多晶硅层和所述第二多晶硅层，得到碳化硅二极管坯件。
在本发明一实施例中，可以结合下列描述进一步说明步骤140所述“依据所述种类组合和所述浓度组合在所述漂移区的对应区域内生长所述第一多晶硅层和所述第二多晶硅层，得到碳化硅二极管坯件”的具体过程。
如下列步骤所述，依据所述浓度组合和所述种类组合在所述漂移区生长所述第一多晶硅层；
如下列步骤所述，将所述第一多晶硅层依据预设图形进行刻蚀；
如下列步骤所述，依据所述浓度组合和所述种类组合在所述第一多晶硅层和所述漂移区的顶部生长所述第二多晶硅层。
需要说明的是，所述第一多晶硅层一般为P型poly，作为大电流下空穴供体，并且便于形成欧姆接触，不涉及正向导通压降和势垒高度改变，所述第二多晶硅层作为异质结所需的poly。将所述第一多晶硅层依据预设图形进行刻蚀的步骤为用光刻的方法图形化，利用EBL或DUV等光刻技术，形成光刻图形，包含工序：清洗、匀胶、曝光、显影，并使用等离子刻蚀技术刻蚀掉SBD区域上的poly。参照图4，为生长所述第一多晶硅层之后的结构示意图，其中，P-PolySi为第一多晶硅层，为P型多晶硅。参照图5，为所述第一多晶硅层被刻蚀后的结构示意图，参照图6，为所述第二多晶硅层生长后的结构示意图，其中，Poly为所述第二多晶硅层。
在本发明一实施例中，可以结合下列描述进一步说明步骤“依据所述浓度组合和所述种类组合在所述漂移区生长第一多晶硅层”的具体过程。
如下列步骤所述，在所述漂移区生长第一多晶硅层，其中，所述第一多晶硅层为浓度3e18-3e19，厚度0.7-3μm的P型Poly。
需要说明的是，所述第一多晶硅层的厚度依据槽深决定。
在本发明一实施例中，可以结合下列描述进一步说明步骤“依据所述浓度组合和所述种类组合在所述第一多晶硅层生长第二多晶硅层”的具体过程。
如下列步骤所述，在所述第一多晶硅层和所述漂移区的顶部生长所述第二多晶硅层，其中，所述第二多晶硅层为厚度0.4-1μm的P型或N型POLY。
需要说明的是，其厚度由器件属性决定，浓度组合由正向导通压降和势垒高度决定。
如所述步骤S150所述，对所述碳化硅二极管坯件进行器件化金属淀积，得到碳化硅二极管器件。
在本发明一实施例中，可以结合下列描述进一步说明步骤S150所述“对所述碳化硅二极管坯件进行器件化金属淀积，得到碳化硅二极管器件”的具体过程。
如下列步骤所述，对在所述多晶硅顶部淀积2-4μm的源极金属；
如下列步骤所述，在所述衬底底部淀积漏极金属，其中，所述漏极金属为1kA的Ti、2kA的Ni和10kA的Ag；
在本发明一实施例中，可以结合下列描述进一步说明步骤“对在所述多晶硅顶部淀积2-4μm的源极金属”的具体过程。
将所述多晶硅依据预设图形进行刻蚀；
在所述多晶硅的刻蚀区域淀积源极金属；其中，所述源极金属包括Ti、TiN和AlSi。
需要说明的是，利用EBL或DUV等光刻技术，形成光刻图形，包含工序：清洗、匀胶、曝光、显影，并使用等离子刻蚀技术，刻蚀出源极接触区域并淀积2-4μm源极金属Ti、TiN和AlSi。参照图7，为淀积源极金属与漏极金属后的结构示意图，其中，Anode为源极金属，阳极，Cathode为漏极金属，阴极。
在本发明一实施例中，还提供一种碳化硅二极管器件，所述碳化硅二极管器件任一实施例所述的制备方法制备。
尽管已描述了本申请实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请实施例范围的所有变更和修改。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本申请所提供的一种碳化硅二极管器件的制备方法及器件，进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种碳化硅二极管器件的制备方法，其特征在于，包括：
在衬底顶部通过化学气相淀积的方式生长漂移区；其中，所述衬底为碳化硅；
将所述漂移区依据预设图形进行刻蚀；
依据预设正向导通压降和势垒高度分别确定第一多晶硅层和第二多晶硅层对应的种类组合和浓度组合；
依据所述种类组合与所述浓度组合在所述漂移区的对应区域内生长所述第一多晶硅层和所述第二多晶硅层，得到碳化硅二极管坯件；
对所述碳化硅二极管坯件进行器件化金属淀积，得到碳化硅二极管器件。
2.根据权利要求1所述的方法，其特征在于，所述在衬底顶部通过化学气相淀积的方式生长漂移区；其中，所述衬底为碳化硅的步骤，包括：
在所述衬底生长浓度组合为1e15-1e17，厚度为9.5-13μm的N型碳化硅作为漂移区；其中，所述衬底为浓度组合掺杂1e18-1e19的N型碳化硅。
3.根据权利要求1所述的方法，其特征在于，所述将所述漂移区依据预设图形进行刻蚀的步骤，包括：
依据预设图案对所述漂移区旋涂光刻胶并曝光显影；
对所述漂移区进行刻蚀，刻蚀深度为0.7-3μm；
去除所述光刻胶。
4.根据权利要求1所述的方法，其特征在于，所述依据预设正向导通压降和势垒高度分别确定第一多晶硅层和第二多晶硅层对应的种类组合和浓度组合的步骤，包括：
建立第一多晶硅层和第二多晶硅层的种类组合与正向导通压降和势垒高度的第一对应关系；
建立第一多晶硅层和第二多晶硅层的注入浓度组合与正向导通压降和势垒高度的第二对应关系；
依据所述第一对应关系和所述第二对应关系确定所述第一多晶硅层和所述第二多晶硅层的种类组合和浓度组合。
5.根据权利要求1所述的方法，其特征在于，所述依据所述种类组合与所述浓度组合在所述漂移区的对应区域内生长所述第一多晶硅层和所述第二多晶硅层，得到碳化硅二极管坯件的步骤，包括：
依据所述浓度组合和所述种类组合在所述漂移区生长所述第一多晶硅层；
将所述第一多晶硅层依据预设图形进行刻蚀；
依据所述浓度组合和所述种类组合在所述第一多晶硅层和所述漂移区的顶部生长所述第二多晶硅层。
6.根据权利要求5所述的方法，其特征在于，所述依据所述浓度组合和所述种类组合在所述漂移区生长所述第一多晶硅层的步骤，包括：
在所述漂移区生长所述第一多晶硅层，其中，所述第一多晶硅层为浓度组合3e18-3e19，厚度0.7-3μm的P型Poly。
7.根据权利要求5所述的方法，其特征在于，所述依据所述浓度组合和所述种类组合在所述第一多晶硅层和所述漂移区的顶部生长第二多晶硅层的步骤，包括：
在所述第一多晶硅层和所述漂移区的顶部生长第二多晶硅层，其中，所述第二多晶硅层为厚度0.4-1μm的P型或N型Poly。
8.根据权利要求1所述的方法，其特征在于，所述对所述碳化硅二极管坯件进行器件化金属淀积，得到碳化硅二极管器件的步骤，包括：
在所述多晶硅顶部淀积2-4μm的源极金属；
在所述衬底底部淀积漏极金属，其中，所述漏极金属为1kA的Ti、2kA的Ni和10kA的Ag。
9.根据权利要求8所述的方法，其特征在于，所述在所述多晶硅顶部淀积2-4μm的源极金属的步骤，包括：
将所述多晶硅依据预设图形进行刻蚀；
在所述多晶硅的刻蚀区域淀积源极金属；其中，所述源极金属包括Ti、TiN和AlSi。
10.一种碳化硅二极管器件，其特征在于，所述碳化硅二极管器件通过权利要求1-9任一项所述的制备方法制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311609262.3A CN117316766A (zh) | 2023-11-29 | 2023-11-29 | 一种碳化硅二极管器件的制备方法及器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311609262.3A CN117316766A (zh) | 2023-11-29 | 2023-11-29 | 一种碳化硅二极管器件的制备方法及器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117316766A true CN117316766A (zh) | 2023-12-29 |
Family
ID=89281505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311609262.3A Pending CN117316766A (zh) | 2023-11-29 | 2023-11-29 | 一种碳化硅二极管器件的制备方法及器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117316766A (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318413A (ja) * | 2002-02-19 | 2003-11-07 | Nissan Motor Co Ltd | 高耐圧炭化珪素ダイオードおよびその製造方法 |
| US20050045892A1 (en) * | 2003-07-30 | 2005-03-03 | Tetsuya Hayashi | Semiconductor device and method of manufacturing the same |
| JP2007103905A (ja) * | 2005-09-12 | 2007-04-19 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
| CN101055894A (zh) * | 2006-04-11 | 2007-10-17 | 日产自动车株式会社 | 半导体装置及其制造方法 |
| CN101263606A (zh) * | 2005-09-12 | 2008-09-10 | 日产自动车株式会社 | 半导体装置及其制造方法 |
| US20110215338A1 (en) * | 2010-03-08 | 2011-09-08 | Qingchun Zhang | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US20130032809A1 (en) * | 2010-03-08 | 2013-02-07 | Scott Thomas Allen | Semiconductor Devices with Non-Implanted Barrier Regions and Methods of Fabricating Same |
| JP2014053443A (ja) * | 2012-09-07 | 2014-03-20 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
| CN114203799A (zh) * | 2021-12-09 | 2022-03-18 | 大连海事大学 | 基于多重缓冲层的4H-SiC异质结二极管器件结构 |
| CN116805647A (zh) * | 2022-03-25 | 2023-09-26 | 即思创意股份有限公司 | 碳化硅半导体元件 |
-
2023
- 2023-11-29 CN CN202311609262.3A patent/CN117316766A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318413A (ja) * | 2002-02-19 | 2003-11-07 | Nissan Motor Co Ltd | 高耐圧炭化珪素ダイオードおよびその製造方法 |
| US20050045892A1 (en) * | 2003-07-30 | 2005-03-03 | Tetsuya Hayashi | Semiconductor device and method of manufacturing the same |
| JP2007103905A (ja) * | 2005-09-12 | 2007-04-19 | Nissan Motor Co Ltd | 半導体装置及びその製造方法 |
| CN101263606A (zh) * | 2005-09-12 | 2008-09-10 | 日产自动车株式会社 | 半导体装置及其制造方法 |
| CN101055894A (zh) * | 2006-04-11 | 2007-10-17 | 日产自动车株式会社 | 半导体装置及其制造方法 |
| US20110215338A1 (en) * | 2010-03-08 | 2011-09-08 | Qingchun Zhang | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US20130032809A1 (en) * | 2010-03-08 | 2013-02-07 | Scott Thomas Allen | Semiconductor Devices with Non-Implanted Barrier Regions and Methods of Fabricating Same |
| JP2014053443A (ja) * | 2012-09-07 | 2014-03-20 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
| CN114203799A (zh) * | 2021-12-09 | 2022-03-18 | 大连海事大学 | 基于多重缓冲层的4H-SiC异质结二极管器件结构 |
| CN116805647A (zh) * | 2022-03-25 | 2023-09-26 | 即思创意股份有限公司 | 碳化硅半导体元件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7851881B1 (en) | Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode | |
| US4070689A (en) | Semiconductor solar energy device | |
| US20090224354A1 (en) | Junction barrier schottky diode with submicron channels | |
| US11121265B2 (en) | Silicon carbide trench schottky barrier diode using polysilicon and a method of manufacturing the same | |
| CN117316766A (zh) | 一种碳化硅二极管器件的制备方法及器件 | |
| US4223327A (en) | Nickel-palladium Schottky junction in a cavity | |
| CN111081758B (zh) | 降低导通电阻的SiC MPS结构及制备方法 | |
| KR970077615A (ko) | 고주파 특성을 가진 GaAs 기판위에 쇼트키 장벽 다이오드를 만드는 방법 | |
| US20100117098A1 (en) | Schottky electrode for diamond semiconductor device and manufacturing method thereof | |
| CN110931569A (zh) | 具有肖特基金属结的半导体装置及其制作方法 | |
| US10192970B1 (en) | Simultaneous ohmic contact to silicon carbide | |
| CN208478345U (zh) | 一种大电流低正向压降碳化硅肖特基二极管芯片 | |
| CN105810756B (zh) | 一种混合pin肖特基二极管及其制备方法 | |
| CN108365017A (zh) | 一种横向氮化镓功率整流器件及其制作方法 | |
| CN210607277U (zh) | 具有肖特基金属结的半导体装置 | |
| CN207868205U (zh) | 一种碳化硅二极管器件 | |
| CN108198758B (zh) | 一种垂直结构的氮化镓功率二极管器件及其制作方法 | |
| US20050118816A1 (en) | Method for fabricating a semiconductor component | |
| EP0093866A2 (en) | Schottky diode | |
| US20050085044A1 (en) | Method for the production of a hetero-bipolar transistor | |
| RU2391741C1 (ru) | Способ формирования многослойного омического контакта фотоэлектрического преобразователя (варианты) | |
| JPH03102819A (ja) | 半導体装置の製造方法 | |
| TWI226709B (en) | Two mask Schottky barrier diode with LOCOS structure | |
| JP2002222938A (ja) | 半導体装置 | |
| KR100278787B1 (ko) | 실리콘 카바이드 쇼트키 바리어 다이오드 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |