JP2003530700A - ショットキーダイオードタイプの半導体装置及びその使用方法 - Google Patents

ショットキーダイオードタイプの半導体装置及びその使用方法

Info

Publication number
JP2003530700A
JP2003530700A JP2001574907A JP2001574907A JP2003530700A JP 2003530700 A JP2003530700 A JP 2003530700A JP 2001574907 A JP2001574907 A JP 2001574907A JP 2001574907 A JP2001574907 A JP 2001574907A JP 2003530700 A JP2003530700 A JP 2003530700A
Authority
JP
Japan
Prior art keywords
islands
layer
type
island
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001574907A
Other languages
English (en)
Inventor
ロスル，ピエール
モラーンチョ，フレデリック
セザック，ナタリー
トランデューク，アーンリ
Original Assignee
サーントル ナシオナル ドゥ ラ ルシェルシェ シャーンティフィク（セー．エンヌ．エール．エス．）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サーントル ナシオナル ドゥ ラ ルシェルシェ シャーンティフィク（セー．エンヌ．エール．エス．） filed Critical サーントル ナシオナル ドゥ ラ ルシェルシェ シャーンティフィク（セー．エンヌ．エール．エス．）
Publication of JP2003530700A publication Critical patent/JP2003530700A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 本発明は、半導体装置に関し、特には、ショットキー（Schottky）または“ＪＢＳ（Junction Barrier Schottky）整流器”タイプのダイオードの改良に関し、先行技術による装置が有する欠点を克服することを目的とし、オン状態はもちろん、オフ状態での動作特性を改良した装置を提供することを目的とする。 【解決手段】 本発明は、ショットキーダイオードタイプの半導体装置であって、該装置は、基板に積層されたシングルタイプの導電性の第１（２）と第２（３）の半導体層から構成される前記基板を有し、第２の層（３）は第１の層（２）より多くドープされており、前記基板は、１番目（８）と２番目（６）の電極と接触する１番目（４）と２番目（５）の主表面を有し、ショットキー障壁が、前記１番目の電極（８）と前記第１の層（２）との間に形成され、前記第１の層（２）と反対の導電タイプの複数のアイランド（９）が、前記層（２）の厚さ方向に、離れて間隔を有するベッドの中に配置されることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特には、ショットキー（Schottky）または“Ｊ
ＢＳ（Junction Barrier Schottky）整流器”タイプのダイオードの改良に関す
る。
【０００２】
【従来の技術】
ショットキーダイオードは、基本的には、半導体上に配置された金属または合
金から成っている。このダイオードは、通常、ＮまたはＰ型活性領域によって構
成され、同一の型、例えばＮまたはＰ型の領域上に配置されているが、より多量
にドープされている。ショットキー接合（Schottky contact）が作られる金属は
、陽極を構成し、一方、金属被覆され且つオーミック接触（ohmic contact）を
構成する基板の他の面は陰極と呼ばれる。
【０００３】 ２つのタイプの動作、即ち、オフ状態とオン状態が、通常、ダイオードに対し
て、特にはショットキーダイオードに対して定義されている。これらの状態の各
々は、さらに、動作特性、即ち、オフ状態の電圧安定性及びオン状態の電圧降下
によって定義されている。
【０００４】 この様に、オフ状態の持続性逆電圧安定性は、ＮまたはＰ型領域のドーピング
に依存し、これが低ければ低いほど電圧安定性は大きい。先行技術から知られて
いる、オフ状態で機能するショットキーダイオードの電圧安定性の限界は、普通
はおよそ１００ボルトである。
【０００５】 オン状態での電圧降下は、ショットキー障壁（ショットキーバリア）に関連し
た半導体層電荷の電圧降下、及びバルク半導体のオーミック電圧降下の合計であ
る。
【０００６】 通常、オン状態で機能するショットキーダイオードに起こる電圧降下値は、０
．５ボルトのオーダーである。
【０００７】 ショットキーダイオードのオン状態だけでなくオフ状態での動作特性をも改良
するために、ＪＢＳ整流器ショットキーダイオードが考え出された。これらの第
二世代のダイオードは、全体的に見て、以前のショットキーダイオードと構造的
に同一であるが、それにも拘わらず、ショットキー障壁に関係した半導体層と反
対のタイプの半導体挿入物を含むという事実により、以前のものと区別すること
ができる。この配置により、適用された高電圧下でショットキー障壁の低下メカ
ニズムを制限すること及びダイオードの逆電流を制限することが可能となる。
【０００８】 これらの装置の電圧安定容量は、普通およそ２００ボルトに達し、また、オン
状態での電圧降下は、０．２５ボルトのオーダーである。
【０００９】
【発明が解決しようとする課題】
したがって、本発明は、先行技術による装置が有する欠点を克服することを目
的とし、オン状態はもちろん、オフ状態での動作特性をも改良した装置を提供す
る。
【００１０】 本発明のこの目的は、ショットキーダイオードタイプの半導体装置により達成
され、この半導体装置は、積層された、同じ導電タイプの第１と第２の半導体層
から構成される基板を有し、第２の層は第１の層より多量にドープされており、
前記基板は、１番目と２番目の電極と接触する１番目と２番目の主表面を有し、
ショットキー障壁が、前記１番目の電極と前記第１の層との間に形成され、前記
第１の層のそれと反対の導電タイプの複数のアイランドが、前記層の厚さ方向に
離れて間隔を有するベッド中に配置されている。
【００１１】 本発明の他の特徴及び利点は、いかなる限定も有しない実施例を説明する添付
図面を参照しての以下の記載から明らかになる。 図面において、 図１は、ショットキーダイオードの構造を示し； 図２は、ＪＢＳ整流器タイプのダイオードの構造を示し； 図３は、一例としてのバルク浮遊アイランド（bulk floating island）を有す
る構造の電場の分布を示し； 図４は、本発明の主題である半導体装置中に含まれるアイランドの数に関連し
た、ドーピングの大きさのオーダーの漸進的変化を示し； 図５は、本発明のショットキーダイオードタイプの半導体装置を示す断面図で
あり； 図６は、異なる数の浮遊アイランドのベッドに対する逆電圧安定性に関連した
、直列抵抗の大きさのオーダーの漸進的変化を示し； 図７は、浮遊アイランドの幾つかの幾何学的形状を示し； 図８は、ＪＢＳダイオードタイプの半導体装置を示す断面図である。
【００１２】
【課題を解決するための手段】
本発明の主題である半導体装置の第１の好ましい実施例（図１及び５を参照）
によると、これは、互いに反対に配置された２つの主表面４，５を有する半導体
基板１から成る。この半導体基板１は、Ｎ型ドープされた（１番目のタイプまた
はドナー）またはＰ型ドープされた（２番目のタイプまたはアクセプター）第１
の層２と、Ｎ型ドープされた（１番目のタイプまたはドナー）またはＰ型ドープ
された（２番目のタイプまたはアクセプター）第２の層３とを有する１番目のタ
イプの導電性の１番目の半導体領域２，３から構成される。１番目または２番目
のタイプの第１の層２は、１番目の主表面４に隣接しており、一方、１番目また
は２番目のタイプの第２の層３は、２番目の主表面５に隣接している。
【００１３】 しかしながら、半導体基板は、同一タイプ、即ち両者が、１番目または２番目
のタイプの層である第１の層２と第２の層３を有している。
【００１４】 １番目の主表面４は、一方で、特に酸化物ベースの周縁フィルム７で被覆され
、中央の電極８で第１の層２とショットキー接合するように配置される。
【００１５】
【発明の実施の形態】
中央電極８は、装置の陽極を形成し、半導体とショットキータイプ接合を形成
する材料から作られる。この材料は、特にモリブデン、タングステン、プラチナ
、パラジウムまたは同等物から選択され、この材料は、金属合金（珪素化合物他
）でも良い。
【００１６】 この電極８は、周縁フィルム７と隣接するように配置され、半導体基板１の主
として中央領域で、第1の層２によりショットキー障壁を形成する。
【００１７】 ２番目の主表面５は、また、第２の層３とオーミック接触するように配置され
た２番目の電極６と協働する。金属から作られるこの電極６は、本発明の主題で
ある半導体装置の陰極を構成する。
【００１８】 本発明の他の特徴によると、１番目または２番目のタイプの第２の層３は、そ
の層に導入された不純物の量に関して、１番目または２番目のタイプの第１の層
に比べて、より多量にドープされる。
【００１９】 例えば、１番目のタイプの層に導入される不純物は、特に砒素または燐であり
、一方、２番目のタイプの層に導入される不純物は特にホウ素であることに注目
される。
【００２０】 本発明の主題である半導体装置の第２の好ましい実施例（図２及び８参照）に
よると、本発明は、第１の好ましい実施例において述べられた半導体装置１と構
造が同一である半導体基板を有し、また、本発明は、１番目のタイプ（Ｎ）また
は２番目のタイプ（Ｐ）の第１の層２において、それを取り囲む領域に、導電性
が反対のタイプの複数の半導体領域１０を含んでおり、複数の領域１０が、１番
目の主表面４と電極８から第１の層２の内側に向って伸びている点で、第１の実
施例と異なっている。
【００２１】 本発明の主題である半導体装置の３番目の好ましい実施例によると、本発明の
半導体装置は、より一般的な態様において、導電性の１番目または２番目のタイ
プの少なくとも１つの層２または３を含む半導体基板１を有し、そこでは、本発
明の１つの有利な特徴によれば、１番目または２番目のタイプの半導体基板１の
層２に、それらが配置されている半導体のタイプと反対のタイプの複数のアイラ
ンド９が組み込まれているかまたは含まれている。この様に、これらのアイラン
ド９は、１番目のタイプ（Ｎ）のアイランドでも、または２番目のタイプ（Ｐ）
のアイランドでもよい。これらのアイランド９は、少なくとも層２の厚さ方向に
、連続した層中に局在化したエピタキシー技術によって、高エネルギーイオンの
注入によって、あるいはフォトリソグラフィーマスク法（photolithography mas
k process）または標準的方法（酸化、熱拡散、低エネルギー・イオン注入）と
合体したＭＢＥ（molecule beam epitaxy；分子線エピタキシー）によって、離
れて間隔を有するベッド中に配置される。
【００２２】 本発明のもう一つの特徴によれば、これらのアイランド９は、様々な断面形状
（正方形、長方形、三角形、円形、六角形、八角形、またはより一般的な多角形
、他）が想定され、または、同種あるいは混合パターンのバンドの形で配置され
、選択的に、層状に互いに積層されるか、または任意に配置され、かくして、パ
ターンの形状に従って、積層された層の厚さ方向にカバー領域（covering zones
）を示すことができる。
【００２３】 アイランド９は、それらの特性方向（厚さ、長さ及び幅）の見地から、一直線
に並べられても並べられなくても、等距離であってもなくても、同種であっても
なくても良い。
【００２４】 １番目または２番目のタイプのアイランド９は、均一にも不均一にもドープさ
れることができる。即ち、このように、ドーピング勾配があってもよく、あるい
はこのドーピングがガウスの法則（Gaussian law）またはその他の分布形態に従
って分布されていても良い。
【００２５】 本発明の他の特徴によれば、アイランド９は、それらが多角形断面を有してい
るときには、角が丸みを帯びた幾何学的な形状を有していても良い。
【００２６】 一例証として、アイランド９の異なる形状と分布を示す図７を参照することが
できる。示されたアイランドは、ａのものは六角形、ｂは菱形、ｃとｉは四角形
、ｄとｇは円形、ｅは八角形及びｆは長方形であり、ｈは三角形である。
【００２７】 さらに、アイランド９は、例えば、その特性方向の一つにおいて、２〜１００
μm、また、例えば、その前記以外の特性方向においては、２〜１０μm、即ち、
実際には２つの特性方向の間で１対１０の比率で測定される。
【００２８】 さらに、ダイオード毎に、第１の層２中に、アイランド９の離れて間隔を有す
るＮベッドを設けるために、供給がなされてもよく、各ベッドは１〜５００のア
イランド９を有し、Ｎは１から５０に変化する。
【００２９】 １番目または2番目のタイプの半導体基板１の層２中に複数のドープされたア
イランド９を含むことは、反対の動作（オフ状態）において、アイランドの各々
に後者（ベッド）を分布するメカニズムにより、全電場の低下を可能とする。
【００３０】 そのような構造においては（図３参照）、電場は、アイランドの数だけ分割さ
れ、従って逆電圧安定性が増す。
【００３１】 定電圧安定性にとって、中にアイランドが組み込まれている層のドーピングは
、アイランドの数とともに増加する関数であることも示されている（図４参照）
。
【００３２】 動作中（オン状態）で且つ陽極と陰極間に電流を通過させるため、アイランド
９は、離れて間隔を有する格子（グリッド）の形で存在している（図５参照）。
図５は、本発明によるショットキーダイオードの断面を示しており、この図では
、１番目または2番目のタイプの半導体の層３が陰極とオーミック接触している
状態が示されており、１番目または２番目のタイプの半導体の他の層２が陽極と
ショットキー障壁を形成し、それには複数のアイランド９が含まれている。
【００３３】 これらのアイランド９は、特に１番目または２番目の半導体バンドにより構成
されているが、アイランドのタイプの選択は、アイランドが含まれている半導体
層のタイプのものとは反対のタイプである。
【００３４】 したがって、半導体基板中にアイランドを含むことは、連続的ではなく、した
がって、アイランド間にスペースが有り、そこを通って電流が陽極と陰極間を循
環することができる。
【００３５】 全体的に、導電領域のドーピングが標準の装置におけるものより高いことを考
慮すれば、抵抗率の低減があり、したがって、抵抗の低減があり、これにより電
圧降下がより少なくなる。一例証として、ダイポール（双極子）の逆電圧安定性
に関する図６に示すものが挙げられ、この図６は、アイランドが組み込まれてい
る層中に造られる直列抵抗の数値の漸進的変化を示している。この例では、ダイ
ポールは、ショットキーダイオードである。この図６から、アイランドの数が大
きくなればなるほど、抵抗は減じ、例えば、本発明のダイポール（特に、ショッ
トキーダイオード）は、アイランド９（Ｎ＝２０）で、６００ボルトのオーダー
の逆電圧安定性を有し、直列抵抗の、従って順方向電圧降下（forward voltage
drop）の動作値を示し、これは先行技術による１００ボルトの電圧安定性のショ
ットキーダイオードの動作値と同一である、と推論することができる。
【００３６】 複数の浮遊アイランドを含む、特にショットキーダイオードタイプのダイポー
ル用に先に考案された動作メカニズムは、これらのアイランドが、例えばＪＢＳ
ダイオードタイプのダイポール構造中に含まれるときは同一であり、そのような
ダイポール（図８参照）に対する、オン状態は勿論のことオフ状態での動作値は
、先行技術の同等の装置に見られるものと同一であるが、逆電圧安定性の数値は
、６００ボルトのオーダー（先行技術の装置では約１００乃至２００ボルト）で
、それは１０００ボルトに達することもある。
【００３７】 この新しい構造の半導体装置基板を使用する、考えられる主な用途は、特に電
流整流（交流／直流）の分野において、または、電力遮断機（パワーブレーカー
）（コイルまたはブリッジアーム、チョッパー、インバーター制御、他）として
作用する他の装置に一体的にまたは別々に設けられるフリーホイールダイオード
（free-wheel diode）としてである。
【００３８】
【発明の効果】
この装置は、特に照明（電子バラスト）の分野で発展させることができる。こ
の電子装置は、また、モーターの制御または自動車用電子機器（交流電源用の整
流器）または集積電源回路に組み込まれた装置に使用することもできる。
【００３９】 もちろん、本発明は先に述べた例に限定されるものではなく、むしろそれらの
全変形を包含する。
【図面の簡単な説明】
【図１】 ショットキーダイオードの構造を示す模式的断面図である。
【図２】 ＪＢＳ整流器タイプのダイオードの構造を示す模式的断面図である
。
【図３】 バルク浮遊アイランドを有する構造の一例としての電場の分布を示
す分布図である。
【図４】 本発明の半導体装置中に含まれるアイランドの数に関連した、ドー
ピングの大きさのオーダーの漸進的変化を示すグラフである。
【図５】 本発明のショットキーダイオードタイプの半導体装置を示す模式的
断面図である。
【図６】 異なる数の浮遊アイランドのベッドに対する逆電圧安定性に関連し
た、直列抵抗の大きさのオーダーの漸進的変化を示すグラフである。
【図７】 浮遊アイランドの幾つかの幾何学的形状を示す模式図である。
【図８】 ＪＢＳダイオードタイプの半導体装置を示す断面図である。
【符号の説明】
１…半導体基板（半導体装置） ２…第１の層 ３…第２の層 ４…１番目の主表面 ５…２番目の主表面 ６…２番目の電極 ７…周縁薄層 ８…１番目の電極 ９…アイランド １０…複数の領域
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ， ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，Ｇ Ｍ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ， ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ， ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，Ｂ Ｚ，ＣＡ，ＣＨ，ＣＮ，ＣＯ，ＣＲ，ＣＵ，ＣＺ，ＤＥ ，ＤＫ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ， ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，Ｉ Ｓ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ， ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，Ｐ Ｔ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＳ， ＵＺ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 モラーンチョ，フレデリック フランス国、エフ−31520 ラモンヴィー ユ サーンターンニュ、レジダーンス デ ュ ローラゲ ６ (72)発明者 セザック，ナタリー フランス国、エフ−31500 トゥールーズ、 リュ ド ラ プロヴィダーンス 148 (72)発明者 トランデューク，アーンリ フランス国、エフ−31450 ポンペルテュ ーザ、クロ デュ パーン ６ Ｆターム(参考） 4M104 BB06 BB07 BB16 BB18 BB19 BB24 CC01 CC03 DD16 FF32 GG03 HH20

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 ショットキーダイオードタイプの半導体装置であって、該装置
    は、基板に積層されたシングルタイプの導電性の第１（２）と第２（３）の半導
    体層から構成される前記基板を有し、第２の層（３）は第１の層（２）より多く
    ドープされており、前記基板は、１番目（８）と２番目（６）の電極と接触する
    １番目（４）と２番目（５）の主表面を有し、ショットキー障壁が、前記１番目
    の電極（８）と前記第１の層（２）との間に形成され、前記第１の層（２）と反
    対の導電タイプの複数のアイランド（９）が、前記層（２）の厚さ方向に、離れ
    て間隔を有するベッドの中に配置されることを特徴とする、ショットキーダイオ
    ードタイプの半導体装置。
  2. 【請求項２】 第１の層（２）中に、それらを囲む層（２）の部分のものと導
    電タイプが反対の複数の半導体領域（１０）を有し、複数の領域（１０）が主表
    面（４）及び電極（８）から層（２）の内側に向って伸びている、請求項１に記
    載の装置。
  3. 【請求項３】 アイランド（９）が様々な形状を有する、請求項１及び２のい
    ずれか１項に記載の装置。
  4. 【請求項４】 アイランド（９）が同種又は混合パターンのバンドの形で配置
    されており、選択的で互いに層状に積層されるか又は任意に配置され、その結果
    、パターンの形状に従って、積層された層の厚さ方向にカバー領域（covering a
    reas）を提供することができる、請求項１〜３のいずれか１項に記載の装置。
  5. 【請求項５】 アイランド（９）が一直線に配置されている、請求項１〜４の
    いずれか１項に記載の装置。
  6. 【請求項６】 アイランド（９）が一直線に配置されていない、請求項１〜４
    のいずれか１項に記載の装置。
  7. 【請求項７】 アイランド（９）が等距離にある、請求項１〜４のいずれか１
    項に記載の装置。
  8. 【請求項８】 アイランド（９）が等距離にない、請求項１〜４のいずれか１
    項に記載の装置。
  9. 【請求項９】 アイランド（９）が同種である、請求項１〜４のいずれか１項
    に記載の装置。
  10. 【請求項１０】 アイランド（９）が同種でない、請求項１〜４のいずれか１
    項に記載の装置。
  11. 【請求項１１】 アイランド（９）が均一のドーピングを示す、請求項１〜１
    ０のいずれか１項に記載の装置。
  12. 【請求項１２】 アイランド（９）が均一でないドーピングを示す、請求項１
    〜１０のいずれか１項に記載の装置。
  13. 【請求項１３】 アイランド（９）が丸みを帯びた角を有する幾何学的形状を
    有している、請求項１〜１２のいずれか１項に記載の装置。
  14. 【請求項１４】 第１の層（２）が、アイランド（９）の離れて間隔を有する
    ベッドＮを含み、各ベッドは１〜５００のアイランド（９）を有し、Ｎは１〜５
    ０に変化する、請求項１〜１３のいずれか１項に記載の装置。
  15. 【請求項１５】 １００〜１０００ボルト、好ましくは６００ボルトであるこ
    とが可能な逆電圧安定性を有する、請求項１〜１４のいずれか１項に記載の装置
    。
  16. 【請求項１６】 電流整流の分野で使用される、請求項１〜１５のいずれか１
    項に記載の装置の使用方法。
  17. 【請求項１７】 電力遮断機装置と一体的に又は別々に組み付けてフリーホイ
    ールダイオードとして使用される、請求項１〜１５のいずれか１項に記載の装置
    の使用方法。
  18. 【請求項１８】 照明の分野で使用される、請求項１〜１５のいずれか１項に
    記載の装置の使用方法。
  19. 【請求項１９】 モーターの制御または自動車用電子機器に使用される、請求
    項１〜１５のいずれか１項に記載の装置の使用方法。
JP2001574907A 2000-04-10 2001-04-10 ショットキーダイオードタイプの半導体装置及びその使用方法 Pending JP2003530700A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR00/04583 2000-04-10
FR0004583A FR2807569B1 (fr) 2000-04-10 2000-04-10 Perfectionnement apportes aux diodes schottky
PCT/FR2001/001101 WO2001078152A2 (fr) 2000-04-10 2001-04-10 Dispositif semi-conducteur du type diode schottky

Publications (1)

Publication Number Publication Date
JP2003530700A true JP2003530700A (ja) 2003-10-14

Family

ID=8849086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001574907A Pending JP2003530700A (ja) 2000-04-10 2001-04-10 ショットキーダイオードタイプの半導体装置及びその使用方法

Country Status (7)

Country Link
US (1) US20040046224A1 (ja)
EP (1) EP1273046A2 (ja)
JP (1) JP2003530700A (ja)
KR (1) KR20030011820A (ja)
AU (1) AU2001250477A1 (ja)
FR (1) FR2807569B1 (ja)
WO (1) WO2001078152A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311822A (ja) * 2007-07-23 2007-11-29 Toshiba Corp ショットキーバリヤダイオード
JP2019525457A (ja) * 2016-06-30 2019-09-05 ゼネラル・エレクトリック・カンパニイ 電荷平衡ｊｂｓダイオードのための活性領域設計

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1396030B1 (en) * 2001-04-11 2011-06-29 Silicon Semiconductor Corporation Vertical power semiconductor device and method of making the same
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7238976B1 (en) * 2004-06-15 2007-07-03 Qspeed Semiconductor Inc. Schottky barrier rectifier and method of manufacturing the same
US8004049B2 (en) 2004-08-31 2011-08-23 Freescale Semiconductor, Inc. Power semiconductor device
US7671439B2 (en) * 2005-02-11 2010-03-02 Alpha & Omega Semiconductor, Ltd. Junction barrier Schottky (JBS) with floating islands
US7737522B2 (en) * 2005-02-11 2010-06-15 Alpha & Omega Semiconductor, Ltd. Trench junction barrier controlled Schottky device with top and bottom doped regions for enhancing forward current in a vertical direction
DE102005046706B4 (de) 2005-09-29 2007-07-05 Siced Electronics Development Gmbh & Co. Kg JBS-SiC-Halbleiterbauelement
CN101361194B (zh) * 2005-12-27 2010-12-22 美商科斯德半导体股份有限公司 用于快速恢复整流器结构的装置及方法
US7633135B2 (en) * 2007-07-22 2009-12-15 Alpha & Omega Semiconductor, Ltd. Bottom anode Schottky diode structure and method
US7560355B2 (en) * 2006-10-24 2009-07-14 Vishay General Semiconductor Llc Semiconductor wafer suitable for forming a semiconductor junction diode device and method of forming same
DE102007009227B4 (de) * 2007-02-26 2009-01-02 Infineon Technologies Ag Halbleiterbauelement mit gleichrichtenden Übergängen sowie Herstellungsverfahren zur Herstellung desselben
US7750426B2 (en) * 2007-05-30 2010-07-06 Intersil Americas, Inc. Junction barrier Schottky diode with dual silicides
US8368166B2 (en) * 2007-05-30 2013-02-05 Intersil Americas Inc. Junction barrier Schottky diode
TW200847448A (en) * 2007-05-30 2008-12-01 Intersil Inc Junction barrier schottky diode
JP2009076866A (ja) * 2007-08-31 2009-04-09 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
US9102962B2 (en) * 2007-10-16 2015-08-11 Shiu Nan Chen Production method for solid cultured active mushroom mycelium and fruit-body metabolites (AMFM) products thereof
US8212327B2 (en) * 2008-03-06 2012-07-03 Sionyx, Inc. High fill-factor laser-treated semiconductor device on bulk material with single side contact scheme
US7851881B1 (en) * 2008-03-21 2010-12-14 Microsemi Corporation Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode
US8106487B2 (en) * 2008-12-23 2012-01-31 Pratt & Whitney Rocketdyne, Inc. Semiconductor device having an inorganic coating layer applied over a junction termination extension
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
WO2011160130A2 (en) 2010-06-18 2011-12-22 Sionyx, Inc High speed photosensitive devices and associated methods
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
US20130016203A1 (en) 2011-07-13 2013-01-17 Saylor Stephen D Biometric imaging devices and associated methods
US8362585B1 (en) 2011-07-15 2013-01-29 Alpha & Omega Semiconductor, Inc. Junction barrier Schottky diode with enforced upper contact structure and method for robust packaging
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
US9762830B2 (en) 2013-02-15 2017-09-12 Sionyx, Llc High dynamic range CMOS image sensor having anti-blooming properties and associated methods
WO2014151093A1 (en) 2013-03-15 2014-09-25 Sionyx, Inc. Three dimensional imaging utilizing stacked imager devices and associated methods
JP2014236171A (ja) * 2013-06-05 2014-12-15 ローム株式会社 半導体装置およびその製造方法
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
US9070790B2 (en) * 2013-08-29 2015-06-30 Infineon Technologies Ag Vertical semiconductor device and method of manufacturing thereof
CN116093164B (zh) * 2023-04-07 2023-07-11 深圳市晶扬电子有限公司 一种带有浮岛型保护环的高压肖特基二极管

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4837227B1 (ja) * 1968-12-20 1973-11-09
GB1558506A (en) * 1976-08-09 1980-01-03 Mullard Ltd Semiconductor devices having a rectifying metalto-semicondductor junction
JPH06275816A (ja) * 1993-03-18 1994-09-30 Shindengen Electric Mfg Co Ltd ショットキバリヤダイオ−ド
JP3983285B2 (ja) * 1994-12-20 2007-09-26 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴイ 供給電圧により負荷を動作させる回路
US6037632A (en) * 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
JPH10117003A (ja) * 1996-10-14 1998-05-06 Hitachi Ltd 定電圧ダイオード及びその製造方法
JP2002503401A (ja) * 1998-04-08 2002-01-29 シーメンス アクチエンゲゼルシヤフト プレーナ構造用の高耐圧コーナー部シール体
DE19943143B4 (de) * 1999-09-09 2008-04-24 Infineon Technologies Ag Halbleiterbauelement für hohe Sperrspannungen bei gleichzeitig niedrigem Einschaltwiderstand und Verfahren zu dessen Herstellung
DE10061528C1 (de) * 2000-12-11 2002-07-25 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311822A (ja) * 2007-07-23 2007-11-29 Toshiba Corp ショットキーバリヤダイオード
JP2019525457A (ja) * 2016-06-30 2019-09-05 ゼネラル・エレクトリック・カンパニイ 電荷平衡ｊｂｓダイオードのための活性領域設計
JP7206029B2 (ja) 2016-06-30 2023-01-17 ゼネラル・エレクトリック・カンパニイ 電荷平衡ｊｂｓダイオードのための活性領域設計

Also Published As

Publication number Publication date
FR2807569B1 (fr) 2004-08-27
US20040046224A1 (en) 2004-03-11
FR2807569A1 (fr) 2001-10-12
KR20030011820A (ko) 2003-02-11
EP1273046A2 (fr) 2003-01-08
WO2001078152A2 (fr) 2001-10-18
AU2001250477A1 (en) 2001-10-23
WO2001078152A3 (fr) 2002-02-07

Similar Documents

Publication Publication Date Title
JP2003530700A (ja) ショットキーダイオードタイプの半導体装置及びその使用方法
US6861723B2 (en) Schottky diode having overcurrent protection and low reverse current
DE69325608T2 (de) Halbleiterbauelement mit einem Schutzmittel
DE102017100109A1 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
US7498651B2 (en) Junction termination structures for wide-bandgap power devices
PL116562B1 (en) Semiconductor instrument
DE102015102129A1 (de) Halbleitervorrichtung und RC-IGBT mit direkt an eine Rückseitenelektrode angrenzenden Zonen
US8124981B2 (en) Rugged semiconductor device architecture
JP2003528471A (ja) 半導体装置
JP2003523086A (ja) 半導体デバイスおよび半導体デバイス用の材料を製造する方法
DE102014108279A1 (de) Halbleitervorrichtung mit rekombinationszentren und herstellungsverfahren
DE102012109902A1 (de) Leistungshalbleiterdiode, IGBT, und Verfahren für ihre Herstellung
DE102014101130A1 (de) Rückwärts sperrende Halbleitervorrichtung, Halbleitervorrichtung mit lokaler Emittereffizienzmodifikation und Methode zur Herstellung einer rückwärtssperrenden Halbleitervorrichtung
DE102016119799A1 (de) Integrierte schaltung, die einen vergrabenen hohlraum enthält, und herstellungsverfahren
EP0731985B1 (en) Improved mesh geometry for mos-gated semiconductor devices
JP3737524B2 (ja) 整流用半導体装置
DE102021123451A1 (de) Halbleitervorrichtung
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
JPH06105706B2 (ja) 半導体装置
JPS6059776A (ja) パワトランジスタ
JP2002505038A (ja) 半導体デバイスおよびその使用方法
US3860947A (en) Thyristor with gold doping profile
JP2577345B2 (ja) 半導体装置
DE4407279C1 (de) Halbleiterbauelement für den Überspannungsschutz von MOSFET und IGBT
EP0313000B1 (de) Verfahren zum Herstellen eines Bipolartransistors mit isolierter Gateelektrode