JPS6059776A - パワトランジスタ - Google Patents

パワトランジスタ

Info

Publication number
JPS6059776A
JPS6059776A JP59156472A JP15647284A JPS6059776A JP S6059776 A JPS6059776 A JP S6059776A JP 59156472 A JP59156472 A JP 59156472A JP 15647284 A JP15647284 A JP 15647284A JP S6059776 A JPS6059776 A JP S6059776A
Authority
JP
Japan
Prior art keywords
emitter
layer
power transistor
band
transistor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59156472A
Other languages
English (en)
Inventor
イエーネ、テイーハニー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Schuckertwerke AG
Siemens AG
Original Assignee
Siemens Schuckertwerke AG
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Schuckertwerke AG, Siemens AG filed Critical Siemens Schuckertwerke AG
Publication of JPS6059776A publication Critical patent/JPS6059776A/ja
Priority to US06/788,304 priority Critical patent/US4643120A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • H01L29/7304—Bipolar junction transistors structurally associated with other devices the device being a resistive element, e.g. ballasting resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0813—Non-interconnected multi-emitter structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、少なくとも一つのベース帯域、少なくとも一
つのコレクタ帯域およびそれぞれ抵抗を介して一つのエ
ミッタ電極と接続されている多数のエミッタ帯域を含む
半導体素体を有するパワトランジスタに関する。
〔従来技術とその問題点〕
パワトランジスタのオフの際に、トランジスタが許容安
全動作領域を超えて動作すると半導体素体の局部的溶融
とそれに伴うトランジスタの破壊に千ることかある。こ
の許容安全動作領域は、所定の時間に対して半導体素体
中に超過されてはならない最大の許容される特有のスイ
ッチング損失電力によって特色づけられている。その場
合最大許容電力は、それが半導体素体中でより長く熱に
変換されればされるほどそれだけ小さくなる。許容動作
領域を超過する際の局部的溶融の原因は、恐らくトラン
ジスタのオフの際に生じるエミッタの下を流れる逆電流
が阻止状態にあるエミッタ・ベースｐｎ接合を再びＩ１
１方向にバイアスし、その結果同時に上昇ずろベース・
コレクタ電圧において高い電流が流わることがあること
にある。この問題店に対して、従来はフィンガ状のエミ
ッタ帯域を持ち、それにおいてエミッタ帯域の下の横方
向抵抗がフィンガの小さい幅に対応して減少しているよ
うにパワトランジスタをイｊ４成していた。そのような
トランジスタの許容安全動作領域は、従って同じである
がまとまっている面積をもつトランジスタで側られたも
のよりは大ぎい。
この問題を克服するための他の公知の解決策は、パワト
ランジスタを１個の半導体素体中に集積された多数の部
分トランジスタに分けることにあり、その部分トランジ
スタは共通のエミッタ電極により安定化抵抗を介して接
続されている。そのようす解決策は、例えば雑誌［エレ
クトロニック・エンジニアリンク（Ｅｌｅｃｔｒｉｃ　
Ｅｎｇｉｎｅｅｒｉｎｇ　）　Ｊ１９８３年７月、７８
／７９頁、第１５図に示されている。
各部分トランジスタのエミッタ帯域は、すべてのトラン
ジスタに共通なベース帯域中に埋め込まれている。各部
分トランジスタの安定化抵抗は、エミッタ帯域に埋め込
まスジた通導Ｉｔ形の帯域によって形成される。それに
よって、たしかに安定化抵抗のベースや１′ｉ城との直
接の接触は避けられるが、エミッタ帯域の横方向の寸法
がそれによっである大ぎさを越えることができない。徒
って、エミ。
夕領域の下を横に流れる弦い１４元流がベース・エミッ
タｐｎ接合を正にバイアスし、ｐｎ接合が注入を始める
。
〔発明の目的〕
本発明は冒頭記載の種類のパワトランジスタを許容安全
動作領域がさらに大きく１よるように改良することを目
的とする。
〔発明の長点〕
本発明は、エミッタ帯域か条として形成され、各抵抗は
層の少なくとも−さｉ′Ｉ分からなり、この層は半導体
素体上に存在する絶＆／曽の上に配されて所属のエミッ
タ帯域に絶縁層中に設けられた少なくとも一つのコンタ
クトホールな通じて接触することを特徴とする。
〔発明の実施例〕
本光明イど第１　＋ｙ／Ｉないし第、４図（て１〕コし
て二、三の実施例を引用して詳細に説明する。
４１図に示すパワトランジスタは高くｎ形にドーピング
された基板１を有する。この上に、例えばエピタキシャ
ル析出によって設けられる弱くｎ形にドーピングされた
コレクタ帯域２が存在する。
コレクタ帯域の上にｐ形のベース帯域３が存在する。ベ
ース帯域３の中にエミッタ帯域４が平面状に埋め込まれ
ている。エミッタ帯域４は条状に形成され、すなわちそ
の幅がその長さより著しく小さい。条は例えばその幅よ
り１０倍長いのがよいが、長さの幅に対する比を１００
以上にすることもできる。エミッタ帯域を形成する条は
真直にされてもよく（第２図）、多角形、例えば快方形
（第３図）、六角形あるいは六角形を、あるいは円形断
面を有する環（第４図）をも形成することができる。多
角形も環も開いていても閉じていてもよい。エミッタ帯
域に対する望ましい実施形式は第４図に示す環である。
なぜなら、この場合周囲に沿って一様な電界分布が生ず
るからである。従って第１図に示す実施例を、以下Ｊｊ
、を状エミッタ帯域に対して述べる。
各環状エミッタ化域４は、その少なくとも一部分を前に
述べた部分ｌ・ランジスタに対する安定化抵抗を形成す
る層５によって翰われでいる。この層は、ドーピングさ
れた半導体１（傅であることが望ましいが、金属層であ
ってもよい。半導体１−５は、水平に引いた破線によっ
て区切られている絶縁層６の層部分の上に配されている
。各半導体層５は、上述の絶縁層６０層部分の中に設け
られた少なくとも一つのコンタクト窓を介してｉｙｒ属
のエミッタ帯域４と接続されている。しかし、その全周
でエミッタ帯域４と接触することもできる。半導体層５
全体はそれ自身エミッタｉｉ１極９と接ワ゛１．されて
いる。エミッタ電極９によって個々の部分トランジスタ
は互いに並列に接続される。部分トランジスタの間にベ
ースコンタクト帯域７はベース’：ｊｒ域３に埋め込ま
れている。それはベース帯域３より高いドーピングを有
する。ベースコンタクト帯域は、互いに並列に接続され
たベースコンタクト８と接触している。それはエミッタ
電極９の下にあるつながっている格子を形成することが
望ましい。基板１から形成されている半導体素体の他側
は、コレクタ電極１０を備えている。
条状エミッタ帯域４は非常に狭く保たれている。
その幅は５および１０μｍの間にあることか鼠ましい。
それに対して部分トランジスタもしくはエミッタ素子の
直径は例えば５０および１００μｍの間にあることがで
きる。安定化抵抗を形成する半導体層５は、実施例にお
いては０２および１μｍの間の厚ｇを有−ｉるｎ形の多
結晶シリコンからなる。多結晶シリコンのシート抵抗は
１００および工５０ｒ）Ａ３の間にあり、約５０ル勺の
値が望ましい。半導体層５は、それが正の抵抗温度係数
を示すほど高くドーピングされることが有効である。従
って抵抗は、場合によっては始まるトランジスタ素子の
過負荷の際にベース電流が減少し、それによって少ない
エミッタ′覗流が流される負帰還が起こるように高めら
れる。
半導体層５は、他の半導体材料９例えばダルマニウム＋
　Ａ３Ｂ５　化合物などからなってもよい。多結晶シリ
コンからなる半導体層５は、半導体層が環状エミッタ帯
域４の縁から張り出してそこで突出部１１を形成するな
らば、ベースコンタクト帯域７に対する注入マスクどし
て有利に用いられる。
ベースコンタクト帯域７は、そのとぎ簡単なやり方で１
例えば硼素イオンの注入によって生成できる。０．１お
よび１．５μｍの１ｂ１の深さを持つベースコンタクト
帯域の生成のためには、ドーズ最は０．１１よいし１０
・１０ＡＪ、ニロイ・ルギーは１０ないし２００ｋａＶ
である。
エミッタ帯域４は、ベース帯域３の上に先ず水平の破線
まで絶縁層６が設けられるならば、特に好都合に作成で
きる。それから、エミッタ帯域４が存在すべき部位にエ
ミッタ帯域４の表面からコンタクトホールをエツチング
で作る。つづいて生成されるべきエミッタ帯域のドーピ
ングより高くドーピングされた多結晶シリコン層を析出
させる。
半導体層５はそれからエミッタ帯域４のためのドーピン
グ源として役立ち、その場合普通の熱処理の間にドーピ
ング元素原子は半導体ｊ♂５がら上述のコンタクト窓の
領域においてベース帯域３の中ＦＣ，９・りえば０５な
（・し３μｍ拡散する。
廊縁層６の七、すなわら半導体素体の外の半導体層５の
位置によって、エミッタ帯域を非常に狭く形成すること
が町ｈｉ式である。その上半導体層４の抵抗を均一にす
ることが可能であり、そのことは半導体１？ｆｌ　５の
抵抗が小さすぎなげればならぬときには、例えばこの半
導体層に設けられる穴」２によって行われる。半導体紫
体の＋ｉ、’、ｊ＋　Ｊｐ゛＜のドーピングは相補的で
あってもよい。半導体層５は、それがエミッタ帯域（（
対するドーピング元素圀として役立たねばならぬときに
、例えば＆ｆｔｌ素によってドーピングされる。
エミッタ領域を第２図に示す条によって形成されるなら
ば、二つの隣接する糸がそれぞれ唯一の層５によって接
触されるのが有効である。この場合層５はそのとき両売
の間に位置するベース帯域３０面の少なくとも一部分を
覆う。
〔発明の効果〕
不発明はパワトランジスタを、ぞ＋ｔそハ半剪（Ｈｙ素
体上の絶縁１？ｆの上に設し一］ゴ）才ｌた安り↓二化
抵１うＬを介して並列に接紐される非′吊′むて侠（・
エミッタ帯域をもつ多数の微小部分トランジスタが良・
（：・冑衣−４−るもので、これによってパワトランジ
スタのスイッチング・オフ時におきる二次破たｔを防き
、Ｉ、自答安全動作領域を太きくすることができる。さ
らシこ２′、定住抵抗は、例えばドーピングされた多結
晶シリコンから形成され、ベースコンタクｌ□　％’　
Ｊ′４Ｊ’ｔ、にズ＝Ｊスフ）イオン注入マスクとして
、あるいはエミッタ帯域のドーピング源として利用ずろ
ことができ′る。
【図面の簡単な説明】
第１図は特徴的な実施例の断面し１、第２図は本発明に
よるパワトランジスタのエミッタ帯域の第一実施例の平
面図、第３１はエミッタ’：：’ｊ域の第二実施例の平
面図、第４図はエミック帝」νの第一二実施例の平面図
である。 １・・・ｎ形半導体基板、２　コレクク帯域、４・・・
エミッタ帯域、５−・安定化抵抗層、６・絶縁層、７・
・・ベースコンタクト帯域。

Claims (1)

  1. 【特許請求の範囲】 １）少なくとも一つのベース帯域、少なくとも一つのコ
    レクタ帯域およびそれぞれ抵抗を介して一つのエミッタ
    電極と接続されている多数のエミッタ帯域を含む半導体
    素体を有するものにおいて、エミッタ帯域が条として形
    成され、各抵抗は層の少なくとも一部分からなり、該層
    は半導体上に存在する絶縁層の上に配されて所属のエミ
    ッタ帯域に絶縁層中に設けられた少なくとも一つのコン
    タクトホールな通じて接触することを特徴とするパワト
    ランジスタ。 ２、特許請求の範囲第１項記載のトランジスタにおいて
    、エミッタ帯域がそれぞれ真直な条として形成されたこ
    とを特徴とするパワトランジスタ。 ３）特許請求の範囲第１項記載のトランジスタにおいて
    、エミッタ帯域がそれぞれ環の形の条によって形成され
    たことを特徴とするパワトランジスタ。 ４）特許請求の範囲第１項記載のトランジスタにおいて
    、エミッタ帯域がそれぞれ多角形の形の条によって形成
    されたことを特徴とするパワトランジスタ。 ５）特許請求の範囲第３項記載のトランジスタにおいて
    、層が環の内側にある半導体素体の面の少なくとも一部
    分を僚うことを特徴とするパワトランジスタ。 ６）特許請求の範囲第４項記載のトランジスタにおいて
    、層が多角形の内側にある半導体素体の面の少なくとも
    一部分を榎うことを特徴とするパフトランジスタ。 ７）特許請求の範囲第２項記載のトランジスタにおいて
    、二つの条がそれぞれ層によって接触され、層が両売の
    間にある半導体素体の面の少なくとも一部分を梳うこと
    を特徴とするパワトランジスタ。 ８）特許請求の範囲第１項ないし第７項のいずれかに記
    載のトランジスタにおいて、層がドーピングされた半導
    体材料からなることを特徴とするパワトランジスタ。 ９）イー５−許請求σ）範１ｉＣ第８項記載のトランジ
    スタにおいて、半ξノ・体月料が多結晶シリコンでル、
    ることな！珀−似とするパワトランジスタ。 １０）特Ｗｆ　請求の範囲第１項ないし第９項のいずれ
    かに記ｉ：λのトランジスタにおいて、ベース帯域中に
    ベース帯域より高いドーピングを有するベースコンタク
    トラミｊ域が埋め込まれたことを特徴とするパワトラン
    ジスタ。 １１）特許請求の範囲第９項または第１０′ＪＡに記載
    のトランジスタにおいて、ベースコンタクト帯域極がそ
    れぞれ二つのエミッタ帯域の間に配され、層がエミッタ
    帯域がら沫り出し、かつベースコンタクト帯域に対する
    注入マスクとして役立つことを特徴とするパワトランジ
    スタ。 １２、特許請求の範囲２ｇ８項ないし第１１項のいずれ
    かｉｃ記載のトランジスタにおいて、半導体層がそれと
    接触するエミッタ帯域より高くドーピングさｉＬ、かつ
    該エミッタ帯域に対するドーピング源とシテ役立つこと
    を特徴とするパワトランジスタ。
JP59156472A 1983-08-12 1984-07-26 パワトランジスタ Pending JPS6059776A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US06/788,304 US4643120A (en) 1984-07-26 1985-10-17 Zigzag sewing machine

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19833329241 DE3329241A1 (de) 1983-08-12 1983-08-12 Leistungstransistor
DE3329241.8 1983-08-12

Publications (1)

Publication Number Publication Date
JPS6059776A true JPS6059776A (ja) 1985-04-06

Family

ID=6206457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59156472A Pending JPS6059776A (ja) 1983-08-12 1984-07-26 パワトランジスタ

Country Status (4)

Country Link
US (1) US4626886A (ja)
EP (1) EP0141075B1 (ja)
JP (1) JPS6059776A (ja)
DE (2) DE3329241A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3573357D1 (en) * 1984-12-27 1989-11-02 Siemens Ag Semiconductor power switch
FR2581481B1 (fr) * 1985-05-03 1988-04-29 Radiotechnique Compelec Transistor hyperfrequences et son procede de fabrication
EP0220469B1 (de) * 1985-10-15 1989-12-06 Siemens Aktiengesellschaft Leistungsthyristor
JPS62229975A (ja) * 1986-03-31 1987-10-08 Toshiba Corp 電力用トランジスタ
JPS63136668A (ja) * 1986-11-28 1988-06-08 Fuji Electric Co Ltd 半導体装置の製造方法
US5298785A (en) * 1987-05-15 1994-03-29 Fuji Electric Co., Ltd. Semiconductor device
FR2615326B1 (fr) * 1987-05-15 1990-08-31 Fuji Electric Co Ltd Dispositif a semi-conducteurs du type multi-emetteur
GB2211988B (en) * 1987-11-03 1992-04-01 Stc Plc Current matching of bipolar transistors
IT1230895B (it) * 1989-06-22 1991-11-08 Sgs Thomson Microelectronics Transistore di potenza integrabile con ottimizzazione dei fenomeni di rottura secondaria diretta.
DE3926886C2 (de) * 1989-08-16 1999-10-21 Bosch Gmbh Robert In Planartechnologie erstellter Großchip mit Schalttransistoren
JPH03238871A (ja) * 1990-02-15 1991-10-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
EP0592157B1 (en) * 1992-10-08 1998-11-25 STMicroelectronics, Inc. Integrated thin film approach to achieve high ballast levels for overlay structures
US6064109A (en) * 1992-10-08 2000-05-16 Sgs-Thomson Microelectronics, Inc. Ballast resistance for producing varied emitter current flow along the emitter's injecting edge
US5374844A (en) * 1993-03-25 1994-12-20 Micrel, Inc. Bipolar transistor structure using ballast resistor
FR2723663B1 (fr) * 1994-08-10 1996-10-31 Motorola Semiconducteurs Dispositifs fusibles a semiconducteur
GB9921071D0 (en) * 1999-09-08 1999-11-10 Univ Montfort Insulated base transistor
JP2006332117A (ja) * 2005-05-23 2006-12-07 Sharp Corp トランジスタ構造および電子機器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5397379A (en) * 1977-02-07 1978-08-25 Fujitsu Ltd Transistor
JPS5577171A (en) * 1978-12-05 1980-06-10 Toshiba Corp Transistor

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3462658A (en) * 1965-10-12 1969-08-19 Bendix Corp Multi-emitter semiconductor device
FR1527430A (fr) * 1966-06-15 1968-05-31 Itt Structure d'émetteur pour transistor de puissance
NL164703C (nl) * 1968-06-21 1981-01-15 Philips Nv Halfgeleiderinrichting, voorzien van een contact met ten minste twee gedeelten en een voor deze gedeelten gemeenschappelijk gedeelte, waarbij in elk der ver- bindingswegen tussen de gedeelten en het gemeenschappe- lijke gedeelte een serieweerstand is opgenomen.
US3943546A (en) * 1968-08-01 1976-03-09 Telefunken Patentverwertungsgesellschaft M.B.H. Transistor
US3868720A (en) * 1973-12-17 1975-02-25 Westinghouse Electric Corp High frequency bipolar transistor with integral thermally compensated degenerative feedback resistance
US4017882A (en) * 1975-12-15 1977-04-12 Rca Corporation Transistor having integrated protection
US4411708A (en) * 1980-08-25 1983-10-25 Trw Inc. Method of making precision doped polysilicon vertical ballast resistors by multiple implantations
DE3035462A1 (de) * 1980-09-19 1982-05-13 Siemens AG, 1000 Berlin und 8000 München Halbleiterelement

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5397379A (en) * 1977-02-07 1978-08-25 Fujitsu Ltd Transistor
JPS5577171A (en) * 1978-12-05 1980-06-10 Toshiba Corp Transistor

Also Published As

Publication number Publication date
US4626886A (en) 1986-12-02
DE3468593D1 (en) 1988-02-11
EP0141075B1 (de) 1988-01-07
EP0141075A1 (de) 1985-05-15
DE3329241A1 (de) 1985-02-21

Similar Documents

Publication Publication Date Title
JPS6059776A (ja) パワトランジスタ
US4145703A (en) High power MOS device and fabrication method therefor
JPS595673A (ja) 横型双方向性ノツチｆｅｔ
US4398339A (en) Fabrication method for high power MOS device
US7129144B2 (en) Overvoltage protection device and manufacturing process for the same
GB2144267A (en) Improvements in or relating to semiconductor overvoltage suppressors
JP3983285B2 (ja) 供給電圧により負荷を動作させる回路
JPS60176271A (ja) 電界効果形トランジスタ
JPH0332234B2 (ja)
JPS62189759A (ja) 電流制限式絶縁ゲ−ト半導体装置
US4177477A (en) Semiconductor switching device
JPH02154469A (ja) 縦形電界効果トランジスタ
US3465214A (en) High-current integrated-circuit power transistor
JPS63124580A (ja) 高耐圧ｐｎ接合構造及びその形成方法
DE1764023A1 (de) Halbleiterbauelement mit verbesserter Durchbruchsspannung
TW457598B (en) Discrete schottky diode device with reduced leakage current
JPS59158561A (ja) アバランシエにより過電圧から自己保護するサイリスタおよびその製造方法
JPS6153877B2 (ja)
US5998855A (en) Bipolar power transistor with buried base and interdigitated geometry
US5444292A (en) Integrated thin film approach to achieve high ballast levels for overlay structures
JP2000188406A (ja) 炭化けい素ショットキーバリアダイオードおよびその製造方法
US3286137A (en) Semi-conductor rectifier arrangement having self-protection against overvoltage
JPH0133951B2 (ja)
TW448581B (en) Fabrication of conductivity enhanced MOS-gated semiconductor devices
JPH02202063A (ja) 半導体装置