JPS62189759A - 電流制限式絶縁ゲ−ト半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は一般に半導体装置に関するものであり、更に詳
しくは絶縁ゲート半導体装置の構造に関するものである
。

発明の背景 絶縁ゲート半導体装置（ＩＧＤ）の中で、絶縁ゲート・
トランジスタ（ＩＧＴ）はゲート電極に低いバイアス電
圧を印加することにより大きな装置電流を制御すること
ができる装置である。このゲート制御特性により、ＩＧ
Ｔは電力制御や電流スイッチングの用途に特に有用とな
る。通常のＩＧＴは半導体基板またはウェーハに作られ
た複数の小さな並列接続されたセルで構成される。各セ
ルは導電型が交互になっている順次隣接したコレクタ領
域、ドリフト領域、ベース領域およびエミッタ領域を有
する。

ゲート電極は、複数の接触窓を含む絶縁領域によって半
導体基板から絶縁されて隔たっている。

各接触窓はそれぞれ１つのセルの上に設けられて、その
中心がセルの中心にあって、隣接したエミッタおよびベ
ース領域の表面を露出させる。コレクタ電極とエミッタ
電極はそれぞれ各セルの対向した両端に接続されて、セ
ルに流れる電流を導く装置電流の大きさはゲート制御回
路からゲート電極に印加されるバイアス電圧の大きさに
よって制御される。典型的なコレクタ電極は１つの分布
したコレクタ領域と連続的にオーミック接触した導電層
で構成することができる。コレクタ領域はつ工−ハ内の
すべてのセルによって共有される。これに対して、典型
的なエミッタ電極は各接触窓内の露出したエミッタ領域
およびベース領域の表面部分でのみ各セルとオーミック
接触する導電層で構成される。

従来の装置では、典型的には、複数の互いに間隔を置い
て配置された小さな正方形、長方形または円形の接触窓
が作られ、各々の接触窓は同様な司法および形状を持つ
セルを露出させる。このような各セルは中央のベース部
分を囲むセル・エミッタ領域を有し、このエミッタ領域
の表面はセルの接触窓の周縁に沿って連続的に配置され
ている。

ゲート電極の下にあってベース領域表面に隣接するベー
ス領域の部分はゲート電極に適当なバイアス電圧を印加
したときに電流導通チャンネルを形成する。電流はコレ
クタ電極からコレクタ領域およびドリフト領域を通った
後、エミッタ・ベース接合を横切るチャンネルを通り、
次いでエミッタ領域を通ってエミッタ電極に入る。各チ
ャンネルおよび各エミッタ領域の形状は、トロイド軸線
に対して直角な平面の交差によって形成されるトロイド
の半分の形状に近い。トロイドが円形、正方形または長
方形のいずれであるかに応じて、同様の形状の接触窓が
設けられ、交差平面によって境界を定められる。

ゲート・バイアス電圧は交差平面から測ったチャンネル
の深さを制御する。特定のセルにおけるチャンネルが導
通させることのできる最大電流は電流を流すのに利用で
きるチャンネルの断面積に比例する。この断面積の限界
はチャンネルからエミッタ領域に電流を流すために利用
できるエミッタ・ベース接合の幅である。チャンネルか
らエミッタ領域に向う電流に垂直なエミッタ・ベース接
合の幅がセルのゲート周縁を定める。

条件によっては、ＩＧＴのターンオンの間またはＩＧＴ
の動作中、ＩＧＴによって駆動されている負荷が短絡さ
れることがある。これらの条件下では、ＩＧＴが最大線
路電圧と高電流に同時にさらされ、その結果この装置が
破壊することがある。

短絡に関連するもう１つの問題はＩＧＴのラッチアップ
であり、ラッチアップが生じるとゲート制御を行うこと
ができなくなる。これは装置電流がある閾値を超えたと
き生じ得る。しかし、高電流と高電圧が同時に存在して
検知される程長く、たとえば約゛１０マイクロ秒の間続
いてもＩＧＴが耐えることができ、そしてこの時間の間
ＩＧＴがラッチアップしない場合には、ゲート制御回路
は装置をターンオフすることができる。

ＩＧＴの動作に関連する更にもう１つの問題はその動作
電流に於ける装置両端間の順方向電圧降下である。順方
向電圧降下が高いと、装置の電力消費と装置の温度上昇
の問題が生じ、装置の動作に悪影響を及ぼすことがある
。

発明の目的 したがって本発明の主要な目的は上記の問題や欠点のな
い新しい改良された絶縁ゲート半導体装置を提供するこ
とである。

本発明のもう１つの目的は短絡負荷状態に耐え得る絶縁
ゲート半導体装置を提供することである。

本発明の更にもう１つの目的は短絡状態での最大装置電
流が装置のラッチアップ・レベルに達しないようにした
絶縁ゲート半導体装置を提供することである。

本発明の更にもう１つの目的は動作電流レベルに於ける
順方向電圧降下が比較的低い絶縁ゲート半導体装置を提
供することである。

発明の要約 本発明の上記の目的および他の目的は複数のセルをそな
え電流制限式絶縁ゲート・トランジスタ（ＩＧＴ）を含
む新しい改良された絶縁ゲート半導体装置（ＩＧＤ）を
使うことによって達成される。本発明では、各セルのゲ
ート周縁と個々のセル相互の間の間隔を予め選定された
大きさまで短縮する。通常値からこのように短縮するこ
とによって得られる特性は別々に、また組み合わさって
、装置電流の大きさを制限し、したがって負荷短絡の際
に装置の破壊を防止する。

本発明の好ましい実施例によれば、１つの半導体チップ
にＩＧＴが作られ、各セルのラッチアップを最も起し易
い部分からエミッタの形成を除外する。長方形セルの場
合は、これはエミッタ領域のかどの形成を阻止すること
を含む。更に、このような装置における従来の典型的な
セルに比べて、各セルはより小さな寸法にするとともに
、セル間の間隔をより密にする。セルを作る際にエミッ
タの形成を阻止することにより、各セルには互いに隔た
った複数のエミッタ領域が設けられる。このようなエミ
ッタ領域はそれぞれセルのベース領域と協同して別々の
エミッタ・ベース接合を形成する。これに対して、従来
の装置では接触窓の周縁に沿って連続的な１つのエミッ
タ領域が配置されている。したがって、別々のエミッタ
・ベース接合の形成によってセルのゲート周縁が小さく
なる。

動作については、各セルのゲート周縁を小さくしたこと
とセル間隔を狭くしたことの協同効果によって、最大装
置電流がラッチアップ電流レベルに達することが防止さ
れる。更に、各セルの寸法が比較的小さいため、動作電
流レベルに於けるＩＧＴの順方向電圧降下が小さくなる
。

本発明の上記の目的および他の目的ならびに本発明の特
徴および利点は図面を参照した以下の説明によって一層
よく理解されよう。

発明の詳細な説明 第１図は従来のＩＧＴＩＯの一部を示す。このＩＧＴＩ
Ｏは互いに対向する主表面１４および１６をそなえたシ
リコン半導体基板またはウェーハ１２に形成され、全体
的にそれぞれ１８および２０で表わされたほぼ同一のセ
ルを含んでいる。各セル１８．２０は主表面１４に対し
て直角な方向に配置されており、その構成領域として以
下の順序で、Ｐ＋コレクタ領域２４の一部、Ｎドリフト
領域２６の隣接部分、主表面１４からドリフト領域２６
の中に伸びてドリフト領域２６との間にベース・ドリフ
ト接合２７を形成するＰベース領域２８、ならびに主表
面１４からベース領域２８の中に伸びてベース領域２８
との間にエミッタ・ベース接合２９を形成する連続的な
Ｎ＋エミッタ領域３０を含む。ここで用いている「＋」
および「−」という記号は相対的なドーパント濃度を表
わす。

従来の装置の連続的なエミッタ領域のこの連続性が第２
図に最も良く示されている。各セルのベース領域２８は
中央のＰ＋部分２８ａを含み、その表面２８ｂは主表面
１４の所にある。この中央ベース部分２８ａはＮドリフ
ト領域２６の中に深く伸びている。図示のようにエミッ
タ領域表面３０ａは主表面１４に於いて中央ベース部分
表面２８ｂを完全に取り囲んでいて、ベース領域を２つ
の部分に分離する。

再び第１図について説明すると、好ましくは金属で構成
されるコレクタ電極３１が主表面１６に於いてコレクタ
領域２４とオーミック接触するように配置されている。

ゲート構造３２はゲート電極を含み、このゲート電極は
、主表面１４の上に設けられて周囲の絶縁領域によって
主表面１４から絶縁されて隔たっている分布した導電層
として形成される。このゲート電極の各部分は第１図で
３４ａ乃至３４ｃで表わされ、絶縁領域の各部分は３６
ａ乃至３６ｃで表わされている。ゲート電極はポリシリ
コン材で構成することが好ましく、絶縁領域は二酸化シ
リコンで構成することが好ましい。ゲート電極は装置電
流制御のためにゲート・バイアス電圧を印加するゲート
制御回路に電気的に接続されている。

ゲート構造３２は更に隣接した絶縁領域部分の縁の間に
限定された複数の接触窓を含んでいる。

第１図では、接触窓３８および４０がそれぞれセル１８
および２０の上にあり、各セルの中心はそれに対応する
接触窓の中心にある。したがって、接触窓４０は、主表
面１４のうち、エミッタ領域３０の表面３０ａの一部お
よび中央ベース部分２８ａの表面２８ｂを含む領域を露
出させる。同様に、セル１８の上にある接触窓３８はセ
ル１８の対応する表面を露出させる。これらの表面の形
状は第２図に最も良く示されている。

分布したエミッタ電極４４は金属層で構成することが好
ましいが、これは絶縁領域部分３６ａ乃至３６ｃの上に
重なっていて、エミッタ領域とオーミック接触するとと
もに、各接触窓内に露出した特定のセルのベース領域表
面の一部とオーミック接触する。たとえばセル２０では
、エミッタ電極４４は接触窓４０を占め、露出した主表
面１４とオーミック接触する。この場合、前述の通り、
露出した主表面１４はエミッタ領域表面３０ａの一部と
中央ベース部分表面２８ｂを含んでいる。

エミッタ電極４４はセル１８の露出したベース領域表面
およびエミッタ領域表面とそれぞれ接触する。

ＩＧＴ構造中のセル１８．２０等のセルを作るには、典
型的には、ドリフト領域２６およびコレクタ領域２４を
予め形成したウェーハ１２の表面１４の上にまずゲート
構造３２を形成する。次に、窒化シリコン層中に設けた
第１組の窓を通して主表面１４の中に深くＰ＋拡散を行
うことによって、中央ベース部分２８ａを形成する。こ
のようにして各中央ベース部分２８ａは主表面からドリ
フト領域の中に伸びる。ニーで、少なくともいくつかの
酸化物層および窒化シリコン層はある製造工程の間だけ
存在し、後で除去されることが理解されよう。次に、厚
い酸化物層を第１組の窓の上に成長させる。

次に、それぞれ中央ベース部分を囲む第２組の窓があけ
られる。第２組の窓を通してドリフト領域２６の中に浅
いＰ拡散を行うことによって、各セルのベース領域の残
りの部分が形成される。また第２組の窓を通してベース
領域の中に浅いＮ＋拡散を行うことによって、エミッタ
領域３０を形成する。このようにして各エミッタ領域は
主表面１４からベース領域２８の中に伸び、各エミッタ
領域表面３０ａは中央ベース部分表面２８ｂを取り囲む
。製造工程の上記の説明から明らかなように、セルのベ
ース領域およびエミッタ領域の寸法と形状、ならびにそ
の上の接触窓により露出したそれぞれの表面の寸法と形
状は、製造中に選択して制御することができる。

ＩＧＴＩＯの動作は、同様に動作する各セルを代表する
第１図のセル２０の説明から明らかとなろう。順方向導
通モードの動作を開始するため、適当なバイアス電圧が
分布したゲート電極３４に印加される。このバイアス電
圧が閾値レベルを超えたとき、ベース領域２８に電界が
設定され、これによりベース領域にＮ導電型チャンネル
が誘起される（その２つの部分を２８ｃで示す）。主表
面１４から測ったチャンネルの深さは印加されたゲート
ψバイアス電圧によって制御される。図示のように、チ
ャンネル部分２８ｃは主表面１４に隣接して、ゲート電
極部分３４ｂおよび３４ｃの下に位置する。前に述べた
ように、各チャンネルおよび各エミッタ領域の形状はト
ロイド軸線に対して直角な平面の交差によって形成され
るトロイドの半分に近い形状を有する。したがって、接
触窓の形状は主表面１４に於けるトロイド表面の形状と
同様な形状、すなわち長方形、正方形または円形になる
。同様にコレクタ電極３１がエミッタ電極４４に対して
正電位にバイアスされる。このため、チャンネル部分２
８ｃを通る矢印４６で表わした径路に沿ってこれら両電
極の間に装置電流の径路が作られる。

第２図はＩＧＴＩＯのセル２０の平面図であり、主表面
１４に於けるセル２０の詳細を示すためエミッタ電極４
４とゲート構造３２が除かれている。

ベース領域２８はベース・ドリフト接合２７を境界とし
、ドリフト領域２６によって囲まれたほぼ長方形の表面
を有することがわかる。露出した表面形状を示すために
斜線を施したエミッタ領域３０もほぼ長方形の形状を有
し、その中央に位置する開口はベース・エミッタ接合２
９の内側の縁２９ａによって限定されていることがわか
る。このように形成された開口はベース領域２８の中央
ベース部分表面２８ｂを露出させる。破線で表わした長
方形の接触窓４０は、第１図に示すエミッタ電極４４と
接触させるため、中央ベース部分表面２８ｂおよびエミ
ッタ領域３０の表面３０ａの一部を露出させる。

エミッタ領域３０は更にエミッタ・ベース接合２９の外
側の縁２９ｂを境界とし、ベース領域２８によって囲ま
れている。ベース・ドリフト接合２７の隣接部分に平行
な外側の縁２９ｂの部分の幅がゲート周縁の大きさを定
める。これは、第２図のセルの場合は、外側の縁２９ｂ
全体である。

ゲート周縁とチャンネル深さによって、チャンネルを通
る電流の流れに利用できる断面積が決定される。主とし
て装置のターンオフの際に生じる「電流集中」として知
られている現象により、正方形または長方形の各セルの
最も弱い部分、すなわちセルのラッチアップが最初に生
じる部分はベース・エミッタ接合のかど４１である。第
１図および第２図に示す形式の従来の装置では、このか
どによりラッチアップが生じるしきい値電圧ｖｔｌ。

が下るという望ましくない影響が生じる。一旦ラッチア
ップが生じると、装置電流はもはやゲート・バイアス電
圧によって制御できず、装置は実質的にサイリスクのよ
うに動作する。

第３図および第４図は本発明に従って作られたＩＧＴの
一部分を示す。図示するように、各セルにおけるベース
・エミッタ接合のかどが除かれており、中央ベース領域
のかどに隣接するエミッタ領域はない。第３図は対向す
る主表面１１４および１１６をそなえたウェーハ１１２
を含むＩＧＴｌｌｏの一部分を示す。一対のセル１１８
および１２０が示されているが、セル１１８は一部を切
り取って示しである。セル１１８は順に、Ｐ＋コレクタ
領域１２４、隣接するＮドリフト領域１２６、主表面１
１４からドリフト領域１２６の中に伸びるＰベース領域
１２８、および主表面１１４からベース領域１２８の中
に伸びる４つの互いに隔たった別個のＮ十エミッタ領域
１３０を含む。

これらの４つのＮ＋エミッタ領域１３０は第４図に最も
良く示されている。各セルのベース領域はドリフト領域
１２６の中に深く伸びる中央Ｐ＋部分１２８ａを含む。

コレクタ電極１３１は主表面１１６に於いてコレクタ領
域１２４とオーミック接触するように配置されている。

ゲート構造１３２はウエーノ１主表面１１４の上に設け
られている。ゲート構造はゲート電極１３４を含み、ゲ
ート電極１３４は主表面１１４の上に設けられて周囲の
絶縁領域１３６によって主表面１１４から絶縁されて隔
たった分布した導電層の形をとっている。ゲート構造１
３２は絶縁領域１３６の縁によって複数の接触窓を限定
するように構成されていて、各セルは各接触窓の下にあ
って、セルの中心は接触窓の中心と整合している。各接
触窓は中央ベース部分表面１２８ｂを露出させるととも
に、各エミッタ領域１３０の表面部分１３０ａおよび接
触窓のかどにあるＰ型のベース領域の表面部分１２８ｄ
を露出させる。ベース領域１２８はベース・ドリフト接
合１２７を境界としている。

これらの表面形状は第４図の平面図に最も良く示されて
いる。第４図では１つのセルを示すためゲート構造１３
２は取り除いである。破線で囲んだ接触窓１３８は露出
した表面を囲んでいることがわかる。各エミッタ領域表
面１３０ａの３辺はエミッタφベース接合１２９の外側
の縁１２９ｂを境界とし、第４の辺は内側の縁１２９ａ
を境界としている。ベース・ドリフト接合１２７と隣り
合う外側の縁１２９ｂの各部分の４個のエミッタ領域１
３０に対する幅の合計が、そのセルに対するゲート周縁
を構成する。したがって、本発明による各セルのゲート
周縁は従来技術のセルに比べて小さくなる。この特徴に
より、各セルに対する最大電流は選定されたレベルすな
わちラッチアップ電流レベルより低くなる。

従来のセルの場合のような１つのエミッタ領域のかわり
に、本発明では各セルに多数の個別のエミッタ領域が設
けられる。これらの個別のエミッタ領域を用いた場合の
電流に対する断面積の合計は、従来のセルのように１つ
のエミッタ領域を用いた場合に比べて小さくなる。個別
のエミッタ領域を設けるため、セル製造プロセスに余分
のマスキング工程を設けて、たとえばエミッタ領域の形
成中に接触窓のかどに於けるＮ＋拡散を阻止する。

このような工程により、前述したように各セルに４個の
個別のエミッタ領域が形成される。

本発明のＩＧＴの動作は、前述の従来のＩＧＴの動作に
類似しているが、相違点はゲート電極１３４にバイアス
電圧を印加することにより各セルに４個のチャンネル１
２８Ｃが形成されることである。セルのかどにエミッタ
領域がないため各セルのゲート周縁が小さくなるので、
ＩＧＴ装置が通すことのできる最大電流が小さくなる。

第５図のゲート・バイアス電圧に対する装置電流の予測
特性のグラフに示すように、装置の動作電流！。ｐまで
は本発明の応答は従来のＩＧＴの応答と同様であるが、
本発明では動作電流レベルに於ける順方向電圧降下Ｖ２
が少し高い。しかし図示するように最大装置電流は従来
の装置に比べて小さくなる。

前述の通り、ＩＧＴを通る最大電流を低いレベルに抑え
ることにより、この装置は短絡状態から回復することが
できる。詳しく述べると、短絡状態ではラッチアップは
すぐには起らない。その期間中、ゲート制御が失われな
い間に、ゲート制御回路は短絡状態を検知して、ゲート
・バイアス電圧をオフに変える。本発明に従って各セル
からエミッタのかどを除去することによって、短絡状態
の発生時に電流集中によるラッチアップが始まりやすい
エミッタ領域の部分が除去されることに加えて、ターン
オフ期間中の最大電流がラッチアップ電流レベルよりも
低いレベルに抑えられる。したがって、短絡状態によっ
て装置が破壊することが防止される。

装置の最大電流はセル相互間の間隔を小さくすることに
よって更に小さくなる。ＩＧＴの所定の電圧定格および
動作電流レベルに対して、ラッチアップを起さないで装
置に最大順方向電流を流すことのできる最適なセル間隔
がある。通常の１２００■のＩＧＴでは、最適なセル間
隔は約２０ミクロンである。本発明に従ってセル間隔を
約１７ミクロンに抑えることにより、最大順方向電流は
更に制限されて、ここに述べる改良された動作特性か得
られる。

一般に、最適なセル寸法は２つの要素、すなわち順・方
向電圧降下とラッチアップによって規定される。本発明
によりゲート周縁およびセル間隔を短くした結果として
装置両端間の順方向電圧降下が大きくなる。これを補償
するため、本発明の各セルの寸法は従来のＩＧＴで使用
される最適な寸法よりも小さい寸法にすることが好まし
い。当業者に知られているように、電子ビーム照射を受
けた小さなセルは大きなセルよりも順方向電圧降下が小
さい。しかし、このような小さなセルは低い装置電流レ
ベルでラッチしやすい。本発明ではゲート周縁およびセ
ル間隔を小さくしたことにより最大装置電流がラッチア
ップの生じるレベルより低い値に保たれるので、セル寸
法を小さくすることによって順方向電圧降下を小さくす
ることができる。従来のセルの寸法がたとえば１６Ｘ３
００ミクロンであるのに対して、本発明では２０Ｘ２４
ミクロンの寸法の長方形のセルを作ることにより、実験
によれば上記の順方向電圧降下の増大に対して適切な補
償が行なわれた。このような各セルでは、セルの両側の
エミッタ領域表面は１０×５ミクロンの寸法を持ち、セ
ルの両端のエミッタ領域表面は１４×５ミクロンの寸法
を持つ。

本発明は異なるセル形状、たとえば第６図および第７図
に示すような円形の形状のセルにも適用できる。この形
のセルでは電流集中の聞届はエミッタ・ベース接合全体
に対して存在するので、エミッタ形成中に阻止すべきエ
ミッタ領域の部分はかどに限定されない。第３図および
第４図に示す１実・施例と同様に、各セルに連続的な１
つのエミッタ領域ではなく複数のエミッタ領域を用いる
ことにより、ゲート周縁を短くシ、シたがって装置最大
電流を小さくする。

第６図は対向する主表面２１４および２１６をそなえた
ウェーハ２１２を有するＩＧＴ２１０の一部を示す。一
対のセル２１８および２２０が示されており、セル２１
８は一部を切り取って示しである。セル２１８は、Ｐ＋
コレクタ領域２２４、これに隣接したＮドリフト領域２
２６、主表面２１４からドリフト領域２２６の中に伸び
るＰベース領域２２８、ならびに主表面２１４からベー
ス領域２２８の中に伸びる少なくとも２個の互いに隔た
った個別のＮ＋エミッタ領域２３０を含む。

第７図に示す実施例では、４個のエミッタ領域が設けら
れている。長方形セルの場合と同様、各セルのベース領
域はドリフト領域２２６の中に深く伸びる中央のＰ＋部
分２２８ａを含んでいる。

コレクタ電極２３１は主表面２１６に於いてコレクタ領
域２２４とオーミック接触するように配置される。ゲー
ト構造２３２はウェーハ主表面２１４の上に設けられ、
ゲート電極２３４を含む。

ゲート７１極２３４は主表面２１４の上に設けられて周
囲の絶縁領域２３６によって主表面２１４から絶縁され
て隔たった分布した導電層の形をとっている。ゲート構
造２３２は絶縁領域２３６の縁によって複数の接触窓を
限定するように構成される。各セルは各接触窓の下にあ
って、それと中心が整合している。各接触窓は中央ベー
ス部分表面２２８ｂを露出させるとともに、各エミッタ
領域２３０の表面部分２３０ａおよびエミッタ領域に隣
接して配置されて中央ベース部分を囲むＰ型のベース領
域の表面部分２２８ｄを露出させる。ベース領域２２８
はベース・ドリフト接合２２７を境界としている。

このような円形セルの表面形状が第７図に示されている
。１個のセルの平面図を示すためにゲート構造２３２は
取り除いである。破線で囲んだ接触窓２３８は露出した
表面を囲んでいることがわかる。第７図に示す円形セル
では４個の個別のエミッタ領域が設けられている。しか
し、エミッタ領域は２個以上の任意の数の個別の領域で
あってよい。各エミッタ領域表面２３０ａはその３辺が
エミッターベース接合２２９の外側の縁２２９ｂを境界
とし、第４の辺が内側の縁２２９ａを境界としている。

図示するように、各エミッタ領域表面２３０ａの形状は
環状体の一部を形成している。

本発明は前述の長方形のセル構成と同様、円形のセル構
成の場合も本質的に同じように働く。

以上、主として長方形の接触窓をそなえたセルについて
本発明の詳細な説明してきた。しかし、他の幾何学的形
状でもセルの動作が改良される。

図示し説明したものと反対の導電型のＩＧＴでも本発明
は働くことも明らかである。更に、本発明はたとえば金
属・酸化物・半導体電界効果トランジスタ（ＭＯＳＦＥ
Ｔ）のような他の形式の絶縁ゲート半導体素子の短絡保
護を行なうことができる。

以上、実施例について本発明を図示し説明してきたが、
当業者は本発明の趣旨と範囲を逸脱することなく多数の
変形、変更、変化、置換ならびに同等のものを推考する
ことができよう、したがって、特許請求の範囲により本
発明は限定されるものである。

【図面の簡単な説明】

第１図は従来の絶縁ゲート・トランジスタ（ＩＧＴ）の
断面図である。第２図は第１図のＩＧＴの選定された特
徴を例示する平面図である。第３図は本発明に従って作
られたＩＧＴセルの、一部を破断しかつ一部を断面で示
す斜視図である。第４図は第３図のＩＧＴの代表的なセ
ルの選ばれた特徴を示す平面図である。第５図は印加さ
れたゲート電圧に対する予測装置電流を従来のＩＧＴと
本発明のＩＧＴについて比較して示すグラフである。第
６図は本発明に従って作られた円形セル構成を有するＩ
ＧＴセルの、一部を破断しかつ一部を断面で示す斜視図
である。第７図は第６図のＩＧＴの代表的なセルの選ば
れた特徴を示す平面図である。 （主な符号の説明） １１０．２１０・・・ＩＧＴ。 １１２．２１２・・・ウェーハ、 １１４．２１４・・・ウェーハ主表面、１１８．２１８
・・・セル、 １２４．２２４・・・Ｐ＋コレクタ領域、１２６．２２
６・・・Ｎドリフト領域、１２８、　２２１１１・・・
Ｐベース領域、１２８ａ、２２８ａ・・・ベース領域の
中央Ｐ＋部分、 １２８ｂ、２２８ｂ・・・中央ベース部分表面、１２８
ｃ、２２８ｃ・・・チャンネル、１２８ｄ、２２８ｄ・
・・接触窓のかどにあるベース領域表面部分、 １２９．２２９・・・エミッタΦベース接合、１３０．
２３０・・・Ｎ＋エミッタ領域、１３０ａ、２３０ａ・
・・エミッタ領域表面、１３４．２３４・・・ゲート電
極、 １３６．２３６・・・絶縁領域、 １３８．２３８・・・接触窓。

Claims (1)

1. 【特許請求の範囲】 （１）主表面を持つ第１導電型のドリフト領域を含む半
   導体ウェーハ、 上記主表面の一部分を露出させる少なくとも１つの接触
   窓を含む絶縁領域、 上記絶縁領域により上記主表面から隔てられたゲート電
   極、 上記接触窓と中心が整合し、かつ上記接触窓の境界を超
   えて伸びるセルであって、上記主表面から上記ドリフト
   領域の中に伸びていて、中央ベース部分を含む第２導電
   型のベース領域を有するセルを備え、 上記セルは更に、上記中央ベース部分のまわりに隣接し
   て配置された第１導電型の複数の互いに隔たったエミッ
   タ領域を含み、各々の上記エミッタ領域は上記主表面か
   ら上記ベース領域の中に伸びて上記ベース領域との間に
   それぞれ別々のエミッタ・ベース接合を形成しており、 上記接触窓によって露出した上記主表面の部分が、上記
   中央ベース部分の表面を含むとともに、更に上記の互い
   に隔たったエミッタ領域の表面部分、および上記中央ベ
   ース部分の表面にそれぞれ隣接する上記エミッタ領域の
   相互の間にある上記ベース領域の表面部分をも含んでお
   り、 更に、上記ゲート電極から絶縁され、かつ上記の露出し
   た主表面の部分とオーミック接触して配置されたエミッ
   タ電極、ならびに 上記ゲート電極にバイアス電圧を印加することにより上
   記主表面に隣接した上記ベース領域の中の、各々の上記
   エミッタ領域と上記ドリフト領域との間に部分にそれぞ
   れ別々のチャンネルを設定するためのゲート・バイアス
   電圧印加手段を備え、上記の別々のエミッタ・ベース接
   合により、上記チャンネルから上記エミッタ領域へ流れ
   る最大電流を上記セルのラッチアップ電流レベルより小
   さい値に維持するために選定された値だけ上記セルのゲ
   ート周縁を低減した半導体装置。 （２）特許請求の範囲第（１）項記載の半導体装置に於
   いて、上記ゲート周縁が上記最大電流を所定のレベルに
   するように選定されている半導体装置。 （３）特許請求の範囲第（１）項記載の半導体装置に於
   いて、上記半導体装置が上記ドリフト領域に隣接して配
   置された第２導電型のコレクタ領域をそなえる絶縁ゲー
   ト・トランジスタである半導体装置。 （４）特許請求の範囲第（３）項記載の半導体装置に於
   いて、上記装置がＰチャンネル絶縁ゲート・トランジス
   タである半導体装置。 （５）特許請求の範囲第（３）項記載の半導体装置に於
   いて、上記装置がＮチャンネル絶縁ゲート・トランジス
   タである半導体装置。 （６）特許請求の範囲第（３）項記載の半導体装置に於
   いて、上記の露出した主表面の部分と上記中央ベース部
   分の表面が長方形であり、上記中央ベース部分の表面が
   上記の露出した主表面の部分の中央に配置されており、
   上記の互いに隔たったエミッタ領域が上記中央ベース部
   分のかど領域に隣接しないように配置されている半導体
   装置。 （７）特許請求の範囲第（６）項記載の半導体装置に於
   いて、各々の上記セルが少なくとも４個の個別のエミッ
   タ領域を含み、各エミッタ領域は上記主表面と同じ平面
   にある長方形の表面を含み、上記各エミッタ領域表面が
   上記の長方形の中央ベース部分表面のそれぞれ別々の辺
   に隣接していて、かつ上記辺のほぼ中央にある半導体装
   置。 （８）特許請求の範囲第（３）項記載の半導体装置に於
   いて、上記セルの寸法が上記半導体装置に流れる電流に
   よる順方向電圧降下を最小にするように選定されている
   半導体装置。 （９）特許請求の範囲第（８）項記載の半導体装置に於
   いて、上記絶縁領域が複数の上記接触窓を含み、上記接
   触窓の各々に対応してそれと中心が整合して１つずつ上
   記セルが設けられている半導体装置。 （１０）特許請求の範囲第（３）項記載の半導体装置に
   於いて、上記絶縁領域が複数の互いに隔たった上記接触
   窓を含み、上記接触窓の各々に対応してそれと中心が整
   合して１つずつ上記セルが設けられており、上記セル相
   互間の間隔が上記半導体装置に流れる最大電流をラッチ
   アップの生じるレベルよりも低い値に保つように選定さ
   れている半導体装置。（１１）特許請求の範囲第（１０
   ）項記載の半導体装置に於いて、上記各セルの寸法が上
   記半導体装置に流れる電流による順方向電圧降下を最小
   にするように選定されている半導体装置。 （１２）特許請求の範囲第（１１）項記載の半導体装置
   に於いて、上記各セルの上記の露出した主表面の部分と
   上記中央ベース部分表面とが長方形であり、各々の上記
   中央ベース部分表面はそれぞれ対応する上記の露出した
   主表面の部分の中央に配置されており、各々の上記セル
   は、上記中央ベース部分のかど領域に隣接したエミッタ
   領域がないように上記セルの上記中央ベース部分のまわ
   りに互いに隔たって配置された少なくとも４個の個別の
   エミッタ領域を含んでいる半導体装置。 （１３）特許請求の範囲第（１２）項記載の半導体装置
   に於いて、上記各エミッタ領域表面が上記の長方形の中
   央ベース部分表面のそれぞれ別々の辺に隣接し、かつ上
   記辺のほぼ中央にある半導体装置。 （１４）特許請求の範囲第（１０）項記載の半導体装置
   に於いて、上記各接触窓および上記各中央ベース部分表
   面の形状が円形であり、上記エミッタ領域が上記各セル
   の上記中央ベース部分のまわりに一定間隔を置いて配置
   されており、上記エミッタ領域の各々は上記主表面と同
   じ平面上にあって環状体の一部として形成された表面を
   含んでいる半導体装置。 （１５）特許請求の範囲第（１４）項記載の半導体装置
   に於いて、各々の上記セルの寸法が上記半導体装置に流
   れる電流による順方向電圧降下を最小にするように選定
   されている半導体装置。