DE19943143B4 - Halbleiterbauelement für hohe Sperrspannungen bei gleichzeitig niedrigem Einschaltwiderstand und Verfahren zu dessen Herstellung - Google Patents
Halbleiterbauelement für hohe Sperrspannungen bei gleichzeitig niedrigem Einschaltwiderstand und Verfahren zu dessen Herstellung Download PDFInfo
- Publication number
- DE19943143B4 DE19943143B4 DE19943143A DE19943143A DE19943143B4 DE 19943143 B4 DE19943143 B4 DE 19943143B4 DE 19943143 A DE19943143 A DE 19943143A DE 19943143 A DE19943143 A DE 19943143A DE 19943143 B4 DE19943143 B4 DE 19943143B4
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- conductivity type
- electrodes
- zones
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 188
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000000034 method Methods 0.000 title claims description 7
- 230000000903 blocking effect Effects 0.000 claims abstract description 7
- 239000002019 doping agent Substances 0.000 claims description 7
- 239000002800 charge carrier Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052796 boron Inorganic materials 0.000 description 12
- -1 boron ions Chemical class 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- 238000000407 epitaxy Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 241000972773 Aulopiformes Species 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 235000019515 salmon Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
- Thyristors (AREA)
Abstract
Halbleiterbauelement
mit einem Halbleiterkörper
(1) des einen Leitungstyps, bei dem zwischen zwei Elektroden (7,
23) ein eine an diese Elektroden angelegte Sperrspannung aufnehmendes
Halbleitergebiet (3, 20; 3, 21; 3, 22) des einen Leitungstyps vorgesehen
ist, in welchem in wenigstens einer im wesentlichen senkrecht zur
Verbindungslinie zwischen den beiden Elektroden (7, 23) verlaufenden
Ebene Halbleiterbereiche (4) des anderen, zum einen Leitungstyp
entgegengesetzten Leitungstyps vorgesehen sind, und bei dem sich
ein Zellenfeld unterhalb einer der Elektroden im Halbleiterkörper befindet,
dadurch gekennzeichnet, daß
die Halbleiterbereiche (4) des anderen Leitungstyps wenigstens teilweise über fadenförmige Halbleiterzonen (9, 15, 18) des anderen Leitungstyps mit dem Zellenfeld verbunden sind, und
daß das Halbleitergebiet (3) des einen Leitungstyps in Richtung zwischen den beiden Elektroden (7, 23) verlaufende schwächer und stärker dotierte Zonen (3 bzw. 22) aufweist, daß die Halbleiterbereiche (4) des anderen Leitungstyps in den schwächer dotierten Zonen vorgesehen sind, und daß die stärker dotierten...
dadurch gekennzeichnet, daß
die Halbleiterbereiche (4) des anderen Leitungstyps wenigstens teilweise über fadenförmige Halbleiterzonen (9, 15, 18) des anderen Leitungstyps mit dem Zellenfeld verbunden sind, und
daß das Halbleitergebiet (3) des einen Leitungstyps in Richtung zwischen den beiden Elektroden (7, 23) verlaufende schwächer und stärker dotierte Zonen (3 bzw. 22) aufweist, daß die Halbleiterbereiche (4) des anderen Leitungstyps in den schwächer dotierten Zonen vorgesehen sind, und daß die stärker dotierten...
Description
- Die vorliegende Erfindung betrifft ein Halbleiterbauelement mit einem Halbleiterkörper des einen Leitungstyps, bei dem zwischen zwei Elektroden ein eine an diese Elektroden angelegte Sperrspannung aufnehmendes Halbleitergebiet des einen Leitungstyps vorgesehen ist, in welchem in wenigstens einer im wesentlichen senkrecht zur Verbindungslinie zwischen den beiden Elektroden verlaufenden Ebene Halbleiterbereiche des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps vorgesehen sind, und bei dem sich ein Zellenfeld unterhalb einer der Elektroden im Halbleiterkörper befindet.
- Unipolare Leistungshalbleiterbauelemente für hohe Sperrspannungen haben bekanntlich wegen der notwendigen niedrigen Dotierungskonzentration des die Raumladungszone aufnehmenden Halbleitergebietes einen hohen Einschaltwiderstand. Wird in diesem Halbleitergebiet die Dotierungskonzentration erhöht, so nimmt die Sperrfähigkeit des Leistungshalbleiterbauelementes ab.
- Zur Lösung dieses Problemes können im Volumen des die Sperrspannung aufnehmenden Halbleitergebietes zusätzliche, vergrabene pn-Übergänge erzeugt werden. So wird bereits in der
EP 0 344 514 B1 ein abschaltbarer Thyristor vorgeschlagen, bei dem in eine von einer Gateelektrode nicht kontaktierte Basisschicht wenigstens eine nicht mit äußeren Potentialen beschaltete, zu dieser Basisschicht entgegengesetzt dotierte dünne Halbleiterschicht eingefügt ist. Anstelle einer solchen nicht kontaktierten Schicht werden derzeit vorzugsweise lateral gleichmäßig verteilte kugelförmige Halbleiterbereiche, die gegebenenfalls auch ein Netz bilden können, in das die Raumladungszone aufnehmende Halbleitergebiet eingebracht, wo bei diese Halbleiterbereiche den zum Leitungstyp des Halbleitergebietes entgegengesetzten Leitungstyp haben. Diese Halbleiterbereiche sind bevorzugt floatend. Bei einer derartigen Anordnung ist die maximal auftretende elektrische Feldstärke abhängig von der Grunddotierung in dem Halbleitergebiet und dem Abstand zwischen den elektrisch floatenden Bereichen des zum Leitungstyp des Halbleitergebietes entgegengesetzten Leitungstyps begrenzt. - Die Herstellung von beispielsweise p-leitenden Halbleiterbereichen in einem n-leitenden Halbleitergebiet kann durch eine mehrstufige Epitaxie, verbunden mit einer Phototechnik und einer anschließenden Ionenimplantation erfolgen.
- Werden im Halbleiterkörper eines Halbleiterbauelementes mehrere, in verschiedenen Ebenen im wesentlichen parallel zueinander angeordnete derartige Halbleiterbereiche des anderen Leitungstyps in einem Halbleitergebiet des einen Leitungstyps hintereinander geschaltet, so daß also beispielsweise in einem die Raumladungszone aufnehmenden n-leitenden Halbleitergebiet in verschiedenen, senkrecht zur Verbindungsrichtung zwischen Sourceelektrode und Drainelektrode liegenden Ebenen p-dotierte floatende Halbleiterbereiche bestehen, so können mit einem derartigen Halbleiterbauelement hohe Sperrspannungen bei gleichzeitig niedrigem Einschaltwiderstand Ron erreicht werden. Es gelingt auf diese Weise also beispielsweise MOSFETs mit hoher Sperrspannung bei niedrigem Einschaltwiderstand Ron herzustellen.
- Ein Nachteil elektrisch floatender Halbleiterbereiche des anderen Leitungstyps in einem die Raumladungszone aufnehmenden Halbleitergebiet des einen Leitungstyps ist aber darin zu sehen, daß speziell bei unipolaren Halbleiterbauelementen diese floatenden Halbleiterbereiche Schaltvorgänge verzögern: solche langsamen Schaltvorgänge sind durch die fehlende Ankopplung der Halbleiterbereiche des anderen Leitungstyps über ei nen unipolaren Leitungspfad beispielsweise an die Sourceelektrode bzw. Kathode bedingt.
- Die
DE 198 39 970 A1 beschreibt ein Halbleiterbauelement mit einem Driftbereich eines Leitungstyps, in das eine Vielzahl von Halbleitergebieten des anderen Leitungstyps eingebettet sind, die über Verbindungszonen miteinander verbunden sind. - Es ist daher Aufgabe der vorliegenden Erfindung, ein Halbleiterbauelement für hohe Sperrspannungen bei gleichzeitig niedrigem Einschaltwiderstand zu schaffen, bei dem Schaltvorgänge rasch ablaufen. Außerdem soll ein Verfahren zum Herstellen eines solchen Halbleiterbauelementes angegeben werden.
- Diese Aufgabe wird durch ein Halbleiterbauelement nach Anspruch 1, 2, 3 und durch Verfahren nach den Ansprüchen 9 und 10 gelöst. Ausgestaltungen und Weiterbildungen sind Gegenstand von Unteransprüchen.
- Bei einem Verfahren zum Herstellen des erfindungsgemäßen Halbleiterbauelementes wird in das Halbleitergebiet des einen Leitungstyps ein Loch durch anisotropes Ätzen eingebracht. Anschließend wird in dieses Loch in dessen Boden beispielsweise Bor implantiert. Nach einem kurzen Austreiben des Dotierstoffes wird sodann weiter anisotrop geätzt, und anschließend wird wieder in den Boden des Loches implantiert. Diese Sequenz kann so oft wiederholt werden, bis die gewünschte Anzahl an Ebenen mit Halbleiterbereichen des anderen Leitungstyps erzeugt ist. Nach der letzten Dotierung des Lochbodens wird schließlich das Loch durch eine Epitaxie mit Dotierstoff ausgefüllt. Anstelle einer solchen insitu-dotierten Epitaxie ist es aber auch möglich, die Löcher mit Isolierstoff, wie beispielsweise Siliziumdioxid, zu füllen. Dies kann dann geschehen, wenn die fadenförmige Zone des anderen Leitungstyps beispielsweise im Rand eines Loches verläuft, was durch eine Ionenimplantation in etwas schräg nach unten zulaufende Lochwände geschehen kann. In diesem Fall liegt ei ne hohe Dotierungskonzentration mit beispielsweise viel Bor am Boden eines Loches vor, während dessen Seitenwände nur schwach mit Bor dotiert sind. Diese schwache Dotierung ist aber ausreichend, um die einzelnen Halbleiterbereiche, die im vorliegenden Beispiel p-dotiert sind, unipolar an die Sourceelektrode anzuschließen.
- Bei dem erfindungsgemäßen Halbleiterbauelement sind also zwischen den hoch dotierten Halbleiterbereichen des anderen Leitungstyps fadenförmige, schwach dotierte Zonen des anderen Leitungstyps mit einer Dotierungskonzentration von beispielsweise unterhalb 1016 Ladungsträger cm–3 als "Verbindungszylinder" bzw. "Verbindungsquader" vorgesehen. Dadurch sind die sonst elektrisch floatenden Halbleiterbereiche des anderen Leitungstyps ohmisch an das Zellenfeld bzw. an Source angeschlossen.
- Bei einer an Source und Drain angelegten Spannung wird bei dem erfindungsgemäßen Halbleiterbauelement zuerst das n-leitende Halbleitergebiet über alle durch Dotierungsfäden miteinander verbundenen p-leitenden Halbleiterbereiche gleichzeitig ausgeräumt.
- Der Zwischenraum zwischen den Halbleiterbereichen des anderen Leitungstyps wird so an freien Ladungsträgern ausgeräumt, um dort die Raumladungszone zu erzeugen, die eine elektrische Spannung aufnehmen kann. Wenn in den fadenförmigen Halbleiterzonen des anderen Leitungstyps die Gesamtladung, integriert vom Außenrand der fadenförmigen Zone bis zu deren Mitte, kleiner ist als die Durchbruchsladung, welche über die dritte Maxwell-Gleichung mit der Durchbruchsspannung zusammenhängt, wird die fadenförmige Zone vollständig ausgeräumt, so daß die Raumladungszone zur Aufnahme der elektrischen Spannung aufgebaut werden kann.
- Mit anderen Worten, bei dem erfindungsgemäßen Halbleiterbauelement verbindet die fadenförmige Zone also über einen ohmschen Pfad alle Halbleiterbereiche des anderen Leitungstyps mit der Sourceelektrode, ohne dabei den Aufbau einer Raumladungszone zu behindern.
- Die fadenförmigen Zonen des anderen Leitungstyps, die die Halbleiterbereiche des anderen Leitungstyps miteinander verbinden, ermöglichen das schnelle Entladen dieser Halbleiterbereiche des anderen Leitungstyps nach einem Einschalten. Mit anderen Worten, der Einschaltvorgang ist wesentlich beschleunigt.
- Für Randstrukturen ist es zweckmäßig, hier nicht alle Halbleiterbereiche des anderen Leitungstyps über die fadenförmigen Zonen des anderen Leitungstyps an die Sourceelektrode anzuschließen. Vielmehr ist es vorteilhaft, wenn in der Randstruktur floatende Halbleiterbereiche des anderen Leitungstyps vorhanden sind, die nicht über die fadenförmigen Zonen mit der Sourceelektrode verbunden sind.
- Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
-
1 bis4 Schnitte zur Erläuterung eines Verfahrens zur Herstellung eines Halbleiterbauelements, -
5 bis7 Schnitte zur Erläuterung eines weiteren Verfahrens, -
8 ein Beispiel eines Halbleiterbauelements, -
9 ,10 und11 Ausführungsbeispiele des erfindungsgemäßen Halbleiterbauelementes, und -
12 und13 eine Draufsicht bzw. eine Schnittdarstellung eines bestehenden Halbleiterbauelementes. - Wie in den
12 und13 gezeigt ist, hat das bestehende Halbleiterbauelement einen Halbleiterkörper1 aus einem n+-leitenden Halbleitersubstrat2 und einem n-leitenden Halbleitergebiet3 , das auf dem n+-leitenden Halbleitersubstrat2 vorgesehen ist. In das n-leitende Halbleitergebiet3 sind p+-leitende Halbleiterbereiche4 eingelagert, die jeweils floatend sind und gegebenenfalls in jeweils einer horizontalen Ebene netzartig zusammenhängen können. - Weiterhin sind p-leitende Body-Zonen
5 gezeigt, in welche n+-leitende Sourcezonen6 eingelagert sind. - In
13 , die einen Schnitt AB von12 darstellt, sind zusätzlich noch Gateelektroden G, Sourceelektroden S und auf der zu der Oberfläche mit den Gateelektroden G und den Sourceelektroden S gegenüberliegenden Oberfläche des Halbleiterkörpers1 eine Drainelektrode D mit einer Kontaktschicht7 gezeigt. Zur besseren Übersichtlichkeit sind in der12 die Gateelektroden G und die Sourceelektroden S nicht dargestellt. - Der Halbleiterkörper
1 besteht in üblicher Weise aus Silizium, während für die Elektroden, wie insbesondere die Kontaktschicht7 , Aluminium verwendet wird. - Gegebenenfalls können auch die Leitungstypen umgekehrt sein, so daß das Halbleitersubstrat
2 und das Halbleitergebiet3 p-leitend sind, während die Halbleiterbereiche4 dann n-leitend sind. Dies gilt selbstverständlich auch für die im folgenden erläuterten Ausführungsbeispiele der Erfindung. - Die Herstellung des in den
12 und13 gezeigten Halbleiterbauelementes kann beispielsweise durch eine mehrstufige Epitaxie erfolgen, bei welcher zunächst auf das Halbleitersubstrat2 eine erste n-leitende epitaktische Schicht bis zu einer Strichlinie8 aufgebracht wird. Es schließt sich dann eine erste Ionenimplantation an, mit welcher Ionen, wie bei spielsweise Borionen, an den Stellen der epitaktischen Schicht implantiert werden, an denen die unterste Ebene der Halbleiterbereiche4 gebildet werden soll. Diese Halbleiterbereiche4 der untersten Ebene entstehen dann durch einen der Ionenimplantation nachfolgenden Eintreibschritt. Mittels weiterer Epitaxien und Ionenimplantationen kann so die in13 gezeigte Struktur aufgebaut werden. - Durch das Hintereinanderschalten der Halbleiterbereiche
4 in mehreren Ebenen können hohe Sperrspannungen bei gleichzeitig niedrigem Einschaltwiderstand Ron erreicht werden, wie dies bereits oben erläutert wurde. - Durch das fehlende Ankoppeln der Halbleiterbereiche
4 an die Body-Zone5 bzw. die Sourceelektrode S läuft bei dem bestehenden Halbleiterbauelement ein Schaltvorgang relativ langsam ab, da die Halbleiterbereiche4 nach dem Einschalten nicht schnell entladen werden können. - Dieses schnelle Schalten wird bei dem erfindungsgemäßen Halbleiterbauelement dadurch erzielt, daß, wie in
4 gezeigt ist, die einzelnen Halbleiterbereiche4 über fadenförmige p-dotierte Zonen9 miteinander vertikal zusammenhängen. Diese Zonen9 sind schwach dotiert und haben eine Dotierungskonzentration, die beispielsweise unter 1016 Ladungsträger cm–3 liegt. Die fadenförmigen Zonen9 bilden Verbindungszylinder oder -quader und ermöglichen das schnelle Entladen der p+-leitenden Halbleiterbereiche4 nach dem Einschalten. In den fadenförmigen Halbleiterbereichen9 ist die Gesamtladung, integriert von ihrem Außenrand bis zur Mitte, kleiner als die Durchbruchsladung. Daher werden diese fadenförmigen Halbleiterzonen9 bei Anlegen einer Sperrspannung vollständig ausgeräumt, so daß die Raumladungszone zur Aufnahme der elektrischen Spannung im Halbleitergebiet3 aufgebaut werden kann. Mit anderen Worten, die fadenförmige Halbleiterzone9 verbindet also über einen ohmschen Pfad alle Halbleiterbereiche4 mit der Sourceelektrode S, ohne dabei den Aufbau einer Raumladungszone zu behindern. - Im folgenden wird anhand der
1 bis4 ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens zum Herstellen des Halbleiterbauelements erläutert. - Auf ein Halbleitersubstrat
2 aus n+-leitendem Silizium wird durch Epitaxie in einem oder mehreren Schritten ein n-leitendes Halbleitergebiet3 aus Silizium erzeugt. In dieses Halbleitergebiet3 werden durch Diffusion oder Implantation zunächst die p-leitenden Zonen5 durch Dotierung mit Bor eingebracht. Sodann werden im Bereich der Zonen5 Löcher10 geätzt. Es schließt sich eine Ionenimplantation an, bei der beispielsweise Borionen in den Boden der Löcher10 implantiert werden, welche nach einem kurzen Austreiben des Dopanden die oberste Ebene der Halbleiterbereiche4 bilden. Damit liegt nach Herstellen der Kontaktschicht7 die in1 gezeigte Struktur vor. - Es schließt sich sodann ein weiteres anisotropes Ätzen an, bei dem die Löcher
10 tiefer in das Halbleitergebiet3 vorgetrieben werden. Danach wird wieder in den Boden der so vertieften Löcher10 implantiert, so daß nach einem weiteren Austreibschritt die in2 gezeigte Struktur vorliegt. - Die oben erläuterte Sequenz wird so oft wiederholt, bis die gewünschte Anzahl an Ebenen mit Halbleiterbereichen
4 vorhanden ist. In3 ist so ein Halbleiterbauelement mit drei verschiedenen Ebenen von Halbleiterbereichen4 gezeigt. - Nach der letzten Dotierung des Bodens der Löcher
10 , d.h. nach Herstellung der "untersten" Ebene der Halbleiterbereiche4 werden die Löcher10 schließlich beispielsweise durch eine insitu-dotierte Epitaxie aufgefüllt, so daß aus der Struktur der3 die in4 gezeigte Struktur erhalten wird, bei der die Löcher10 mit dem p-dotierten Halbleitermaterial, insbesondere Silizium, gefüllt sind. Dieses Halbleitermaterial hat, worauf bereits hingewiesen wurde, eine Dotierungskonzentration, die beispielsweise unterhalb 1016 Ladungsträgern/cm–3 liegt. Der Wert dieser Dotierungskonzentration hängt vom Lachradius ab, wie weiter unten noch näher erläutert werden wird. -
4 zeigt zusätzlich zu3 noch die Sourcezonen6 , die Gateelektroden G und die Sourceelektroden S, welche alle in üblicher Weise hergestellt werden können. - Die Gesamtladung in den fadenförmigen Zonen
9 muß, integriert vom Außenrand des "Fadens" bis zu dessen Mitte, kleiner als die Durchbruchsladung sein, damit der Faden vollständig ausgeräumt wird und die Raumladungszone im Sperrfall zur Aufnahme der elektrischen Spannung aufgebaut werden kann. Daraus ergibt sich dann die maximal zulässige Dotierungskonzentration im "Faden". - Die
5 bis7 zeigen ein anderes Ausführungsbeispiel des erfindungsgemäßen Verfahrens zum Herstellen eines Halbleiterbauelementes. Bei diesem Verfahren werden in das Halbleitergebiet3 Trenche bzw. Gräben11 geätzt, die einen V-förmigen Querschnitt haben, dessen Fläche einen Winkel von wenigen Grad zu der Oberfläche des Halbleitergebietes3 bildet. Sodann wird eine Implantation mit beispielsweise Borionen vorgenommen, wie dies durch Pfeile12 veranschaulicht ist. Bei dieser Ionenimplantation dringen die Borionen bevorzugt in den Bodenbereich13 des Trenches11 ein, während in dessen Seitenwände nur relativ wenig Borionen gelangen. Mit anderen Worten, in den Seitenwänden des Trenches11 liegt eine geringe Borionenkonzentration vor, während diese im Bodenbereich13 hoch ist. Anstelle von Borionen können auch andere Ionen verwendet werden. - Anschließend wird, wie in
6 gezeigt ist, der Trench11 mit Siliziumdioxid14 gefüllt. Anstelle von Siliziumdioxid kann selbstverständlich gegebenenfalls auch ein anderes geeignetes Material verwendet werden. - Schließlich wird noch, wie in
7 gezeigt ist, ein Temperatur-Eintreibschritt vorgenommen, bei dem sich der hochdotierte p+-leitende Halbleiterbereich4 am Boden des Trenches11 bildet, während in den Seitenwänden schwach dotierte "fadenförmige" p-leitende Zonen15 entstehen. Gleichzeitig wächst auf der Oberfläche des Halbleitergebietes3 eine Siliziumdioxidschicht16 auf, die mit dem Siliziumdioxid14 im Trench11 zusammenhängt. -
8 zeigt einen Schnitt durch eine FET-Struktur. Bei dieser FET-Struktur sind Trenche17 unterhalb der Body-Zonen5 in das Halbleitergebiet3 eingebracht. Eine Seitenwand dieser Trenche17 ist mit Bor dotiert, so daß relativ schwach dotierte Zonen18 entstehen, die die Halbleiterbereiche4 mit den Zonen5 und damit einer Source-Metallisierung23 aus Aluminium verbinden, welche geerdet ist. An Gateelektroden G, die in eine Isolierschicht19 aus Siliziumdioxid eingebettet sind, liegt eine Gatespannung +UG, während der Drainkontakt7 aus beispielsweise ebenfalls Aluminium mit einer Spannung +UDS beaufschlagt ist. - Der in
8 gezeigte MOSFET kann beispielsweise als Niedervolt-MOSFET in einem Spannungsbereich von etwa 100 V eingesetzt werden. Die Dotierung im Halbleitergebiet3 , das die Driftzone bildet, entspricht etwa der Dotierung eines MOSFET, der für 50 V ausgelegt ist. Bei angelegten Spannungen +UG und +UDS wird zuerst das Halbleitergebiet3 oberhalb der Halbleiterbereiche4 , also zwischen diesen Halbleiterbereichen4 und den Zonen5 , an Ladungsträgern ausgeräumt. Die Halbleiterbereiche4 bleiben dann bei der "Punch-Through"-Spannung stehen und bei weiterer Erhöhung der Spannung UDS beginnt sich die Raumladungszone über die durch die Halbleiterbereiche4 gebildete horizontale Ebene hinaus erneut auszudehnen. Die Strecke zwischen den Halbleiterbereichen4 wirkt dabei als ein Junction-FET und limitiert die Spannung auf dem Halbleiterkörper zwischen den Zellen. Die dünne bzw. fadenförmige Zone18 ermöglicht das schnelle Entladen der p+-leitenden Halbleiterbereiche nach Einschalten des Halbleiterbauelementes. Das Auffüllen des Trenches17 mit dem Isoliermaterial eröffnet eine bevorzugte Möglichkeit, um Strukturen herzustellen, bei denen die p+-leitenden Halbleiterbereiche oder entsprechend n+-leitende Halbleiterbereiche in einem p-leitenden Halbleitergebiet über fadenförmige Zonen18 mit der Sourceelektrode verbunden sind. Unter "fadenförmigen" Zonen sollen selbstverständlich auch Zonen verstanden werden, die einen bandförmigen oder quaderförmigen Querschnitt haben. -
9 zeigt ein Ausführungsbeispiel des erfindungsgemäßen Halbleiterbauelementes, bei dem im Unterschied zu dem MOSFET von8 das Halbleitergebiet3 eine streifenförmige Struktur hat. Mit anderen Worten, in das Halbleitergebiet3 sind zusätzliche streifenförmige Halbleitergebiete22 eingelagert, die wie das übrige Halbleitergebiet3 n-dotiert sind, jedoch eine höhere Dotierungskonzentration als dieses Halbleitergebiet15 aufweisen. Durch diese höhere Dotierungskonzentration unterhalb der Gateelektroden G kann eine weitere Steigerung der Schaltgeschwindigkeit erreicht werden. - Anstelle der streifenförmigen Halbleitergebiete
22 können auch Halbleitergebiete20 im Halbleitergebiet3 vorgesehen werden, die die ebenfalls n-dotiert sind, jedoch eine höhere Dotierungskonzentration als das Halbleitergebiet3 aufweisen (vgl.10 ). Solche Halbleitergebiete20 können oberhalb und unterhalb der durch die Halbleiterbereiche4 gebildeten Ebene vorgesehen werden. Auch diese Halbleitergebiete20 tragen wie die streifenförmigen Halbleitergebiete22 durch ihre höhere Dotierungskonzentration zu einer Steigerung der Schaltgeschwindigkeit bei. - In einem in
11 gezeigten Ausführungsbeispiel ist im Unterschied zu dem Halbleiterbauelement von8 ein Oberflächenbereich21 des Halbleitergebietes3 höher n-dotiert als das übrige Halbleitergebiet3 . Eine derartige Struktur ist in ihrer Herstellung besonders einfach, da die Bereiche21 beispielsweise durch Diffusion oder Epitaxie ohne weiteres mit der höheren Dotierstoffkonzentration versehen werden können. Auch dieses Ausführungsbeispiel zeichnet sich durch eine verbesserte Schaltgeschwindigkeit aus.
Claims (11)
- Halbleiterbauelement mit einem Halbleiterkörper (
1 ) des einen Leitungstyps, bei dem zwischen zwei Elektroden (7 ,23 ) ein eine an diese Elektroden angelegte Sperrspannung aufnehmendes Halbleitergebiet (3 ,20 ;3 ,21 ;3 ,22 ) des einen Leitungstyps vorgesehen ist, in welchem in wenigstens einer im wesentlichen senkrecht zur Verbindungslinie zwischen den beiden Elektroden (7 ,23 ) verlaufenden Ebene Halbleiterbereiche (4 ) des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps vorgesehen sind, und bei dem sich ein Zellenfeld unterhalb einer der Elektroden im Halbleiterkörper befindet, dadurch gekennzeichnet, daß die Halbleiterbereiche (4 ) des anderen Leitungstyps wenigstens teilweise über fadenförmige Halbleiterzonen (9 ,15 ,18 ) des anderen Leitungstyps mit dem Zellenfeld verbunden sind, und daß das Halbleitergebiet (3 ) des einen Leitungstyps in Richtung zwischen den beiden Elektroden (7 ,23 ) verlaufende schwächer und stärker dotierte Zonen (3 bzw.22 ) aufweist, daß die Halbleiterbereiche (4 ) des anderen Leitungstyps in den schwächer dotierten Zonen vorgesehen sind, und daß die stärker dotierten Zonen (22 ) sich im Halbleiterkörper (1 ) im wesentlichen unterhalb von Gateelektroden (G) erstrecken. - Halbleiterbauelement mit einem Halbleiterkörper (
1 ) des einen Leitungstyps, bei dem zwischen zwei Elektroden (7 ,23 ) ein eine an diese Elektroden angelegte Sperrspannung aufnehmendes Halbleitergebiet (3 ) des einen Leitungstyps vorgesehen ist, in welchem in wenigstens einer im wesentlichen senkrecht zur Verbindungslinie zwischen den beiden Elektroden (7 ,23 ) verlaufenden Ebene Halbleiterbereiche (4 ) des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps vorgesehen sind, und bei dem sich ein Zellenfeld unterhalb einer der Elektroden im Halbleiterkör per befindet, dadurch gekennzeichnet, daß die Halbleiterbereiche (4 ) des anderen Leitungstyps wenigstens teilweise über fadenförmige Halbleiterzonen (9 ,15 ,18 ) des anderen Leitungstyps mit dem Zellenfeld verbunden sind, und daß in das Halbleitergebiet (3 ) des einen Leitungstyps hoch dotierte Zonen (20 ) des einen Leitungstyps eingelagert sind. - Halbleiterbauelement mit einem Halbleiterkörper (
1 ) des einen Leitungstyps, bei dem zwischen zwei Elektroden (7 ,23 ) ein eine an diese Elektroden angelegte Sperrspannung aufnehmendes Halbleitergebiet (3 ) des einen Leitungstyps vorgesehen ist, in welchem in wenigstens einer im wesentlichen senkrecht zur Verbindungslinie zwischen den beiden Elektroden (7 ,23 ) verlaufenden Ebene Halbleiterbereiche (4 ) des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps vorgesehen sind, und bei dem sich ein Zellenfeld unterhalb einer der Elektroden im Halbleiterkörper befindet, dadurch gekennzeichnet, daß die Halbleiterbereiche (4 ) des anderen Leitungstyps wenigstens teilweise über fadenförmige Halbleiterzonen (9 ,15 ,18 ) des anderen Leitungstyps mit dem Zellenfeld verbunden sind, und daß Gateelektroden (G) vorgesehen sind und dass unterhalb der Gateelektroden gelegene Oberflächenzonen (21 ) des einen Leitungstyps höher dotiert sind als der Rest des Halbleitergebietes (3 ) des einen Leitungstyps. - Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die fadenförmigen Halbleiterzonen (
9 ,15 ,18 ) eine zylinderförmige oder quaderförmige oder bandförmige Querschnittsgestalt haben. - Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß in dessen Rand die Halbleiterbereiche (
4 ) des anderen Leitungstyps floatend sind. - Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die fadenförmige Halbleiterzone eine Dotierstoffkonzentration unterhalb 1016 Ladungsträger cm–3 aufweist.
- Halbleiterbauelement nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß in der fadenförmigen Halbleiterzone die Gesamtladung, integriert vom Außenrand der Zone bis zu deren Mitte, kleiner ist als die Durchbruchsladung.
- Halbleiterbauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die fadenförmigen Halbleiterzonen (
9 ,15 ,18 ) schwächer dotiert sind als die Halbleiterbereiche (4 ) des anderen Leitungstyps. - Verfahren zum Herstellen des Halbleiterbauelementes nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß zur Erzeugung der Halbleiterbereiche (
4 ) des anderen Leitungstyps in das Halbleitergebiet (3 ) des einen Leitungstyps Löcher (10 ) geätzt werden, daß anschließend diese Löcher (10 ) an ihrem Boden mit Dotierstoff des anderen Leitungstyps implantiert werden, daß nach einem kurzen Austreiben des Dopanden ein erneutes anisotropes Ätzen vorgenommen wird, und daß dann wieder der Boden des Loches (10 ) implantiert wird. - Verfahren zum Herstellen des Halbleiterbauelementes nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß zum Herstellen der fadenförmigen Halbleiterzonen (
18 ) Trenche (17 ) in das Halbleitergebiet (3 ) bis zu den Halbleiterbereichen (4 ) eingebracht werden, daß diese Trenche in ihren Seitenwänden mit Zonen (18 ) des anderen Leitungstyps versehen werden und daß dann die Trenche mit Isoliermaterial gefüllt werden. - Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Löcher (
10 ) mit einem konisch zum Lochboden (13 ) zulaufenden Querschnitt versehen werden.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19943143A DE19943143B4 (de) | 1999-09-09 | 1999-09-09 | Halbleiterbauelement für hohe Sperrspannungen bei gleichzeitig niedrigem Einschaltwiderstand und Verfahren zu dessen Herstellung |
PCT/EP2000/008706 WO2001018869A2 (de) | 1999-09-09 | 2000-09-06 | Halbleiterbauelement für hohe sperrspannungen bei gleichzeitig niedrigem einschaltwiderstand und verfahren zu dessen herstellung |
US10/095,270 US6762455B2 (en) | 1999-09-09 | 2002-03-11 | Semiconductor component for high reverse voltages in conjunction with a low on resistance and method for fabricating a semiconductor component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19943143A DE19943143B4 (de) | 1999-09-09 | 1999-09-09 | Halbleiterbauelement für hohe Sperrspannungen bei gleichzeitig niedrigem Einschaltwiderstand und Verfahren zu dessen Herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19943143A1 DE19943143A1 (de) | 2001-03-22 |
DE19943143B4 true DE19943143B4 (de) | 2008-04-24 |
Family
ID=7921378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19943143A Expired - Fee Related DE19943143B4 (de) | 1999-09-09 | 1999-09-09 | Halbleiterbauelement für hohe Sperrspannungen bei gleichzeitig niedrigem Einschaltwiderstand und Verfahren zu dessen Herstellung |
Country Status (3)
Country | Link |
---|---|
US (1) | US6762455B2 (de) |
DE (1) | DE19943143B4 (de) |
WO (1) | WO2001018869A2 (de) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2807569B1 (fr) * | 2000-04-10 | 2004-08-27 | Centre Nat Rech Scient | Perfectionnement apportes aux diodes schottky |
DE10061529A1 (de) * | 2000-12-11 | 2002-06-27 | Infineon Technologies Ag | Feldeffekt gesteuertes Halbleiterbauelement und Verfahren |
DE10061528C1 (de) * | 2000-12-11 | 2002-07-25 | Infineon Technologies Ag | Mittels Feldeffekt steuerbares Halbleiterbauelement |
US6465304B1 (en) * | 2001-10-04 | 2002-10-15 | General Semiconductor, Inc. | Method for fabricating a power semiconductor device having a floating island voltage sustaining layer |
US6656797B2 (en) * | 2001-12-31 | 2003-12-02 | General Semiconductor, Inc. | High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and ion implantation |
US6566201B1 (en) * | 2001-12-31 | 2003-05-20 | General Semiconductor, Inc. | Method for fabricating a high voltage power MOSFET having a voltage sustaining region that includes doped columns formed by rapid diffusion |
US6686244B2 (en) | 2002-03-21 | 2004-02-03 | General Semiconductor, Inc. | Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step |
JP3652322B2 (ja) * | 2002-04-30 | 2005-05-25 | Necエレクトロニクス株式会社 | 縦型mosfetとその製造方法 |
US7166890B2 (en) | 2003-10-21 | 2007-01-23 | Srikant Sridevan | Superjunction device with improved ruggedness |
US7812441B2 (en) | 2004-10-21 | 2010-10-12 | Siliconix Technology C.V. | Schottky diode with improved surge capability |
US7394158B2 (en) * | 2004-10-21 | 2008-07-01 | Siliconix Technology C.V. | Solderable top metal for SiC device |
US9419092B2 (en) * | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
US7834376B2 (en) * | 2005-03-04 | 2010-11-16 | Siliconix Technology C. V. | Power semiconductor switch |
JP2007012858A (ja) * | 2005-06-30 | 2007-01-18 | Toshiba Corp | 半導体素子及びその製造方法 |
JP4488984B2 (ja) * | 2005-08-25 | 2010-06-23 | 株式会社東芝 | ショットキーバリアダイオード |
US8368165B2 (en) * | 2005-10-20 | 2013-02-05 | Siliconix Technology C. V. | Silicon carbide Schottky diode |
US7659588B2 (en) * | 2006-01-26 | 2010-02-09 | Siliconix Technology C. V. | Termination for a superjunction device |
WO2008016619A1 (en) * | 2006-07-31 | 2008-02-07 | Vishay-Siliconix | Molybdenum barrier metal for sic schottky diode and process of manufacture |
DE102007018631B4 (de) * | 2007-04-19 | 2009-01-22 | Infineon Technologies Austria Ag | Halbleiterbauelement mit Kompensationszonen und Entladestrukturen für die Kompensationszonen |
DE102007020659B4 (de) * | 2007-04-30 | 2012-02-23 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zur Herstellung desselben |
US7880224B2 (en) * | 2008-01-25 | 2011-02-01 | Infineon Technologies Austria Ag | Semiconductor component having discontinuous drift zone control dielectric arranged between drift zone and drift control zone and a method of making the same |
JP5606019B2 (ja) * | 2009-07-21 | 2014-10-15 | 株式会社東芝 | 電力用半導体素子およびその製造方法 |
US8785279B2 (en) * | 2012-07-30 | 2014-07-22 | Alpha And Omega Semiconductor Incorporated | High voltage field balance metal oxide field effect transistor (FBM) |
US8680613B2 (en) | 2012-07-30 | 2014-03-25 | Alpha And Omega Semiconductor Incorporated | Termination design for high voltage device |
US9224852B2 (en) | 2011-08-25 | 2015-12-29 | Alpha And Omega Semiconductor Incorporated | Corner layout for high voltage semiconductor devices |
JP6135364B2 (ja) * | 2013-07-26 | 2017-05-31 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
KR101514537B1 (ko) | 2013-08-09 | 2015-04-22 | 삼성전기주식회사 | 전력 반도체 소자 및 그 제조 방법 |
US20150118810A1 (en) * | 2013-10-24 | 2015-04-30 | Madhur Bobde | Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path |
US9985094B2 (en) * | 2013-12-27 | 2018-05-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Super junction with an angled trench, transistor having the super junction and method of making the same |
CN104733535A (zh) * | 2015-03-17 | 2015-06-24 | 北京中科新微特科技开发股份有限公司 | 一种功率mosfet |
US10243039B2 (en) * | 2016-03-22 | 2019-03-26 | General Electric Company | Super-junction semiconductor power devices with fast switching capability |
US10600649B2 (en) | 2017-09-21 | 2020-03-24 | General Electric Company | Systems and method for charge balanced semiconductor power devices with fast switching capability |
US11233157B2 (en) | 2018-09-28 | 2022-01-25 | General Electric Company | Systems and methods for unipolar charge balanced semiconductor power devices |
US11316042B2 (en) * | 2020-01-31 | 2022-04-26 | Power Integrations, Inc. | Process and structure for a superjunction device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0344514B1 (de) * | 1988-05-31 | 1994-10-05 | Siemens Aktiengesellschaft | Abschaltbarer Thyristor |
DE19839970A1 (de) * | 1998-09-02 | 2000-03-16 | Siemens Ag | Randstruktur und Driftbereich für Halbleiterbauelement |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19534154C2 (de) * | 1995-09-14 | 2001-06-28 | Siemens Ag | Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement |
EP0879481B1 (de) * | 1996-02-05 | 2002-05-02 | Infineon Technologies AG | Durch feldeffekt steuerbares halbleiterbauelement |
US5917203A (en) * | 1996-07-29 | 1999-06-29 | Motorola, Inc. | Lateral gate vertical drift region transistor |
DE19843959B4 (de) * | 1998-09-24 | 2004-02-12 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleiterbauelements mit einem sperrenden pn-Übergang |
US6452230B1 (en) * | 1998-12-23 | 2002-09-17 | International Rectifier Corporation | High voltage mosgated device with trenches to reduce on-resistance |
-
1999
- 1999-09-09 DE DE19943143A patent/DE19943143B4/de not_active Expired - Fee Related
-
2000
- 2000-09-06 WO PCT/EP2000/008706 patent/WO2001018869A2/de active Application Filing
-
2002
- 2002-03-11 US US10/095,270 patent/US6762455B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0344514B1 (de) * | 1988-05-31 | 1994-10-05 | Siemens Aktiengesellschaft | Abschaltbarer Thyristor |
DE19839970A1 (de) * | 1998-09-02 | 2000-03-16 | Siemens Ag | Randstruktur und Driftbereich für Halbleiterbauelement |
Also Published As
Publication number | Publication date |
---|---|
DE19943143A1 (de) | 2001-03-22 |
WO2001018869A3 (de) | 2001-08-02 |
US6762455B2 (en) | 2004-07-13 |
WO2001018869A2 (de) | 2001-03-15 |
US20020117715A1 (en) | 2002-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19943143B4 (de) | Halbleiterbauelement für hohe Sperrspannungen bei gleichzeitig niedrigem Einschaltwiderstand und Verfahren zu dessen Herstellung | |
DE19611045C1 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
DE102007004616B4 (de) | Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zur Herstellung derselben | |
DE102007003812B4 (de) | Halbleiterbauelement mit Trench-Gate und Verfahren zur Herstellung | |
DE102005059534B4 (de) | Halbleitervorrichtung und Herstellungsverfahren der gleichen | |
EP1408554B1 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
DE102008039845B4 (de) | IGBT mit einem Halbleiterkörper | |
DE102008044408B4 (de) | Halbleiterbauelementanordnung mit niedrigem Einschaltwiderstand | |
DE102005041793B4 (de) | Top Drain MOSgated Einrichtung und Herstellungsprozess dafür | |
DE102013113939B4 (de) | Halbleiterbauelemente mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements | |
DE102015121497B4 (de) | Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben | |
DE19702102A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung | |
DE112016006380B4 (de) | Halbleiterbauelement | |
WO2000014807A1 (de) | Hochspannungs-halbleiterbauelement | |
DE102006025218A1 (de) | Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben | |
DE102008018865A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE112011100533T5 (de) | Halbleitervorrichtung | |
WO1999056321A1 (de) | Lateraler hochvolt-seitenwandtransistor | |
DE102012108302A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung | |
DE19816448C1 (de) | Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung | |
DE102014107721B4 (de) | Leistungshalbleiter und zugehöriges Herstellungsverfahren | |
WO2021037637A1 (de) | Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung | |
DE102004056772A1 (de) | Laterale Halbleiterbauelemente mit hoher Spannungsfestigkeit und Verfahren zur Herstellung derselben | |
WO2021078451A1 (de) | Vertikaler feldeffekttransistor und verfahren zum ausbilden desselben | |
DE102016115558B4 (de) | Transistorbauelement mit hoher lawinen-robustheit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |