JP2001085704A - ＳｉＣショットキーダイオード - Google Patents
ＳｉＣショットキーダイオードInfo
- Publication number
- JP2001085704A JP2001085704A JP26041699A JP26041699A JP2001085704A JP 2001085704 A JP2001085704 A JP 2001085704A JP 26041699 A JP26041699 A JP 26041699A JP 26041699 A JP26041699 A JP 26041699A JP 2001085704 A JP2001085704 A JP 2001085704A
- Authority
- JP
- Japan
- Prior art keywords
- schottky
- sic
- type layer
- semiconductor substrate
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims description 23
- 230000005684 electric field Effects 0.000 abstract description 14
- 239000000969 carrier Substances 0.000 abstract description 12
- 238000011084 recovery Methods 0.000 abstract description 8
- 238000002347 injection Methods 0.000 abstract description 7
- 239000007924 injection Substances 0.000 abstract description 7
- 239000000243 solution Substances 0.000 abstract 1
- 230000004888 barrier function Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000002040 relaxant effect Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】電界強度緩和層からの少数キャリアの注入を防
止してリカバリー電流を低減したＳｉＣショットキーダ
イオードを得る。 【解決手段】第１導電形のＳｉＣ半導体基体１と、前記
ＳｉＣ半導体基体の一方の主表面に所定間隔で前記Ｓｉ
Ｃ半導体基体とｐｎ接合を形成するように形成した第２
導電形の半導体層７１，７３と、前記ＳｉＣ半導体基体
の一方の主表面とショットキー接触するショットキー金
属５と、前記ＳｉＣ半導体基体の他方の主表面とオーム
性接触するカソード電極６からなるＳｉＣショットキー
ダイオードにおいて、前記第２導電形の半導体層７２と
前記ショットキー金属５との接触面はショットキー接触
である
止してリカバリー電流を低減したＳｉＣショットキーダ
イオードを得る。 【解決手段】第１導電形のＳｉＣ半導体基体１と、前記
ＳｉＣ半導体基体の一方の主表面に所定間隔で前記Ｓｉ
Ｃ半導体基体とｐｎ接合を形成するように形成した第２
導電形の半導体層７１，７３と、前記ＳｉＣ半導体基体
の一方の主表面とショットキー接触するショットキー金
属５と、前記ＳｉＣ半導体基体の他方の主表面とオーム
性接触するカソード電極６からなるＳｉＣショットキー
ダイオードにおいて、前記第２導電形の半導体層７２と
前記ショットキー金属５との接触面はショットキー接触
である
Description
【０００１】
【発明の属する技術分野】本発明はＳｉＣショットキー
ダイオードにかかり、特に高耐圧、大電流容量のＳｉＣ
ショットキーダイオードに関する。
ダイオードにかかり、特に高耐圧、大電流容量のＳｉＣ
ショットキーダイオードに関する。
【０００２】
【従来の技術】インバータ等の電力変換機器のスイッチ
ング周波数の高周波化に伴い、スイッチング素子および
スイッチング素子に並列接続する環流ダイオードあるい
はフリーホイルダイオードの高速化が求められている。
これらのダイオードは高電圧、大電流を低損失で整流す
ることが必要であり、通常はｐｎ接合ダイオードが用い
られる。しかし、ｐｎ接合ダイオードは通電時に少数キ
ャリアが蓄積され、この蓄積された少数キャリアはター
ンオフ時に発生する損失およびノイズの原因となり、前
記変換装置の高周波化を阻害する要因となっている。
ング周波数の高周波化に伴い、スイッチング素子および
スイッチング素子に並列接続する環流ダイオードあるい
はフリーホイルダイオードの高速化が求められている。
これらのダイオードは高電圧、大電流を低損失で整流す
ることが必要であり、通常はｐｎ接合ダイオードが用い
られる。しかし、ｐｎ接合ダイオードは通電時に少数キ
ャリアが蓄積され、この蓄積された少数キャリアはター
ンオフ時に発生する損失およびノイズの原因となり、前
記変換装置の高周波化を阻害する要因となっている。
【０００３】リカバリー特性を改善したｐｎ接合ダイオ
ードは種々開発されているが、前記少数キャリアの注入
を伴うｐｎ接合ダイオードではリカバリー時の逆電流の
低減には本質的な限界がある。
ードは種々開発されているが、前記少数キャリアの注入
を伴うｐｎ接合ダイオードではリカバリー時の逆電流の
低減には本質的な限界がある。
【０００４】このような問題に答える整流ダイオードと
して、ショットキーダイオードが挙げられる。ショット
キーダイオードは、半導体内部で電流を運ぶ単体が多数
キャリアのみであり、通電時に少数キャリアの注入およ
び蓄積がないため、ターンオフ時の逆電流をきわめて小
さくすることができる。
して、ショットキーダイオードが挙げられる。ショット
キーダイオードは、半導体内部で電流を運ぶ単体が多数
キャリアのみであり、通電時に少数キャリアの注入およ
び蓄積がないため、ターンオフ時の逆電流をきわめて小
さくすることができる。
【０００５】しかし、Ｓｉを基材とする従来のショット
キーダイオードは通電時のオン抵抗が高く、発生損失が
大きくなるため高電圧、大電流用の変換装置に適用する
ことは困難である。さらに、電流密度がある程度以上に
大きくなると、ショットキーダイオードであっても過剰
キャリアが蓄積されてリカバリー電流が大きくなる。
キーダイオードは通電時のオン抵抗が高く、発生損失が
大きくなるため高電圧、大電流用の変換装置に適用する
ことは困難である。さらに、電流密度がある程度以上に
大きくなると、ショットキーダイオードであっても過剰
キャリアが蓄積されてリカバリー電流が大きくなる。
【０００６】このような問題に答える基材として、Ｓｉ
Ｃが挙げられる。ＳｉＣは絶縁破壊電圧がＳｉの略１０
倍と大きいため、ドリフト層（後述するｎ−型層９３）
の厚みおよび抵抗率をそれぞれ１／１０以下に設定する
ことができる。このため耐圧が同じであればＳｉＣショ
ットキーダイオードのドリフト層の抵抗はＳｉの略１／
３００にすることができる。さらにバンドギャップ幅が
Ｓｉの略３倍と広いため高電流密度の順方向電流が流れ
ても少数キャリアは注入されない。このためリカバリー
電流が流れることはない。
Ｃが挙げられる。ＳｉＣは絶縁破壊電圧がＳｉの略１０
倍と大きいため、ドリフト層（後述するｎ−型層９３）
の厚みおよび抵抗率をそれぞれ１／１０以下に設定する
ことができる。このため耐圧が同じであればＳｉＣショ
ットキーダイオードのドリフト層の抵抗はＳｉの略１／
３００にすることができる。さらにバンドギャップ幅が
Ｓｉの略３倍と広いため高電流密度の順方向電流が流れ
ても少数キャリアは注入されない。このためリカバリー
電流が流れることはない。
【０００７】しかしながら、前記ＳｉＣを基材としたシ
ョットキーダイオードであっても、高温状態で逆耐電圧
近くの高電圧を印加すると、漏れ電流が増加し発生損失
が増大する。発生損失の増大が素子内で局部的に発生す
ると、部分的な熱暴走によって素子が破壊されることが
ある。
ョットキーダイオードであっても、高温状態で逆耐電圧
近くの高電圧を印加すると、漏れ電流が増加し発生損失
が増大する。発生損失の増大が素子内で局部的に発生す
ると、部分的な熱暴走によって素子が破壊されることが
ある。
【０００８】このようなショットキーダイオードの逆方
向漏れ電流を低減する技術として、Solid-State Electr
onics, Vol.28. No. 11, pp. 1089 - 1093 (1985)，B.
J. Baliga著、が知られている。この論文にはＳｉを基
材としたショットキーダイオードに適用したJunction-B
arrier-Controlled Schottky (JBS) Rectifier と称す
る技術が示されている。
向漏れ電流を低減する技術として、Solid-State Electr
onics, Vol.28. No. 11, pp. 1089 - 1093 (1985)，B.
J. Baliga著、が知られている。この論文にはＳｉを基
材としたショットキーダイオードに適用したJunction-B
arrier-Controlled Schottky (JBS) Rectifier と称す
る技術が示されている。
【０００９】図５は前記従来のショットキーダイオード
の概略構成を示す断面図である。図において、９１は半
導体基体、９２は高不純物濃度のｎ＋型層、９３は低不
純物濃度のｎ−型層であり、前記半導体基体９１は高不
純物濃度のｎ＋型層９２および低不純物濃度のｎ−型層
９３からなる。９４はショットキー電極９５周縁部の電
界集中を緩和するためのガードリングを形成するｐ＋型
層、９５はｎ−型層９３表面にショットキー接触するシ
ョットキー電極、９６はｎ＋型層９２にオーム性接触す
るカソード電極、９８は電界強度緩和層であり、電界緩
和層９８はｎ−型層９３とショットキー電極の接合部分
に所定間隔で分散配置したｐ＋型層からなる。この層は
逆電圧印加時に、それぞれのｐ＋型層９８とｎ−型層９
３により形成されるｐｎ接合からｎ−型層９３に向かっ
て拡がる空乏層が互いに重なる程度の間隔で配置する。
９５１はｎ−型層９３とショットキー電極９８の接合部
に形成されるショットキー障壁である。このように電界
緩和層９８を形成すると、ショットキー障壁９５１に印
加される逆電圧の電界強度を緩和し、ショットキー障壁
部分での漏れ電流を低減することができる。
の概略構成を示す断面図である。図において、９１は半
導体基体、９２は高不純物濃度のｎ＋型層、９３は低不
純物濃度のｎ−型層であり、前記半導体基体９１は高不
純物濃度のｎ＋型層９２および低不純物濃度のｎ−型層
９３からなる。９４はショットキー電極９５周縁部の電
界集中を緩和するためのガードリングを形成するｐ＋型
層、９５はｎ−型層９３表面にショットキー接触するシ
ョットキー電極、９６はｎ＋型層９２にオーム性接触す
るカソード電極、９８は電界強度緩和層であり、電界緩
和層９８はｎ−型層９３とショットキー電極の接合部分
に所定間隔で分散配置したｐ＋型層からなる。この層は
逆電圧印加時に、それぞれのｐ＋型層９８とｎ−型層９
３により形成されるｐｎ接合からｎ−型層９３に向かっ
て拡がる空乏層が互いに重なる程度の間隔で配置する。
９５１はｎ−型層９３とショットキー電極９８の接合部
に形成されるショットキー障壁である。このように電界
緩和層９８を形成すると、ショットキー障壁９５１に印
加される逆電圧の電界強度を緩和し、ショットキー障壁
部分での漏れ電流を低減することができる。
【００１０】
【発明が解決しようとする課題】前述のように、半導体
基体を構成するｎ−型層９３とショットキー電極の接合
部分に電界強度緩和層９８を複数個形成することによ
り、ショットキー障壁部分での漏れ電流を低減し、逆電
圧阻止特性を向上することができる。しかしながら、こ
の技術は、直ちにＳｉＣを基材としたショットキーダイ
オードに適用することはできない。
基体を構成するｎ−型層９３とショットキー電極の接合
部分に電界強度緩和層９８を複数個形成することによ
り、ショットキー障壁部分での漏れ電流を低減し、逆電
圧阻止特性を向上することができる。しかしながら、こ
の技術は、直ちにＳｉＣを基材としたショットキーダイ
オードに適用することはできない。
【００１１】すなわち、ショットキー電極９５にカソー
ド電極９６に対して正電位となる電圧を印加して前記シ
ョットキー接合を順方向バイアスすると、ショットキー
障壁９５１の部分では、多数キャリアの電子がショット
キー障壁を越えてｎ−層９３からショットキー電極９５
へ流れて順方向電流が流れる。また、ショットキー電極
９５とＰ＋型層９８が接触する部分には、通常トンネル
電流が流れる。このトンネル電流はＰ＋型層９８とｎ−
層９３からなるｐｎ接合を順方向にバイアスし、該ｐｎ
接合を横切って流れるホール電流となる。このため、ｎ
−層９３内に少数キャリアであるホールが蓄積され、結
果としてリカバリー電流の著しい増大を引き起こすこと
になる。
ド電極９６に対して正電位となる電圧を印加して前記シ
ョットキー接合を順方向バイアスすると、ショットキー
障壁９５１の部分では、多数キャリアの電子がショット
キー障壁を越えてｎ−層９３からショットキー電極９５
へ流れて順方向電流が流れる。また、ショットキー電極
９５とＰ＋型層９８が接触する部分には、通常トンネル
電流が流れる。このトンネル電流はＰ＋型層９８とｎ−
層９３からなるｐｎ接合を順方向にバイアスし、該ｐｎ
接合を横切って流れるホール電流となる。このため、ｎ
−層９３内に少数キャリアであるホールが蓄積され、結
果としてリカバリー電流の著しい増大を引き起こすこと
になる。
【００１２】本発明は前記問題点に鑑みてなされたもの
で、電界強度緩和層からの少数キャリアの注入を防止し
てリカバリー電流を低減したＳｉＣショットキーダイオ
ードを得る。
で、電界強度緩和層からの少数キャリアの注入を防止し
てリカバリー電流を低減したＳｉＣショットキーダイオ
ードを得る。
【００１３】
【課題を解決するための手段】本発明は、上記の課題を
解決するために次のような手段を採用した。
解決するために次のような手段を採用した。
【００１４】第１導電形のＳｉＣ半導体基体と、該Ｓｉ
Ｃ半導体基体の一方の主表面に所定間隔で前記ＳｉＣ半
導体基体とｐｎ接合を形成するように形成した第２導電
形の半導体層と、前記ＳｉＣ半導体基体の前記一方の主
表面とショットキー接触するショットキー金属と、前記
ＳｉＣ半導体基体の他方の主表面とオーム性接触するカ
ソード電極からなるＳｉＣショットキーダイオードにお
いて、前記第２導電形の半導体層と前記ショットキー金
属との接触面はショットキー接触であることを特徴とす
る。
Ｃ半導体基体の一方の主表面に所定間隔で前記ＳｉＣ半
導体基体とｐｎ接合を形成するように形成した第２導電
形の半導体層と、前記ＳｉＣ半導体基体の前記一方の主
表面とショットキー接触するショットキー金属と、前記
ＳｉＣ半導体基体の他方の主表面とオーム性接触するカ
ソード電極からなるＳｉＣショットキーダイオードにお
いて、前記第２導電形の半導体層と前記ショットキー金
属との接触面はショットキー接触であることを特徴とす
る。
【００１５】また、第１導電形のＳｉＣ半導体基体と、
該ＳｉＣ半導体基体の一方の主表面に所定間隔で前記Ｓ
ｉＣ半導体基体とｐｎ接合を形成するように形成した第
２導電形の半導体層と、前記ＳｉＣ半導体基体の前記一
方の主表面とショットキー接触するショットキー金属
と、前記ＳｉＣ半導体基体の他方の主表面とオーム性接
触するカソード電極からなるＳｉＣショットキーダイオ
ードにおいて、前記第２導電形の半導体層の前記ショッ
トキー金属との接触面の不純物濃度はは低濃度であるこ
とを特徴とする。
該ＳｉＣ半導体基体の一方の主表面に所定間隔で前記Ｓ
ｉＣ半導体基体とｐｎ接合を形成するように形成した第
２導電形の半導体層と、前記ＳｉＣ半導体基体の前記一
方の主表面とショットキー接触するショットキー金属
と、前記ＳｉＣ半導体基体の他方の主表面とオーム性接
触するカソード電極からなるＳｉＣショットキーダイオ
ードにおいて、前記第２導電形の半導体層の前記ショッ
トキー金属との接触面の不純物濃度はは低濃度であるこ
とを特徴とする。
【００１６】また、前記ＳｉＣショットキーダイオード
において、前記第２導電形の半導体層の前記ショットキ
ー金属との接触面の不純物濃度はは１×１０17／ｃｍ3
以下であることを特徴とする。
において、前記第２導電形の半導体層の前記ショットキ
ー金属との接触面の不純物濃度はは１×１０17／ｃｍ3
以下であることを特徴とする。
【００１７】また、前記ＳｉＣショットキーダイオード
において、前記第２導電形の半導体層は、前記ＳｉＣ半
導体基体の一方の主表面に所定間隔で前記ＳｉＣ半導体
基体とｐｎ接合を形成するように形成した第２導電形の
第１半導体領域と、該第１半導体領域上に第１半導体領
域を覆うように形成した第１半導体領域よりも低不純物
濃度の第２半導体領域からなることを特徴とする。
において、前記第２導電形の半導体層は、前記ＳｉＣ半
導体基体の一方の主表面に所定間隔で前記ＳｉＣ半導体
基体とｐｎ接合を形成するように形成した第２導電形の
第１半導体領域と、該第１半導体領域上に第１半導体領
域を覆うように形成した第１半導体領域よりも低不純物
濃度の第２半導体領域からなることを特徴とする。
【００１８】また、前記ＳｉＣショットキーダイオード
において、前記第２半導体領域の不純物濃度は１×１０
17／ｃｍ3以下であることを特徴とする。
において、前記第２半導体領域の不純物濃度は１×１０
17／ｃｍ3以下であることを特徴とする。
【００１９】
【発明の実施の形態】以下に本発明の実施形態を図１を
用いて説明する。図１は本発明の実施形態にかかるＳｉ
Ｃショットキーダイオードを示す図である。図におい
て、１は平行平板状のＳｉＣ半導体基体であり、ｎ−型
層３およびｎ＋型層２からなる。２は不純物濃度略３×
１０19／ｃｍ3、厚さ略２００μｍの低抵抗のｎ＋型層、
３は不純物濃度略１×１０16／ｃｍ3、厚さ略１２μｍ
の高抵抗のｎ−型層、４はｎ−型層３のショットキー電
極５周縁部に、ボロンをイオン注入して形成したイオン
注入量略１×１０15／ｃｍ2、深さ略０．５μｍのｐ＋
型層である。ｐ＋型４はショットキー電極５周縁部の電
界集中を緩和するためのガードリングを構成する。な
お、ｐ＋型層４はショットキー電極５に低抵抗でオーム
接触する。図ではｐ＋型層４を通常よく使われているガ
ードリング構造で示したが、他の構造、例えばフィール
ドリミッティングリング（ＦＬＲ）、フィールドプレー
ト（ＦＰ）、またはジャンクション・ターミネーション
・エクステンション（ＪＴＥ）などを用いることができ
る。
用いて説明する。図１は本発明の実施形態にかかるＳｉ
Ｃショットキーダイオードを示す図である。図におい
て、１は平行平板状のＳｉＣ半導体基体であり、ｎ−型
層３およびｎ＋型層２からなる。２は不純物濃度略３×
１０19／ｃｍ3、厚さ略２００μｍの低抵抗のｎ＋型層、
３は不純物濃度略１×１０16／ｃｍ3、厚さ略１２μｍ
の高抵抗のｎ−型層、４はｎ−型層３のショットキー電
極５周縁部に、ボロンをイオン注入して形成したイオン
注入量略１×１０15／ｃｍ2、深さ略０．５μｍのｐ＋
型層である。ｐ＋型４はショットキー電極５周縁部の電
界集中を緩和するためのガードリングを構成する。な
お、ｐ＋型層４はショットキー電極５に低抵抗でオーム
接触する。図ではｐ＋型層４を通常よく使われているガ
ードリング構造で示したが、他の構造、例えばフィール
ドリミッティングリング（ＦＬＲ）、フィールドプレー
ト（ＦＰ）、またはジャンクション・ターミネーション
・エクステンション（ＪＴＥ）などを用いることができ
る。
【００２０】５はＴｉ／Ａｌ（ＴｉおよびＡｌからなる
積層電極）あるいはＰｔ等からなるショットキー電極、
５１はｎ−型層３とショットキー電極８の接合部に形成
されるショットキー障壁であり、該ショットキー障壁５
１により整流作用が得られる。５２はショットキー電極
８と後述するｐ−型層７２との接合部に形成されるショ
ットキー障壁、６はｎ＋型層２にオーム性接触するカソ
ード電極、７１はボロンを注入して形成した深さ略１μ
ｍ、幅略１μｍの比較的高濃度のｐ型層であり、ＳｉＣ
半導体基体表面に所定間隔で前記ＳｉＣ半導体基体１と
ｐｎ接合を形成する。７２はｐ＋型層７１上にショット
キー金属５と接触して形成したｐ−型層であり、ｐ−型
層７２の不純物濃度は１×１０17／ｃｍ3以下である。
７３はｐ＋型層７１およびｐ−型層７２とｎ−型層３間
に形成されるｐｎ接合である。
積層電極）あるいはＰｔ等からなるショットキー電極、
５１はｎ−型層３とショットキー電極８の接合部に形成
されるショットキー障壁であり、該ショットキー障壁５
１により整流作用が得られる。５２はショットキー電極
８と後述するｐ−型層７２との接合部に形成されるショ
ットキー障壁、６はｎ＋型層２にオーム性接触するカソ
ード電極、７１はボロンを注入して形成した深さ略１μ
ｍ、幅略１μｍの比較的高濃度のｐ型層であり、ＳｉＣ
半導体基体表面に所定間隔で前記ＳｉＣ半導体基体１と
ｐｎ接合を形成する。７２はｐ＋型層７１上にショット
キー金属５と接触して形成したｐ−型層であり、ｐ−型
層７２の不純物濃度は１×１０17／ｃｍ3以下である。
７３はｐ＋型層７１およびｐ−型層７２とｎ−型層３間
に形成されるｐｎ接合である。
【００２１】ショットキー電極５にカソード電極６に対
して負の電位すなわち逆電圧を印加すると、電子の流れ
は前記ショットキー障壁５１により阻止される。このと
きショットキー電極５の周縁部に設けたｐ＋型層４はシ
ョットキー電極５の周縁部に掛かる電界集中を緩和して
降伏電圧の低下を防止する。
して負の電位すなわち逆電圧を印加すると、電子の流れ
は前記ショットキー障壁５１により阻止される。このと
きショットキー電極５の周縁部に設けたｐ＋型層４はシ
ョットキー電極５の周縁部に掛かる電界集中を緩和して
降伏電圧の低下を防止する。
【００２２】逆方向電圧印加時において、空乏層はショ
ットキー障壁５１からｎ−型層３内に拡がる。同時に空
乏層はｐｎ接合７３からも拡がる。逆電圧が略５００Ｖ
において、隣接するｐｎ接合７３から拡がる空乏層が重
なる。逆電圧をさらに増加すると、空乏層はｎ−型層３
内をｎ＋型層２に向かって一様に拡がる。逆電圧が略１
２００Ｖにおいて空乏層の先端はｎ＋型層２に達し、素
子はパンチスルーにより降伏する。
ットキー障壁５１からｎ−型層３内に拡がる。同時に空
乏層はｐｎ接合７３からも拡がる。逆電圧が略５００Ｖ
において、隣接するｐｎ接合７３から拡がる空乏層が重
なる。逆電圧をさらに増加すると、空乏層はｎ−型層３
内をｎ＋型層２に向かって一様に拡がる。逆電圧が略１
２００Ｖにおいて空乏層の先端はｎ＋型層２に達し、素
子はパンチスルーにより降伏する。
【００２３】ショットキー障壁に印加される逆方向電界
は、はじめは逆電圧の増加とともに強くなるが、ｐ＋型
層７１から拡がる空乏層が重なる電圧（５００Ｖ）以上
の逆電圧ではこの部分のピンチオフ効果によってさらに
高い電界が印加されることはない。このため、逆方向高
電圧印加時のショットキー障壁における逆方向漏れ電流
の増加を抑制することができる。
は、はじめは逆電圧の増加とともに強くなるが、ｐ＋型
層７１から拡がる空乏層が重なる電圧（５００Ｖ）以上
の逆電圧ではこの部分のピンチオフ効果によってさらに
高い電界が印加されることはない。このため、逆方向高
電圧印加時のショットキー障壁における逆方向漏れ電流
の増加を抑制することができる。
【００２４】また、ショットキー障壁５１に、ショット
キー電極５がカソード電極６に対して正の電位すなわち
順方向電圧を印加すると、ショットキー障壁電圧（略
０．１ないし０．５Ｖ）を越えて電子がｎ−型層３から
ショットキー電極５に流れて、ショットキー電極５とカ
ソード６間が導通する。
キー電極５がカソード電極６に対して正の電位すなわち
順方向電圧を印加すると、ショットキー障壁電圧（略
０．１ないし０．５Ｖ）を越えて電子がｎ−型層３から
ショットキー電極５に流れて、ショットキー電極５とカ
ソード６間が導通する。
【００２５】このとき、ショットキー電極５とｐ−型層
７２およびｐ＋型層７１間が通電すると、ｐｎ接合７３
が順方向バイアスされて、該ｐｎ接合７３を介してｎ−
型層３に向けてホールの注入が行われて、ｎ−型層３に
少数キャリアが蓄積する。
７２およびｐ＋型層７１間が通電すると、ｐｎ接合７３
が順方向バイアスされて、該ｐｎ接合７３を介してｎ−
型層３に向けてホールの注入が行われて、ｎ−型層３に
少数キャリアが蓄積する。
【００２６】本実施形態においては、ショットキー電極
５とｐ＋型層７１間にｐ−型層７２を形成する。そして
ｐ−型層７２のショットキー電極と接する面の不純物濃
度は１×１０17／ｃｍ3以下とする。不純物濃度をこの
ように設定することにより、ショットキー電極５および
ｐ−型層７２間にショットキー障壁５２を形成する。
５とｐ＋型層７１間にｐ−型層７２を形成する。そして
ｐ−型層７２のショットキー電極と接する面の不純物濃
度は１×１０17／ｃｍ3以下とする。不純物濃度をこの
ように設定することにより、ショットキー電極５および
ｐ−型層７２間にショットキー障壁５２を形成する。
【００２７】ショットキー電極５およびｎ−型層３間に
印加した前記順方向電圧、すなわちショットキー障壁５
１を順バイアスする順バイアス電圧は、前記ショットキ
ー障壁５２を逆バイアスする電圧である。また、ショッ
トキー障壁５２を形成するｐ−型層７２の不純物濃度は
十分低いので、逆バイアス状態での漏れ電流は少ない。
したがって、ショットキー障壁５２部分の通電に起因す
るｐ＋型層７１からｎ−型層３へのホールの注入は抑制
されて、少数キャリアの蓄積が抑制できる。
印加した前記順方向電圧、すなわちショットキー障壁５
１を順バイアスする順バイアス電圧は、前記ショットキ
ー障壁５２を逆バイアスする電圧である。また、ショッ
トキー障壁５２を形成するｐ−型層７２の不純物濃度は
十分低いので、逆バイアス状態での漏れ電流は少ない。
したがって、ショットキー障壁５２部分の通電に起因す
るｐ＋型層７１からｎ−型層３へのホールの注入は抑制
されて、少数キャリアの蓄積が抑制できる。
【００２８】前述したように逆方向電圧印加時に、逆方
向印加電圧増加とともにｐｎ接合７３から空乏層が順次
拡大する。このとき、ｐ＋型層７１の濃度は高いので、
ｐ＋型層７１内に拡がる空乏層少なく、空乏層の多くは
ｎ−型層３内に拡がる。隣接するｐｎ接合７３から拡が
る空乏層が重なる電圧以上の逆電圧においては、この部
分のピンチオフ効果によってショットキー障壁５１にか
かる電界強度を小さくして漏れ電流の増大を防止できる
ことは前述の通りである。
向印加電圧増加とともにｐｎ接合７３から空乏層が順次
拡大する。このとき、ｐ＋型層７１の濃度は高いので、
ｐ＋型層７１内に拡がる空乏層少なく、空乏層の多くは
ｎ−型層３内に拡がる。隣接するｐｎ接合７３から拡が
る空乏層が重なる電圧以上の逆電圧においては、この部
分のピンチオフ効果によってショットキー障壁５１にか
かる電界強度を小さくして漏れ電流の増大を防止できる
ことは前述の通りである。
【００２９】図２は本発明の第２の実施形態にかかるＳ
ｉＣショットキーダイオードを示す図である。図におい
て、７４はｐ−型層であり、ｐ＋型層７１上にショット
キー電極５と接触して形成する。ｐ−型層７４の不純物
濃度は１×１０17／ｃｍ3以下である。また、ｐ−型層
７４は前記ｐ＋型層７１の表面を覆うように形成する。
なお、図において図２に示される部分と同一部分につい
ては同一符号を付してその説明を省略する。
ｉＣショットキーダイオードを示す図である。図におい
て、７４はｐ−型層であり、ｐ＋型層７１上にショット
キー電極５と接触して形成する。ｐ−型層７４の不純物
濃度は１×１０17／ｃｍ3以下である。また、ｐ−型層
７４は前記ｐ＋型層７１の表面を覆うように形成する。
なお、図において図２に示される部分と同一部分につい
ては同一符号を付してその説明を省略する。
【００３０】図に示すように、ｐ−型層７４は前記ｐ＋
型層７１の表面を覆うように形成するので、ショットキ
ー電極５とｐ＋型層７３間には必ずｐ−型層７４が介在
することになる。したがって、ショットキー電極５とｐ
＋型層７１は直接接触しないため、ショットキー電極５
からｐ＋型層７１に向かって直接流れるリーク電流を抑
制することができ、リーク電流に基づくホールの注入を
阻止することができる。
型層７１の表面を覆うように形成するので、ショットキ
ー電極５とｐ＋型層７３間には必ずｐ−型層７４が介在
することになる。したがって、ショットキー電極５とｐ
＋型層７１は直接接触しないため、ショットキー電極５
からｐ＋型層７１に向かって直接流れるリーク電流を抑
制することができ、リーク電流に基づくホールの注入を
阻止することができる。
【００３１】また、前記ｐ−型層７４はｎ−型層３の表
面に形成するので、ｐ−型層７４の製作工程にエピタキ
シャル成長法が適用できる。このためｐ−型層７４の不
純物濃度を高精度に制御することができる。
面に形成するので、ｐ−型層７４の製作工程にエピタキ
シャル成長法が適用できる。このためｐ−型層７４の不
純物濃度を高精度に制御することができる。
【００３２】図３は本発明の第２の実施形態にかかるＳ
ｉＣショットキーダイオードの製作工程を示す図であ
る。なお、図において図２に示される部分と同一部分に
ついては同一符号を付してその説明を省略する。
ｉＣショットキーダイオードの製作工程を示す図であ
る。なお、図において図２に示される部分と同一部分に
ついては同一符号を付してその説明を省略する。
【００３３】まず、図３（ａ）に示すように半導体基体
１を用意する。図では半導体基体１を構成するｎ−型層
３のみを示す。次に、図３（ｂ）に示すように、ｎ−型
層３表面よりボロンを選択的にイオン注入してｐ＋型層
７１を形成する。注入量は１×１０15／ｃｍ2、打ち込
みエネルギーは５０ｋｅＶ、３０ｋｅＶ、１０ｋｅＶの
３段階で注入して、ボックス状の不純物濃度分布を得
る。次いで略１５００℃でアニールを行って活性化処理
する。次に図３（ｃ）に示すように、ボロンをドーパン
トとしてエピタキシャル成長法により、濃度１×１０17
／ｃｍ3、厚み略０．２μｍのｐ−型層７４を形成す
る。次に図３（ｄ）に示すように、前記ｐ−型層７４の
ｐ＋型層７１接する部分以外の部分を選択的に除去す
る。次に図３（ｅ）に示すように、ＴｉおよびＡｌを順
次積層してＴｉ／Ａｌからなるショットキー電極５を形
成する。
１を用意する。図では半導体基体１を構成するｎ−型層
３のみを示す。次に、図３（ｂ）に示すように、ｎ−型
層３表面よりボロンを選択的にイオン注入してｐ＋型層
７１を形成する。注入量は１×１０15／ｃｍ2、打ち込
みエネルギーは５０ｋｅＶ、３０ｋｅＶ、１０ｋｅＶの
３段階で注入して、ボックス状の不純物濃度分布を得
る。次いで略１５００℃でアニールを行って活性化処理
する。次に図３（ｃ）に示すように、ボロンをドーパン
トとしてエピタキシャル成長法により、濃度１×１０17
／ｃｍ3、厚み略０．２μｍのｐ−型層７４を形成す
る。次に図３（ｄ）に示すように、前記ｐ−型層７４の
ｐ＋型層７１接する部分以外の部分を選択的に除去す
る。次に図３（ｅ）に示すように、ＴｉおよびＡｌを順
次積層してＴｉ／Ａｌからなるショットキー電極５を形
成する。
【００３４】図４は本発明の第３の実施形態にかかるＳ
ｉＣショットキーダイオードを示す図である。図におい
て７２ａはｐ＋型層７２のショットキー電極との接触部
分であり、該接触部分の不純物濃度は１×１０17 ／ｃ
ｍ3以下である。このように接触部分７２ａの不純物濃
度を設定することにより前記接触部分７２ａにショット
キー接触を得ることができる。なお、図において図１に
示される部分と同一部分については同一符号を付してそ
の説明を省略する。前記ｐ＋型層７２のショットキー電
極との接触部分７２ａの濃度分布は、ｐ＋型層７２をボ
ロンなどのイオン打ち込み法で形成する際に、低エネル
ギー、すなわちボロンが前記接触部分に止まる程度のエ
ネルギーでの打ち込み量を調整することにより容易に得
ることができる。
ｉＣショットキーダイオードを示す図である。図におい
て７２ａはｐ＋型層７２のショットキー電極との接触部
分であり、該接触部分の不純物濃度は１×１０17 ／ｃ
ｍ3以下である。このように接触部分７２ａの不純物濃
度を設定することにより前記接触部分７２ａにショット
キー接触を得ることができる。なお、図において図１に
示される部分と同一部分については同一符号を付してそ
の説明を省略する。前記ｐ＋型層７２のショットキー電
極との接触部分７２ａの濃度分布は、ｐ＋型層７２をボ
ロンなどのイオン打ち込み法で形成する際に、低エネル
ギー、すなわちボロンが前記接触部分に止まる程度のエ
ネルギーでの打ち込み量を調整することにより容易に得
ることができる。
【００３５】以上の説明では、半導体基体の導電型をｎ
型として説明したが、前記各層の導電型を逆導電型に設
定すれば、ｐ型半導体基体においても同様に適用でき
る。
型として説明したが、前記各層の導電型を逆導電型に設
定すれば、ｐ型半導体基体においても同様に適用でき
る。
【００３６】
【発明の効果】以上説明したように本発明によれば、逆
方向漏れ電流を低減することができるとともにリカバリ
ー電流を低減することができる。
方向漏れ電流を低減することができるとともにリカバリ
ー電流を低減することができる。
【図１】本発明の第１の実施形態にかかるＳｉＣショッ
トキーダイオードを示す図である。
トキーダイオードを示す図である。
【図２】本発明の第２の実施形態にかかるＳｉＣショッ
トキーダイオードを示す図である。
トキーダイオードを示す図である。
【図３】本発明の第２の実施形態にかかるＳｉＣショッ
トキーダイオードの製作工程を示す図である。
トキーダイオードの製作工程を示す図である。
【図４】本発明の第３の実施形態にかかるＳｉＣショッ
トキーダイオードを示す図である。
トキーダイオードを示す図である。
【図５】従来のショットキーダイオードを示す図であ
る。
る。
１ 半導体基体 ２ ｎ＋型層 ３ ｎ−型層 ４ ガードリングを形成するｐ＋型層 ５ ショットキー電極 ６ カソード電極 ８ 電界強度緩和層 ５１ ショットキー障壁 ７１ ｐ型層 ７２ ｐ−型層 ７２ａ ｐ＋型層とショットキー電極の接触部分 ７３ ｐｎ接合
───────────────────────────────────────────────────── フロントページの続き (72)発明者 菅原 良孝 大阪府大阪市北区中之島３丁目３番22号 関西電力株式会社内 (72)発明者 浅野 勝則 大阪府大阪市北区中之島３丁目３番22号 関西電力株式会社内 Ｆターム(参考） 4M104 AA10 BB14 CC03 DD26 DD43 DD81 FF02 FF10 FF13 FF35 GG03 HH18 HH20
Claims (5)
- 【請求項１】 第１導電形のＳｉＣ半導体基体と、 該ＳｉＣ半導体基体の一方の主表面に所定間隔で前記Ｓ
ｉＣ半導体基体とｐｎ接合を形成するように形成した第
２導電形の半導体層と、 前記ＳｉＣ半導体基体の前記一方の主表面とショットキ
ー接触するショットキー金属と、 前記ＳｉＣ半導体基体の他方の主表面とオーム性接触す
るカソード電極からなるＳｉＣショットキーダイオード
において、 前記第２導電形の半導体層と前記ショットキー金属との
接触面はショットキー接触であることを特徴とするＳｉ
Ｃショットキーダイオード。 - 【請求項２】 第１導電形のＳｉＣ半導体基体と、 該ＳｉＣ半導体基体の一方の主表面に所定間隔で前記Ｓ
ｉＣ半導体基体とｐｎ接合を形成するように形成した第
２導電形の半導体層と、 前記ＳｉＣ半導体基体の前記一方の主表面とショットキ
ー接触するショットキー金属と、 前記ＳｉＣ半導体基体の他方の主表面とオーム性接触す
るカソード電極からなるＳｉＣショットキーダイオード
において、 前記第２導電形の半導体層の前記ショットキー金属との
接触面の不純物濃度はは低濃度であることを特徴とする
ＳｉＣショットキーダイオード。 - 【請求項３】 請求項１ないし請求項２の何れか１の記
載において、 前記第２導電形の半導体層の前記ショットキー金属との
接触面の不純物濃度はは１×１０17／ｃｍ3以下である
ことを特徴とするＳｉＣショットキーダイオード。 - 【請求項４】 請求項２の記載において、 前記第２導電形の半導体層は、前記ＳｉＣ半導体基体の
一方の主表面に所定間隔で前記ＳｉＣ半導体基体とｐｎ
接合を形成するように形成した第２導電形の第１半導体
領域と、 該第１半導体領域上に第１半導体領域を覆うように形成
した第１半導体領域よりも低不純物濃度の第２半導体領
域からなることを特徴とするＳｉＣショットキーダイオ
ード。 - 【請求項５】 請求項４の記載において、 前記第２半導体領域の不純物濃度は１×１０17／ｃｍ3
以下であることを特徴とするＳｉＣショットキーダイオ
ード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26041699A JP3630594B2 (ja) | 1999-09-14 | 1999-09-14 | ＳｉＣショットキーダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26041699A JP3630594B2 (ja) | 1999-09-14 | 1999-09-14 | ＳｉＣショットキーダイオード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001085704A true JP2001085704A (ja) | 2001-03-30 |
| JP3630594B2 JP3630594B2 (ja) | 2005-03-16 |
Family
ID=17347642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26041699A Expired - Fee Related JP3630594B2 (ja) | 1999-09-14 | 1999-09-14 | ＳｉＣショットキーダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3630594B2 (ja) |
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002203955A (ja) * | 2000-12-28 | 2002-07-19 | Nippon Inter Electronics Corp | 半導体装置 |
| JP2002319685A (ja) * | 2001-04-20 | 2002-10-31 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| FR2832547A1 (fr) * | 2001-11-21 | 2003-05-23 | St Microelectronics Sa | Procede de realisation d'une diode schottky sur substrat de carbure de silicium |
| JP2003168653A (ja) * | 2001-12-03 | 2003-06-13 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2004335815A (ja) * | 2003-05-09 | 2004-11-25 | Mitsubishi Electric Corp | 炭化珪素ショットキーバリアダイオードの製造方法 |
| JP2006173255A (ja) * | 2004-12-14 | 2006-06-29 | Nippon Inter Electronics Corp | 半導体装置及びその製造方法 |
| EP1880423A2 (en) * | 2005-05-11 | 2008-01-23 | Cree, Inc. | Silicon carbide junction barrier schottky diodes with suppressed minority carrier injection |
| EP1885000A2 (en) | 2006-08-01 | 2008-02-06 | Cree Inc. | Semiconductor devices including Schottky diodes with controlled breakdown and methods of fabricating same |
| EP1944810A2 (en) | 2007-01-11 | 2008-07-16 | Kabushiki Kaisha Toshiba | SiC schottky barrier semiconductor device |
| EP2110857A1 (en) * | 2007-01-31 | 2009-10-21 | The Kansai Electric Power Co., Inc. | Bipolar semiconductor device, method for manufacturing the bipolar semiconductor device and method for controlling zener voltage |
| US7816733B2 (en) | 2007-05-10 | 2010-10-19 | Denso Corporation | SiC semiconductor having junction barrier schottky device |
| US7863682B2 (en) | 2007-05-10 | 2011-01-04 | Denso Corporation | SIC semiconductor having junction barrier Schottky diode |
| US8193848B2 (en) | 2009-06-02 | 2012-06-05 | Cree, Inc. | Power switching devices having controllable surge current capabilities |
| US8232558B2 (en) | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
| JP2012182391A (ja) * | 2011-03-02 | 2012-09-20 | Toyota Motor Corp | 半導体装置 |
| JP2013501366A (ja) * | 2009-08-05 | 2013-01-10 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体装置 |
| US8415671B2 (en) | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
| US8432012B2 (en) | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
| US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
| US8629509B2 (en) | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
| US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
| US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
| US8969993B2 (en) | 2012-09-06 | 2015-03-03 | Sumitomo Electric Industries, Ltd. | Wide gap semiconductor device and method for manufacturing same |
| CN104851920A (zh) * | 2014-02-17 | 2015-08-19 | 株式会社东芝 | 半导体装置以及其制造方法 |
| US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101186920B1 (ko) * | 2009-10-28 | 2012-10-02 | 미쓰비시덴키 가부시키가이샤 | 탄화 규소 반도체장치 |
-
1999
- 1999-09-14 JP JP26041699A patent/JP3630594B2/ja not_active Expired - Fee Related
Cited By (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002203955A (ja) * | 2000-12-28 | 2002-07-19 | Nippon Inter Electronics Corp | 半導体装置 |
| JP2002319685A (ja) * | 2001-04-20 | 2002-10-31 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| FR2832547A1 (fr) * | 2001-11-21 | 2003-05-23 | St Microelectronics Sa | Procede de realisation d'une diode schottky sur substrat de carbure de silicium |
| EP1315202A1 (fr) * | 2001-11-21 | 2003-05-28 | STMicroelectronics S.A. | Procédé de réalisation d'une diode schottky sur substrat de carbure de silicium |
| US7101739B2 (en) | 2001-11-21 | 2006-09-05 | Stmicroelectronics S.A. | Method for forming a schottky diode on a silicon carbide substrate |
| JP2003168653A (ja) * | 2001-12-03 | 2003-06-13 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2004335815A (ja) * | 2003-05-09 | 2004-11-25 | Mitsubishi Electric Corp | 炭化珪素ショットキーバリアダイオードの製造方法 |
| JP4506100B2 (ja) * | 2003-05-09 | 2010-07-21 | 三菱電機株式会社 | 炭化珪素ショットキーバリアダイオードの製造方法 |
| JP2006173255A (ja) * | 2004-12-14 | 2006-06-29 | Nippon Inter Electronics Corp | 半導体装置及びその製造方法 |
| KR101503527B1 (ko) * | 2005-05-11 | 2015-03-17 | 크리 인코포레이티드 | 소수 운반자 주입이 억제된 실리콘 카바이드 정션 장벽쇼트키 다이오드 |
| EP1880423B1 (en) * | 2005-05-11 | 2018-07-04 | Cree, Inc. | Silicon carbide junction barrier schottky diodes with suppressed minority carrier injection |
| JP2008541459A (ja) * | 2005-05-11 | 2008-11-20 | クリー インコーポレイテッド | 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード |
| EP1880423A2 (en) * | 2005-05-11 | 2008-01-23 | Cree, Inc. | Silicon carbide junction barrier schottky diodes with suppressed minority carrier injection |
| US8901699B2 (en) | 2005-05-11 | 2014-12-02 | Cree, Inc. | Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection |
| JP2012070012A (ja) * | 2005-05-11 | 2012-04-05 | Cree Inc | 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード |
| EP2418685B1 (en) * | 2006-08-01 | 2020-05-06 | Cree, Inc. | Semiconductor devices including Schottky diodes with controlled breakdown and methods of fabricating same |
| EP1885000B1 (en) * | 2006-08-01 | 2018-08-22 | Cree, Inc. | Semiconductor devices including Schottky diodes with controlled breakdown and methods of fabricating same |
| US8330244B2 (en) | 2006-08-01 | 2012-12-11 | Cree, Inc. | Semiconductor devices including Schottky diodes having doped regions arranged as islands and methods of fabricating same |
| EP1885000A2 (en) | 2006-08-01 | 2008-02-06 | Cree Inc. | Semiconductor devices including Schottky diodes with controlled breakdown and methods of fabricating same |
| US8432012B2 (en) | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
| US7508045B2 (en) | 2007-01-11 | 2009-03-24 | Kabushiki Kaisha Toshiba | SiC Schottky barrier semiconductor device |
| EP1944810A3 (en) * | 2007-01-11 | 2009-03-11 | Kabushiki Kaisha Toshiba | SiC schottky barrier semiconductor device |
| EP1944810A2 (en) | 2007-01-11 | 2008-07-16 | Kabushiki Kaisha Toshiba | SiC schottky barrier semiconductor device |
| EP2110857A4 (en) * | 2007-01-31 | 2011-06-15 | Kansai Electric Power Co | BIPOLAR SEMICONDUCTOR ELEMENT, METHOD FOR PRODUCING THE BIPOLAR SEMICONDUCTOR ELEMENT AND METHOD FOR CONTROLLING THE ZENER VOLTAGE |
| EP2110857A1 (en) * | 2007-01-31 | 2009-10-21 | The Kansai Electric Power Co., Inc. | Bipolar semiconductor device, method for manufacturing the bipolar semiconductor device and method for controlling zener voltage |
| US8178949B2 (en) | 2007-01-31 | 2012-05-15 | The Kansai Electric Power Co., Inc. | Bipolar semiconductor device, method for producing the same, and method for controlling Zener voltage |
| US7816733B2 (en) | 2007-05-10 | 2010-10-19 | Denso Corporation | SiC semiconductor having junction barrier schottky device |
| US7863682B2 (en) | 2007-05-10 | 2011-01-04 | Denso Corporation | SIC semiconductor having junction barrier Schottky diode |
| US8232558B2 (en) | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
| US8653534B2 (en) | 2008-05-21 | 2014-02-18 | Cree, Inc. | Junction Barrier Schottky diodes with current surge capability |
| US8629509B2 (en) | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
| US8193848B2 (en) | 2009-06-02 | 2012-06-05 | Cree, Inc. | Power switching devices having controllable surge current capabilities |
| EP2462621B1 (de) * | 2009-08-05 | 2016-08-17 | Robert Bosch GmbH | Halbleiteranordnung mit einer schottky-diode |
| US8836072B2 (en) | 2009-08-05 | 2014-09-16 | Robert Bosch Gmbh | Semiconductor system including a schottky diode |
| JP2013501366A (ja) * | 2009-08-05 | 2013-01-10 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体装置 |
| US9595618B2 (en) | 2010-03-08 | 2017-03-14 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US8415671B2 (en) | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
| JP2012182391A (ja) * | 2011-03-02 | 2012-09-20 | Toyota Motor Corp | 半導体装置 |
| US9231122B2 (en) | 2011-09-11 | 2016-01-05 | Cree, Inc. | Schottky diode |
| US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
| US9865750B2 (en) | 2011-09-11 | 2018-01-09 | Cree, Inc. | Schottky diode |
| US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
| US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
| US8969993B2 (en) | 2012-09-06 | 2015-03-03 | Sumitomo Electric Industries, Ltd. | Wide gap semiconductor device and method for manufacturing same |
| CN104851920A (zh) * | 2014-02-17 | 2015-08-19 | 株式会社东芝 | 半导体装置以及其制造方法 |
| JP2015153958A (ja) * | 2014-02-17 | 2015-08-24 | 株式会社東芝 | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3630594B2 (ja) | 2005-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3630594B2 (ja) | ＳｉＣショットキーダイオード | |
| JP3943749B2 (ja) | ショットキーバリアダイオード | |
| US7781786B2 (en) | Semiconductor device having a heterojunction diode and manufacturing method thereof | |
| JP5452914B2 (ja) | 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード | |
| EP1503425B1 (en) | Heterojunction semiconductor device and method of manufacturing the same | |
| JP5926316B2 (ja) | 電流サージ能力を有する接合型バリアショットキーダイオード | |
| KR101494935B1 (ko) | 메사 스텝들을 포함하는 버퍼층들 및 메사 구조들을 가지는 전력 반도체 장치들 | |
| JP4447065B2 (ja) | 超接合半導体素子の製造方法 | |
| AU2007240996B2 (en) | Junction barrier Schottky rectifiers and methods of making thereof | |
| JP6072799B2 (ja) | 非注入障壁領域を含む半導体デバイス及びその製造方法 | |
| US9349797B2 (en) | SiC devices with high blocking voltage terminated by a negative bevel | |
| KR20110096142A (ko) | 전류 시프팅 영역들을 갖는 반도체 장치들 및 관련 방법들 | |
| JP4006879B2 (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| JP4088852B2 (ja) | ＳｉＣショットキーダイオード | |
| JP4119148B2 (ja) | ダイオード | |
| US10601413B2 (en) | Power switching devices with DV/DT capability and methods of making such devices | |
| JP3951738B2 (ja) | 半導体装置の製造方法 | |
| CN108336129B (zh) | 超级结肖特基二极管与其制作方法 | |
| WO2023183215A1 (en) | Support shield structures for trenched semiconductor devices | |
| JP2003218354A (ja) | 半導体装置およびその製造方法 | |
| JP4770729B2 (ja) | 半導体装置 | |
| US20220336590A1 (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
| JP2007096348A (ja) | 半導体装置の製造方法 | |
| JP2004221456A (ja) | 半導体装置 | |
| JP4052463B2 (ja) | 高耐圧ショットキーダイオード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041214 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071224 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131224 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |