JP2012182391A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012182391A
JP2012182391A JP2011045634A JP2011045634A JP2012182391A JP 2012182391 A JP2012182391 A JP 2012182391A JP 2011045634 A JP2011045634 A JP 2011045634A JP 2011045634 A JP2011045634 A JP 2011045634A JP 2012182391 A JP2012182391 A JP 2012182391A
Authority
JP
Japan
Prior art keywords
layer
region
diode region
semiconductor device
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011045634A
Other languages
English (en)
Other versions
JP5741069B2 (ja
Inventor
Fumikazu Niwa
史和 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2011045634A priority Critical patent/JP5741069B2/ja
Publication of JP2012182391A publication Critical patent/JP2012182391A/ja
Application granted granted Critical
Publication of JP5741069B2 publication Critical patent/JP5741069B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 ダイオード領域と非ダイオード領域を有する半導体装置において、リカバリ特性を改善する。
【解決手段】 ダイオード領域は、第1導電型のアノード層と、第2導電型のカソード層とを有するダイオード素子が形成されている領域であり、非ダイオード領域は、ダイオード領域に隣接し、ダイオード素子が形成されていない領域であり、半導体装置を平面視したときに、ダイオード領域の周辺部の少なくとも一部のアノード電極とアノード層との間に、アノード層よりも第1導電型の不純物濃度の低い低濃度層が形成されている。
【選択図】 図2

Description

本発明は、半導体装置に関する。
ダイオード領域と非ダイオード領域を備えた半導体装置では、ダイオードのオン時に非ダイオード領域(ダイオードが形成されていない領域)に正孔が蓄積されることがある。非ダイオード領域に蓄積された正孔は、ダイオードの逆回復時に、非ダイオード領域の近傍のアノード電極へ集中して移動する場合(いわゆる電流集中)があり、ダイオードのリカバリ破壊が発生し得る。特許文献1には、非ダイオード領域であるターミネーション領域のn型半導体層に蓄積された正孔が、ダイオード領域であるアクティブ領域のp型半導体層に集中し、p型半導体層に接するアノード電極に移動することを抑制するために、p型半導体層の端部のアノード電極と接していない部分を長くする技術が記載されている。
特開平9−232597号公報
p型半導体層の端部のアノード電極と接していない部分は、ダイオードとして機能しない領域である。特許文献1のように、この部分を長くすると、半導体基板の基板面積に対する素子面積が小さくなり、熱損失が大きくなる。また、半導体基板の素子面積を確保するためには、半導体基板の基板面積を大きくする必要があり、半導体装置が大型化する。
本願は、ダイオード領域と、非ダイオード領域とを有する半導体基板と、半導体基板の一方の表面に形成されているアノード電極と、半導体基板の他方の表面に形成されているカソード電極とを備えた縦型の半導体装置を提供する。この半導体装置では、ダイオード領域は、第1導電型のアノード層と、第2導電型のカソード層とを有するダイオード素子が形成されている領域であり、非ダイオード領域は、ダイオード領域に隣接し、ダイオード素子が形成されていない領域であり、半導体装置を平面視したときに、ダイオード領域の周辺部の少なくとも一部のアノード電極とアノード層との間に、アノード層よりも第1導電型の不純物濃度の低い低濃度層が形成されている。
非ダイオード領域からダイオード領域に移動するキャリアは、半導体装置を平面視したときに、ダイオード領域の周辺部のアノード層を経由して、アノード電極に移動する。上記の半導体装置では、ダイオード領域の周辺部のアノード電極とアノード層との間に、低濃度層が形成されている。低濃度層は、アノード層よりも第1導電型の不純物濃度が低いため、アノード層よりもキャリアの移動抵抗が高い。抵抗が高い低濃度層が、アノード電極とアノード層との間に形成されているため、低濃度層によってキャリアの移動が妨げられる。これによって、非ダイオード領域に蓄積されたキャリアが、非ダイオード領域の近傍のアノード電極へ集中して移動することを抑制できる。
上記の半導体装置では、低濃度層の厚さは、一定であってもよく、非ダイオード領域側よりもダイオード領域側が薄くなっていてもよい。また、低濃度層は、半導体基板のアノード層の表面に突出して形成されていてもよい。また、低濃度層とアノード電極との間に、第1導電型の不純物濃度が低濃度層よりも高く、アノード層よりも低い、中濃度層が形成されていてもよい。
上記の半導体装置では、非ダイオード領域は、ダイオード領域の周囲に形成されており、半導体装置を平面視したとき、ダイオード領域と非ダイオード領域との境界線が直線部とコーナー部を有する矩形状であってもよい。この場合、低濃度層は、少なくともコーナー部のダイオード領域の周辺部に形成されていることが好ましい。低濃度部は、直線部のダイオード領域の周辺部にさらに形成されていてもよい。
上記の半導体装置では、半導体基板の一方の表面であって非ダイオード領域の表面には、表面絶縁膜が形成されていてもよい。この場合、表面絶縁膜は、低濃度領域と接するまで延びていることが好ましい。
上記の半導体装置では、非ダイオード領域は、第1導電型のコレクタ層と、第2導電型のドリフト層と、第1導電型のボディ層と、第2導電型のエミッタ層とを有するIGBT素子が形成されているIGBT領域を含んでおり、半導体装置は、半導体基板の一方の表面に形成され、エミッタ層およびボディ層に接するエミッタ電極と、半導体基板の他方の表面に形成され、コレクタ層に接するコレクタ電極と、ゲート絶縁膜を介してエミッタ層およびボディ層に接するゲート電極と、半導体基板の一方の表面に形成され、ゲート電極とエミッタ電極の間に形成されているゲート表面絶縁膜とをさらに備えていてもよい。この場合、低濃度層は、ゲート表面絶縁膜に接するまで延びていることが好ましい。
実施例1の半導体装置の平面図である。 図1のII−II線断面図である。 ダイオードのスイッチング時の電流値と電圧値を示す図である。 図2に示す断面図において、キャリアの移動を示す図である。 図2に示す断面図において、キャリアの移動を示す図である。 変形例に係る半導体装置の断面図である。 変形例に係る半導体装置の断面図である。 変形例に係る半導体装置の断面図である。 変形例に係る半導体装置の平面図である。 実施例2に係る半導体装置の断面図である。
本願が提供する縦型の半導体装置は、ダイオード領域と、非ダイオード領域とを有する半導体基板と、半導体基板の一方の表面に形成されているアノード電極と、半導体基板の他方の表面に形成されているカソード電極とを備えている。この半導体装置では、ダイオード領域は、第1導電型のアノード層と、第2導電型のカソード層とを有するダイオード素子が形成されている領域であり、非ダイオード領域は、ダイオード領域に隣接し、ダイオード素子が形成されていない領域であり、半導体装置を平面視したときに、ダイオード領域の周辺部の少なくとも一部のアノード電極とアノード層との間に、アノード層よりも第1導電型の不純物濃度の低い低濃度層が形成されている。ここで、ダイオード領域の周辺部とは、ダイオード領域のうち、ダイオード領域と非ダイオード領域との境界の近傍に位置する部分である。低濃度部は、ダイオード領域の周辺部内にのみ形成されていてもよく、ダイオード領域と非ダイオード領域との境界を越えて、非ダイオード領域まで延びていてもよい。
低濃度層の厚さや形状は、特に限定されない。低濃度層の厚さは一定であってもよく、厚さが変化していてもよい。低濃度層におけるキャリアの移動抵抗は、アノード層におけるキャリアの移動抵抗よりも高いため、低濃度層の厚さや形状を変えることで、低濃度層におけるキャリアの移動距離を調整できる(即ち、キャリアの移動抵抗を調整することができる)。例えば、非ダイオード領域側よりもダイオード領域側を薄くすれば、キャリアの移動抵抗が低いアノード層におけるキャリアの移動距離が長くなるほど、キャリアの移動抵抗が高い低濃度層におけるキャリアの移動距離が短くなる。アノード層におけるキャリアの移動抵抗と低濃度層におけるキャリアの移動抵抗の和が等しくなる経路が複数得られるようにすれば、キャリアの集中を防止する効果を高めることができる。
また、低濃度層は、半導体基板の内部に形成されていてもよいし、半導体基板のアノード層の表面に突出して形成されていてもよい。低濃度層が半導体基板のアノード層の表面に突出して形成されている場合には、半導体ウェハに通常の半導体装置の構造を形成した後に、半導体基板の表面に低濃度層を積層する工程を行うことによって、容易に低濃度層を形成することができる。また、低濃度層を設けることによって半導体基板に形成する半導体素子等の設計が制約されない。
また、低濃度層とアノード電極との間に、第1導電型の不純物濃度が低濃度層よりも高く、アノード層よりも低い、中濃度層が形成されていてもよい。中濃度層におけるキャリアの移動抵抗は、低濃度層よりも低く、アノード層よりも高い。低濃度層とアノード電極が直接接触して電気的に接続している場合よりも、中濃度層が低濃度層とアノード電極との間に形成されており、中濃度層を介して低濃度層とアノード電極が電気的に接続している場合の方が、コンタクト性が良好となる。低濃度層の不純物濃度が低いことによりアノード電極とのオーミック接合性が低下する場合には、中濃度層を設けることによって、オーミック接合性の低下を抑制できる。
半導体装置を平面視したときに、低濃度層は、ダイオード領域の周辺部の少なくとも一部のアノード電極とアノード層との間に形成されていればよく、ダイオード素子の逆回復時に電界集中が起こり易い箇所に形成されていることが好ましい。例えば、非ダイオード領域が、ダイオード領域の周囲に形成されており、半導体装置を平面視したとき、ダイオード領域と非ダイオード領域との境界線が直線部とコーナー部を有する矩形状である場合には、低濃度層は、少なくとも、コーナー部のダイオード領域の周辺部に形成されていることが好ましい。低濃度部は、直線部のダイオード領域の周辺部にさらに形成されていてもよい。
本願に係る半導体装置では、ダイオード領域と、非ダイオード領域とを有する半導体装置であればよい。例えば、セル領域と、非セル領域(半導体素子が形成されていない領域)を有しており、セル領域にダイオード素子が形成されている半導体装置であってもよい。非セル領域では、半導体基板の表面に表面絶縁膜が形成されており、表面絶縁膜は、低濃度領域と接するまで延びていることが好ましい。また、セル領域に、ダイオード素子以外の半導体素子が形成されている半導体装置であってもよい。このような半導体装置の一例に、ダイオード素子とIGBT素子が同一の半導体基板に形成されている半導体装置がある。ダイオード素子は、IGBT素子の還流ダイオードとして機能する。半導体基板のIGBT領域には、第1導電型のコレクタ層と、第2導電型のドリフト層と、第1導電型のボディ層と、第2導電型のエミッタ層が形成されており、エミッタ層およびボディ層に接するエミッタ電極と、コレクタ層に接するコレクタ電極と、ゲート絶縁膜を介してエミッタ層およびボディ層に接するゲート電極と、ゲート電極とエミッタ電極の間に形成されているゲート表面絶縁膜が形成されている。この場合、低濃度層は、ゲート表面絶縁膜に接するまで延びていることが好ましい。なお、ダイオード素子とIGBT素子が同一の半導体基板に形成されている半導体装置は、例えば、半導体基板の表面側(エミッタ電極側)の構造が同一であり、裏面側(コレクタ電極側)にコレクタ層とカソード層がパターニングされているものであってもよいし、半導体基板の表面側の構造が、ダイオード領域とIGBT領域で作り分けられているものであってもよい。ダイオード領域とIGBT領域の間に、素子分離構造を有する境界領域が形成されていてもよい。
図1,2に示すように、半導体装置1は、半導体基板10と、表面電極151,152と、裏面電極153と、表面絶縁膜102とを備えている。なお、図1では、表面電極151,152と、裏面電極153と、表面絶縁膜102は、図示を省略している。
半導体基板10は、裏面電極153に接するn型のカソード層132と、カソード層132の表面に積層されたn型のドリフト層131と、ドリフト層131の表面に形成されたp型のアノード層110および周辺耐圧層101と、アノード層110の表面に突出して形成されたp型の低濃度層121とを備えている。アノード層中央部112および低濃度層121は、表面電極152に接している。アノード層周縁部111の表面には、表面絶縁膜102が形成されている。カソード層132のn型の不純物濃度は、ドリフト層131のn型の不純物濃度よりも高い。低濃度層121のp型の不純物濃度は、アノード層110のp型の不純物濃度よりも低い。このため、低濃度層121は、アノード層110よりもキャリア(本実施例の場合は正孔)の移動抵抗が高い。低濃度層121は、半導体基板10の表面に突出している。低濃度層121は、半導体基板10に、アノード層110等の半導体素子構造を形成した後で、半導体基板10の表面にCVD等によって積層することによって形成することができる。
アノード層110は、半導体装置1を平面視したときに、半導体基板10の中央部分に形成されており、その境界が直線部とコーナー部とを有する矩形状に形成されている。半導体装置1を平面視した図1において、アノード層110が形成されている矩形状の領域内がダイオード領域11である。
周辺領域12は、非ダイオード領域であり、アノード層110の周囲を取り囲むように形成されている。周辺領域12およびアノード層周縁部111の表面には表面絶縁膜102が形成されている。表面絶縁膜102は、低濃度層121に接するまで延びている。低濃度層121は、表面絶縁膜102とほぼ同じ厚さであり、低濃度層121の表面と表面絶縁膜102の表面は、ほぼ同じ高さとなっている。表面電極151は、表面絶縁膜102を貫通して、周辺耐圧層101に接している。カソード層132および裏面電極153は、周辺領域12の裏面側にまで延びている。
図3は、半導体装置1のダイオード領域11に形成されたダイオード素子のスイッチング時の電流値Ifと電圧値Vakを図示している。縦軸は電流値If、電圧値Vakであり、横軸は、時間を示している。電流値Ifは実線で図示しており、電圧値Vakは破線で図示している。
図3にAで示す範囲は、ダイオード素子に順方向に電流が流れている状態(状態A)を示している。図4は、状態Aのときのキャリアの挙動を図示している。状態Aでは、低濃度層121は、ダイオード素子のアノードの一部として機能する。ダイオード領域11のドリフト層131には、アノードからは正孔が注入され、カソードからは電子が注入される。ダイオード領域11には、アノード側からカソード側に電流が流れる。注入された正孔および電子は、周辺領域12に自由に拡散することができる。
図3にBで示す範囲は、ダイオード素子をオフ状態とし、ドリフト層131が空乏化していく状態(状態B)を示している。状態Bでは、アノード側から空乏層が広がり、ダイオード領域11の正孔は表面電極152(アノード電極)側に移動し、電子は裏面電極153(カソード電極)側に移動する。または、正孔と電子は再結合し、消失する。または、正孔および電子は、空乏化していない領域に押し出される。空乏化が進行し、ドリフト層131の空乏化が完了すると、正孔および電子は、ダイオード領域11から押し出され、非ダイオード領域である周辺領域12に移動する。
図3にCで示す範囲は、半導体装置1のドリフト層131の空乏化が完了した状態から、逆回復する状態(状態C)を示している。図5は、状態Cのときのキャリアの挙動を図示している。状態Cでは、周辺領域12に蓄積した正孔、電子は、それぞれダイオード領域のアノード、カソードに向かって移動する。カソード層132および裏面電極153は、周辺領域12の裏面まで延びているから、電子は、主に半導体基板10の裏面側のカソード層132から裏面電極153に移動する。一方、周辺領域12の表面には表面絶縁膜102が形成されており、表面電極152は、周辺領域12の表面まで延びていない。周辺領域12において、半導体基板10の表面は表面電極152と接していないため、正孔は、半導体基板10の表面を通ってダイオード領域11側に移動する。低濃度層121が形成されていない場合には、正孔の移動経路は、表面絶縁膜102と表面電極152との界面であり、この経路に正孔が集中してリカバリ破壊が起こり易くなる。特に、ダイオード領域11のコーナー部11bは、その周囲に存在する周辺領域12が大きいため、直線部11aよりも正孔の集中が起こり易い。
本実施例に係る半導体装置1では、図1等に示すように、ダイオード領域11のコーナー部11bに表面絶縁膜102に接する低濃度層121が形成されている。このため、正孔の大部分は、図5の実線の矢印で示すように、表面絶縁膜102および低濃度層121を超えて表面電極152に到達する。正孔の一部は、図5の破線の矢印に示すように、低濃度層121中を移動して表面電極152に到達する。正孔が集中し易いダイオード領域11のコーナー部11bにおいて、効果的に正孔の集中を抑制することができるから、ダイオード素子のリカバリ耐量を向上させることができる。また、ダイオード素子の逆回復時には、ほぼ低濃度層121の平面積分だけしかアクティブ面積が減少しないため、ダイオード素子の逆回復時に半導体装置1の熱損失が悪化することを抑制することができる。
(変形例)
低濃度層の形状および大きさは、上記の実施例で説明したものに限定されない。低濃度層は、表面絶縁膜と同様の厚さでなくともよい。例えば、図6に示すように、表面絶縁膜102よりも厚い低濃度層122であってもよいし、逆に、低濃度層の方が表面絶縁膜より薄くてもよい。
また、低濃度層の厚さが一定でなくてもよい。例えば、図7に示すように、低濃度層125の厚さは、非ダイオード領域側(周辺領域12側)よりもダイオード領域11側が薄くなっていてもよい。低濃度層125は、周辺領域12の表面絶縁膜102側の端部が最も厚く、アノード層中央部112(半導体基板10を平面視したときの中央側)に向けて階段状に薄くなっている。ドリフト層131から表面電極152に向かって移動する正孔は、アノード層110を水平方向(半導体基板10の平面方向)に移動する距離が長いほど、低濃度層125を垂直方向(半導体基板10の深さ方向)に移動する距離が短くなる。このため、ドリフト層131から、アノード層110および低濃度層125中を移動して表面電極152に到達する正孔について、キャリアの移動抵抗がほぼ等しくなる経路が複数得られる。例えば、図7に実線の矢印で示す経路と、破線の矢印で示す経路で、キャリアの移動抵抗が等しくなるように、低濃度層125の形状および大きさ(階段の段数、各段の半導体基板10の平面方向の幅および高さ)を設計することができる。その結果、低濃度層125中を移動する正孔の経路を分散することができ、正孔がアノード電極の一部に集中することを抑制することができる。なお、低濃度層の厚さを変える場合、図7に示すように階段状とすれば製造し易いが、これに限定されない。例えば、低濃度層を斜面状、曲面状にしてもよい。
さらに、図8に示すように、低濃度層121と表面電極152との間に中濃度層123が形成されていてもよい。中濃度層123のp型の不純物濃度は、低濃度層121よりも高く、アノード層110よりも低い。中濃度層123が低濃度層121と表面電極152との間に形成されており、中濃度層123を介して低濃度層121と表面電極152が電気的に接続することによって、アノード層とアノード電極とのコンタクト性が良好となる。低濃度層121のp型の不純物濃度が低く表面電極152とのオーミック接合性が低下する場合は、中濃度層123を設けることが好ましい。なお、図8では、低濃度層121と表面電極152は、中濃度層123によって隔離されており、互いに接触していないが、低濃度層121と表面電極152が部分的に接触していてもよい。すなわち、中濃度層123は、低濃度層121と表面電極152との界面の一部に形成されていてもよい。
また、低濃度層は、電界集中が起こり易い部分以外に形成されていてもよい。例えば、図9に示すように、低濃度層126は、ダイオード領域11のコーナー部11bおよび直線部11aに形成されていてもよい。すなわち、低濃度層126は、ダイオード領域11の周辺領域12側の周辺部全域の表面電極152とアノード層110との間に設けられており、ダイオード領域11と周辺領域12に沿って周回している。
本願に係る半導体装置は、セル領域に、ダイオード素子以外の半導体素子が形成されている半導体装置であってもよい。図10に示すように、実施例2に係る半導体装置2は、ダイオード素子を有するダイオード領域21とIGBT素子を有するIGBT領域22が同一の半導体基板20に形成されている。ダイオード素子は、IGBT素子の還流ダイオードとして機能する。なお、ダイオード領域21は、半導体基板20の中央部に形成されており、実施例1と同様に、平面視すると、直線部とコーナー部を有する矩形状となっている。IGBT領域22は、ダイオード領域21の周囲を取り囲むように形成されている。ダイオード領域21とIGBT領域22の間には、境界領域23が形成されている。
半導体装置2は、半導体基板20と、表面電極252と、裏面電極253と、トレンチゲート236と、ゲート表面絶縁膜237とを備えている。半導体基板20は、n型のドリフト層231と、ドリフト層231の裏面に接するp型のコレクタ層232およびn型のカソード層234と、ドリフト層231の表面に接するp型のボディ層212と、ボディ層212の表面の一部に形成されたn型のエミッタ層235を有している。コレクタ層232とカソード層234は隣接している。コレクタ層232の表面に位置する領域には、半導体基板20の表面側からボディ層212を貫通してドリフト層231に達するトレンチゲート236が形成されている。トレンチゲート236は、トレンチ236aの内壁に形成されたゲート絶縁膜236bと、ゲート絶縁膜236bに被覆されてトレンチ236a内に充填されたゲート電極236cとを有している。ゲート電極236cは、ゲート絶縁膜236bを介して、ボディ層212、エミッタ層235、ドリフト層231に接している。表面電極252は、半導体基板20の表面に接しており、ボディ層212、エミッタ層235と接している。裏面電極253は、半導体基板20の裏面に接しており、コレクタ層232、カソード層234と接している。ゲート電極236cの表面にはゲート表面絶縁膜237が形成されている。ゲート表面絶縁膜237によって、ゲート電極236cと表面電極252は絶縁されている。カソード層234の表面側のドリフト層231内には、ライフタイム制御領域238が形成されており、ライフタイム制御領域238は、コレクタ層232の表面側のドリフト層231内の一部にまで延びている。ライフタイム制御領域238は、周囲のドリフト層231よりも結晶欠陥濃度が高い領域であり、例えば、プロトン等のイオン照射を行うことによって形成することができる。半導体装置2のカソード層234の表面側は、ダイオード素子が形成されているダイオード領域21であり、ダイオード素子の動作時には、裏面電極253はカソード電極となり、表面電極252はアノード電極となり、ボディ層212はアノード層となる。半導体装置2のコレクタ層232の表面側であって、エミッタ層235およびトレンチゲート236が形成されている領域が、IGBT素子が形成されているIGBT領域22である。IGBT素子の動作時には、表面電極252はエミッタ電極となり、裏面電極253はコレクタ電極となる。ダイオード領域21とIGBT領域22との間は、半導体素子が形成されていない境界領域23である。境界領域23には、ダイオード素子とIGBT素子を分離するために、素子分離トレンチ239が形成されている。IGBT領域22および境界領域23は、非ダイオード領域である。
低濃度層221は、半導体基板20の表面に突出して形成されている。実施例1と同様に、低濃度層221は、ダイオード領域21のコーナー部において、カソード層234とコレクタ層232との境界およびその近傍に形成されている。低濃度層221は、ライフタイム制御領域238の表面側から、境界領域23の全体に亘って延びており、ダイオード領域21に最も近い側のゲート表面絶縁膜237に達している。カソード層234およびエミッタ層235のn型の不純物濃度は、ドリフト層231のn型の不純物濃度よりも高い。低濃度層221のp型の不純物濃度は、ボディ層212のp型の不純物濃度よりも低い。コレクタ層232のp型の不純物濃度は、ボディ層212のp型の不純物濃度よりも高い。
実施例1と同様に、ダイオード素子の逆回復時には、境界領域23やIGBT領域22に蓄積した正孔が、アノード(表面電極252、表面電極252に接するボディ層212)に向かって移動する。従来の半導体装置のように、低濃度層221が無い場合には、図10に破線の矢印で示すように、境界領域23や境界領域23近傍のIGBT領域22において、ボディ層212の表面を経由して正孔が表面電極252に流れ、半導体装置のリカバリ破壊が発生し易くなる。実施例2に係る半導体装置では、図10に実線の矢印で示すように、境界領域23やIGBT領域22に蓄積した正孔は、主に半導体基板20の表面に移動した後、主として低濃度層221の裏面に沿って半導体基板20(ボディ層212)の表面を移動し、低濃度層221のダイオード領域21側の端部を超えた位置で、表面電極252に到達する。このため、境界領域23や境界領域23近傍のIGBT領域22において電流集中が生じることを抑制することができる。
上記のとおり、実施例2においても、実施例1と同様に、ダイオード素子のリカバリ耐量を向上させることができる。また、ダイオード素子の逆回復時には、ほぼ低濃度層221の平面積分だけしかアクティブ面積が減少しないため、ダイオード素子の逆回復時に半導体装置2の熱損失が悪化することを抑制することができる。
なお、実施例2に係る低濃度層221についても、その厚さや形状、および形成されている領域について種々の態様を採ることができ、例えば、実施例1の変形例として図6〜9を用いて説明した変形例を適用することができる。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
1,2 半導体装置
10,20 半導体基板
11,21 ダイオード領域
11a 直線部
11b コーナー部
12 周辺領域
22 IGBT領域
23 境界領域
101 周辺耐圧層
102 表面絶縁膜
110 アノード層
111 アノード層周縁部
112 アノード層中央部
121,122,125,126,221 低濃度層
131 ドリフト層
132,232 カソード層
151,152,252 表面電極
153,253 裏面電極
212 ボディ層
231 ドリフト層
232 コレクタ層
234 カソード層
235 エミッタ層
236 トレンチゲート
236a トレンチ
236b ゲート絶縁膜
236c ゲート電極
237 ゲート表面絶縁膜
238 ライフタイム制御領域
239 素子分離トレンチ

Claims (9)

  1. ダイオード領域と、非ダイオード領域とを有する半導体基板と、半導体基板の一方の表面に形成されているアノード電極と、半導体基板の他方の表面に形成されているカソード電極とを備えた縦型の半導体装置であって、
    ダイオード領域は、第1導電型のアノード層と、第2導電型のカソード層とを有するダイオード素子が形成されている領域であり、
    非ダイオード領域は、ダイオード領域に隣接し、ダイオード素子が形成されていない領域であり、
    半導体装置を平面視したときに、ダイオード領域の周辺部の少なくとも一部のアノード電極とアノード層との間に、アノード層よりも第1導電型の不純物濃度の低い低濃度層が形成されている、半導体装置。
  2. 低濃度層の厚さは一定である、請求項1に記載の半導体装置。
  3. 低濃度層の厚さは、非ダイオード領域側よりもダイオード領域側が薄くなっている、請求項1に記載の半導体装置。
  4. 低濃度層は、半導体基板のアノード層の表面に突出して形成されている、請求項1〜3のいずれか一項に記載の半導体装置。
  5. 低濃度層とアノード電極との間に、第1導電型の不純物濃度が低濃度層よりも高く、アノード層よりも低い、中濃度層が形成されている、請求項1〜4のいずれか一項に記載の半導体装置。
  6. 非ダイオード領域は、ダイオード領域の周囲に形成されており、
    半導体装置を平面視したとき、ダイオード領域と非ダイオード領域との境界線が直線部とコーナー部を有する矩形状であり、
    低濃度層は、少なくともコーナー部のダイオード領域の周辺部に形成されている、請求項1〜5のいずれか一項に記載の半導体装置。
  7. 低濃度部は、直線部のダイオード領域の周辺部にさらに形成されている、請求項6に記載の半導体装置。
  8. 半導体基板の一方の表面であって非ダイオード領域の表面には、表面絶縁膜が形成されており、
    表面絶縁膜は、低濃度層と接するまで延びている、請求項1〜7のいずれか一項に記載の半導体装置。
  9. 非ダイオード領域は、第1導電型のコレクタ層と、第2導電型のドリフト層と、第1導電型のボディ層と、第2導電型のエミッタ層とを有するIGBT素子が形成されているIGBT領域を含んでおり、
    半導体装置は、半導体基板の一方の表面に形成され、エミッタ層およびボディ層に接するエミッタ電極と、半導体基板の他方の表面に形成され、コレクタ層に接するコレクタ電極と、ゲート絶縁膜を介してエミッタ層およびボディ層に接するゲート電極と、半導体基板の一方の表面に形成され、ゲート電極とエミッタ電極の間に形成されているゲート表面絶縁膜とをさらに備えており、
    低濃度層は、ゲート表面絶縁膜に接するまで延びている、請求項1〜8のいずれか一項に記載の半導体装置。
JP2011045634A 2011-03-02 2011-03-02 半導体装置 Active JP5741069B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011045634A JP5741069B2 (ja) 2011-03-02 2011-03-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011045634A JP5741069B2 (ja) 2011-03-02 2011-03-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2012182391A true JP2012182391A (ja) 2012-09-20
JP5741069B2 JP5741069B2 (ja) 2015-07-01

Family

ID=47013322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011045634A Active JP5741069B2 (ja) 2011-03-02 2011-03-02 半導体装置

Country Status (1)

Country Link
JP (1) JP5741069B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175517A (ja) * 2013-03-11 2014-09-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
CN110854207A (zh) * 2018-08-21 2020-02-28 株式会社东芝 半导体装置
WO2021145080A1 (ja) * 2020-01-17 2021-07-22 富士電機株式会社 半導体装置
JPWO2021145079A1 (ja) * 2020-01-17 2021-07-22
CN113380871A (zh) * 2020-03-10 2021-09-10 株式会社东芝 半导体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851103A (ja) * 1994-08-08 1996-02-20 Fuji Electric Co Ltd 薄膜の生成方法
JPH09232597A (ja) * 1996-02-28 1997-09-05 Hitachi Ltd ダイオード及び電力変換装置
JPH1074959A (ja) * 1996-07-03 1998-03-17 Toshiba Corp 電力用半導体素子
JPH1197358A (ja) * 1997-09-19 1999-04-09 Toshiba Corp 半導体装置及びその製造方法
JP2000022176A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 電力用半導体装置
JP2000232229A (ja) * 1999-02-10 2000-08-22 Toshiba Corp 半導体装置
JP2001085704A (ja) * 1999-09-14 2001-03-30 Hitachi Ltd SiCショットキーダイオード
JP2007019558A (ja) * 2006-10-20 2007-01-25 Toshiba Corp 電力用半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851103A (ja) * 1994-08-08 1996-02-20 Fuji Electric Co Ltd 薄膜の生成方法
JPH09232597A (ja) * 1996-02-28 1997-09-05 Hitachi Ltd ダイオード及び電力変換装置
JPH1074959A (ja) * 1996-07-03 1998-03-17 Toshiba Corp 電力用半導体素子
JPH1197358A (ja) * 1997-09-19 1999-04-09 Toshiba Corp 半導体装置及びその製造方法
JP2000022176A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 電力用半導体装置
JP2000232229A (ja) * 1999-02-10 2000-08-22 Toshiba Corp 半導体装置
JP2001085704A (ja) * 1999-09-14 2001-03-30 Hitachi Ltd SiCショットキーダイオード
JP2007019558A (ja) * 2006-10-20 2007-01-25 Toshiba Corp 電力用半導体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175517A (ja) * 2013-03-11 2014-09-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
CN110854207A (zh) * 2018-08-21 2020-02-28 株式会社东芝 半导体装置
WO2021145080A1 (ja) * 2020-01-17 2021-07-22 富士電機株式会社 半導体装置
JPWO2021145079A1 (ja) * 2020-01-17 2021-07-22
WO2021145079A1 (ja) * 2020-01-17 2021-07-22 富士電機株式会社 半導体装置
JPWO2021145080A1 (ja) * 2020-01-17 2021-07-22
JP7231065B2 (ja) 2020-01-17 2023-03-01 富士電機株式会社 半導体装置
JP7231064B2 (ja) 2020-01-17 2023-03-01 富士電機株式会社 半導体装置
CN113380871A (zh) * 2020-03-10 2021-09-10 株式会社东芝 半导体装置
CN113380871B (zh) * 2020-03-10 2024-06-11 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
JP5741069B2 (ja) 2015-07-01

Similar Documents

Publication Publication Date Title
JP6003961B2 (ja) 半導体装置
JP5787853B2 (ja) 電力用半導体装置
US9613950B1 (en) Semiconductor device
JP6135636B2 (ja) 半導体装置
JP6022774B2 (ja) 半導体装置
JP5900503B2 (ja) 半導体装置
WO2015145929A1 (ja) 半導体装置
JP5922886B2 (ja) ダイオードおよび半導体装置
US9312372B2 (en) Semiconductor device
CN111129135B (zh) 半导体装置
JP2012043890A (ja) 半導体装置
JP2000277726A (ja) 高耐圧半導体素子
JP5941214B2 (ja) 半導体装置
WO2014087499A1 (ja) 半導体装置
US9899374B2 (en) Semiconductor device
JP2010232335A (ja) 絶縁ゲートバイポーラトランジスタ
JP5741069B2 (ja) 半導体装置
JP6077309B2 (ja) ダイオード及びダイオードを内蔵した半導体装置
JP2016162897A (ja) ダイオード及びそのダイオードを内蔵する逆導通igbt
JP2019096732A (ja) 半導体装置
JP6852541B2 (ja) 半導体装置
JP2011086710A (ja) 半導体装置
JP5874893B2 (ja) 半導体装置
JP2024100927A (ja) 半導体装置
JP2014116482A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150413

R151 Written notification of patent or utility model registration

Ref document number: 5741069

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250