JP2014116482A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014116482A
JP2014116482A JP2012270003A JP2012270003A JP2014116482A JP 2014116482 A JP2014116482 A JP 2014116482A JP 2012270003 A JP2012270003 A JP 2012270003A JP 2012270003 A JP2012270003 A JP 2012270003A JP 2014116482 A JP2014116482 A JP 2014116482A
Authority
JP
Japan
Prior art keywords
region
diode
semiconductor
anode
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012270003A
Other languages
English (en)
Other versions
JP5700028B2 (ja
Inventor
Hirosuke Baba
浩佐 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2012270003A priority Critical patent/JP5700028B2/ja
Priority to US14/091,954 priority patent/US8921889B2/en
Publication of JP2014116482A publication Critical patent/JP2014116482A/ja
Application granted granted Critical
Publication of JP5700028B2 publication Critical patent/JP5700028B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】リーク電流の発生を抑制することができる半導体装置を開示する。
【解決手段】半導体装置１０は、ダイオード領域２０とＩＧＢＴ領域５０とが形成されている半導体基板１１を備える。半導体基板１１のダイオード領域２０は、半導体基板１１の表面に臨む範囲の一部に形成されたｎ型の特定半導体領域２２と、半導体基板１１の表面に臨む範囲の他の部分に形成されるとともに特定半導体領域２２の下側に亘って形成されているｐ型のアノード領域２４と、アノード領域２４の下側に形成されるｎ型のダイオードドリフト領域２６とを有している。特定半導体領域２２は、アノード領域２４によってダイオードドリフト領域２６と分離されており、トレンチゲート電極１６と電気的に接続している。
【選択図】図２

Description

本明細書で開示する技術は、同一の半導体基板にダイオード領域とＩＧＢＴ領域が形成されている半導体装置に関する。
例えば、特許文献１には、同一の半導体基板にダイオード領域とＩＧＢＴ領域が形成されている半導体装置が開示されている。この半導体装置では、ダイオード領域のドリフト領域内に結晶欠陥領域が形成されている。ダイオード領域の逆回復動作時には、ドリフト領域内のキャリアが結晶欠陥領域の結晶欠陥と再結合して消滅し、スイッチング速度の向上が図られる。
特開２０１１−１２９６１９号公報
特許文献１の半導体装置では、ダイオード領域がオフされ、かつ、ＩＧＢＴ領域がオンされている間に、ドリフト領域内のキャリアの一部がアノード領域に流れ、ダイオード領域にリーク電流が流れる場合がある。また、温度上昇等の要因によって、結晶欠陥領域から多くのキャリアが発生すると、ダイオード領域に大きなリーク電流が流れるおそれもある。
本明細書では、リーク電流の発生を抑制することができる半導体装置を開示する。
本明細書で開示する半導体装置は、ダイオード領域とＩＧＢＴ領域とが形成されている半導体基板を備える半導体装置である。半導体基板のＩＧＢＴ領域は、半導体基板の表面に臨む範囲に形成された第１導電型のエミッタ領域と、エミッタ領域の下側に形成される第２導電型のボディ領域と、ボディ領域の下側に形成される第１導電型のＩＧＢＴドリフト領域と、半導体基板の表面からＩＧＢＴドリフト領域にまで伸びるゲートトレンチと、エミッタ領域に接すると共にゲートトレンチの内壁を被覆するゲート絶縁膜と、そのゲート絶縁膜内に配置されたトレンチゲート電極とを有している。半導体基板のダイオード領域は、半導体基板の表面に臨む範囲の一部に形成された第１導電型の特定半導体領域と、半導体基板の表面に臨む範囲の他の部分に形成されるとともに特定半導体領域の下側に亘って形成されている第２導電型のアノード領域と、アノード領域の下側に形成される第１導電型のダイオードドリフト領域を有している。特定半導体領域は、アノード領域によってダイオードドリフト領域と分離されており、トレンチゲート電極と電気的に接続している。
上記の半導体装置では、特定半導体領域は、トレンチゲート電極と電気的に接続している。そのため、ダイオード領域がオフされ、ＩＧＢＴ領域がオンされている間、トレンチゲート電極と同一の電位（ＩＧＢＴ領域をオンさせる電位）が特定半導体領域に印加され、特定半導体領域とアノード領域の境界から空乏層がアノード領域に向かって伸展する。そのため、一部のキャリアがアノード領域内に流れ込んだ場合であっても、キャリアの移動は空乏層によって妨げられる。そのため、上記の半導体装置では、リーク電流の発生を抑制することができる。
第１実施例の半導体装置の要部を示す断面斜視図。 図１のＩＩ−ＩＩ断面図。 第２実施例の半導体装置の要部を示す断面斜視図。 図３のＩＶ−ＩＶ断面図。 第３実施例の半導体装置の要部を示す断面斜視図。 図５のＶＩ−ＶＩ断面図。
以下に説明する実施例の主要な特徴を列記しておく。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。
（特徴１）ゲートトレンチと、ゲート絶縁膜と、トレンチゲート電極は、ＩＧＢＴ領域とダイオード領域とに亘って形成されていてもよい。特定半導体領域は、ダイオード領域内のゲート絶縁膜と隣接しない範囲に形成されていてもよい。
この構成によると、特定半導体領域にはトレンチゲート電極と同一の電位が印加されるが、特定半導体領域はダイオード領域のゲート絶縁膜と隣接しない範囲に形成されている。このため、ＩＧＢＴ領域がオンするとき（すなわち、ゲート電極にオン電位が印加されるとき）に、ダイオード領域にチャネルが形成されない。このため、特定半導体領域にトレンチゲート電極と同一の電位が印加されても、それによってＩＧＢＴ領域の半導体特性に影響が生じることを抑制することができる。
（特徴２）アノード領域は、半導体基板の表面に臨む範囲の他の部分の少なくとも一部に形成される第１アノード領域と、第１アノード領域の下側に形成される第２アノード領域を有していてもよい。第１アノード領域の第２導電型の不純物濃度は、第２アノード領域の第２導電型の不純物濃度よりも高くてもよい。特定半導体領域の下端部の位置は、第１アノード領域の下端部の位置よりも下方にあってもよい。
この構成によると、ダイオード領域がオフされ、ＩＧＢＴ領域がオンされている間に、特定半導体領域とアノード領域の間に形成される空乏層が、第１アノード領域の下方に形成され易くなる。そのため、第１アノード領域にキャリアが流れ込むことを効果的に抑制することができる。
（特徴３）ダイオードドリフト領域には、結晶欠陥領域が形成されていてもよい。結晶欠陥領域における結晶欠陥密度は、ダイオードドリフト領域の結晶欠陥領域以外の領域における結晶欠陥密度よりも高くてもよい。
この構成によると、ダイオード領域の逆回復動作時に、ダイオードドリフト領域内のキャリアが結晶欠陥領域の結晶欠陥と再結合して消滅することにより、スイッチング速度を向上させることができる。また、ダイオード領域がオフされ、ＩＧＢＴ領域がオンされている間に、温度上昇等によって結晶欠陥領域からキャリアが発生する場合であっても、特定半導体領域とアノード領域の間に形成される空乏層によって、キャリアの移動を妨げることができる。そのため、上記の構成では、スイッチング速度を向上させながら、リーク電流の発生を抑制することができる。
（第１実施例）
図１に示すように、本実施例の半導体装置１０は、主にＳｉからなる半導体基板１１と、半導体基板１１の表裏面に形成されている絶縁層、電極、金属配線等（図示しない）によって構成されている。半導体基板１１には、ＩＧＢＴ（Insulated Gate Bipolar Transistor）領域５０とダイオード領域２０が形成されている。本実施例では、半導体基板１１の表面（図１の上面）全面に亘って表面電極（図示省略）が形成され、半導体基板１１の裏面（図１の下面）全面に亘って裏面電極（図示省略）が形成されている。
半導体基板１１には、２本のゲートトレンチ１２と、ゲート絶縁膜１４と、トレンチゲート電極１６が備えられている。ゲート絶縁膜１４は、各ゲートトレンチ１２の内側を被覆している。各トレンチゲート電極１６は、ゲート絶縁膜１４で覆われた状態で各ゲートトレンチ１２内に収容されている。また、２本のゲートトレンチ１２の間には、１本のダミートレンチ４２と、ダミー絶縁膜４４と、ダミー電極４６が備えられている。ダミー絶縁膜４４は、ダミートレンチ４２の内側を被覆している。ダミー電極４６は、ダミー絶縁膜４４で覆われた状態でダミートレンチ４２内に収容されている。
本実施例では、ＩＧＢＴ領域５０とダイオード領域２０は、ゲートトレンチ１２及びダミートレンチ４２の長手方向に沿って交互に配置されている。
ＩＧＢＴ領域５０には、エミッタ領域５２、ボディ領域５４、ＩＧＢＴドリフト領域５６、コレクタ領域５８、２本のゲート電極１６、及び、ダミー電極４６が形成されている。
エミッタ領域５２は、ｎ型であって、半導体基板１１の表面に臨む範囲に形成されている。エミッタ領域５２は、ゲートトレンチ１２内のゲート絶縁膜１４とダミートレンチ４２内のダミー絶縁膜４４の双方に接する範囲に形成されている。エミッタ領域５２の上面は、表面電極（図示省略）に対してオーミック接続されている。
ボディ領域５４は、ｐ型であって、エミッタ領域５２の下側に形成されている。ボディ領域５４の下端部の位置は、ゲートトレンチ１２の下端部の位置及びダミートレンチ４２の下端部の位置よりも上方にある。
ＩＧＢＴドリフト領域５６は、ｎ型であって、ボディ領域５４の下側に形成されている。ＩＧＢＴドリフト領域５６は、ボディ領域５４によってエミッタ領域５２から分離されている。ＩＧＢＴドリフト領域５６内には、結晶欠陥領域３０が形成されている。結晶欠陥領域３０は、半導体基板１１の表面と略並行な平面に沿って形成されている。結晶欠陥領域３０における結晶欠陥密度は、ＩＧＢＴドリフト領域５６の結晶欠陥領域３０以外の領域における結晶欠陥密度よりも高い。なお、ＩＧＢＴドリフト領域５６は、後述のダイオードドリフト領域２６と連続して形成されている。
コレクタ領域５８は、ｐ型であって、ＩＧＢＴドリフト領域５６の下側に形成されている。コレクタ領域５８は、ＩＧＢＴドリフト領域５６によってボディ領域５４から分離されている。また、コレクタ領域５８の下面は、半導体基板１１の裏面に露出している。コレクタ領域５８の下面（裏面）は、裏面電極（図示省略）に対してオーミック接続されている。
ＩＧＢＴ領域５０には、２本のゲートトレンチ１２のそれぞれの一部が形成されている。ゲートトレンチ１２は、半導体基板１１の表面からエミッタ領域５２及びボディ領域５４を貫通して形成されている。ゲートトレンチ１２の下端部は、ボディ領域５４の下端部からＩＧＢＴドリフト領域５６内に突き出している。また、上記の通り、ゲートトレンチ１２の内側には、ゲート絶縁膜１４で覆われたトレンチゲート電極１６が形成されている。トレンチゲート電極１６の上面は、絶縁層（図示省略）で覆われ、表面電極から絶縁されている。ただし、図示しない位置で、トレンチゲート電極１６は、外部と電気的に接続されている。また、トレンチゲート電極１６は、後述の特定半導体領域２２とも電気的に接続されている。
また、ＩＧＢＴ領域５０には、ダミートレンチ４２の一部も形成されている。ダミートレンチ４２は、２本のゲートトレンチ１２の間に形成されている。ダミートレンチ４２も、半導体基板１１の表面からエミッタ領域５２及びボディ領域５４を貫通して形成されている。ダミートレンチ４２の下端部も、ボディ領域５４の下端部からＩＧＢＴドリフト領域５６内に突き出している。また、上記の通り、ダミートレンチ４２の内側には、ダミー絶縁膜４４で覆われたダミー電極４６が形成されている。ダミー電極４６の上面も、絶縁層（図示省略）で覆われ、表面電極から絶縁されている。ただし、ダミー電極４６は、外部と電気的に接続されていない。
図２を参照して、ダイオード領域２０について説明する。図２は、図１のＩＩ−ＩＩ断面図であって、半導体基板１１をダイオード領域２０においてゲートトレンチ１２の長手方向に直交する平面で切断した断面で見た図である。ダイオード領域２０には、特定半導体領域２２、アノード領域２４、ダイオードドリフト領域２６、２本のゲート電極１６、及び、ダミー電極４６が形成されている。
特定半導体領域２２は、ｎ＋型であって、半導体基板１１の表面に臨む範囲の一部に形成されている。特定半導体領域２２は、ダミートレンチ４２内のダミー絶縁膜４４に接する範囲に形成されている。一方、特定半導体領域２２は、ゲートトレンチ１２内のゲート絶縁膜１４に接する範囲には形成されていない。特定半導体領域２２は、アノード領域２４によって、ダイオードドリフト領域２６と分離されている。特定半導体領域２２は、金属配線（図示省略）によって、トレンチゲート電極１６と電気的に接続されている。また、本実施例では、図１に示すように、２個の特定半導体領域２２が、ダミートレンチ４２を挟んで対向する位置に形成されている。
図２に示すように、アノード領域２４は、ｐ型であって、半導体基板１１の表面に臨む範囲の一部（特定半導体領域２２以外の部分）に形成されるとともに、特定半導体領域２２の下側に亘って形成されている。アノード領域２４は、半導体基板１１の表面に臨む範囲に形成されている第１アノード領域２４ａと、第１アノード領域２４ａの下側に形成された第２アノード領域２４ｂを有している。第１アノード領域２４ａのｐ型の不純物濃度は、第２アノード領域２４ｂのｐ型の不純物濃度より高い。第１アノード領域２４ａの上面は、表面電極（図示省略）に対してオーミック接続している。また、第１アノード領域２４ａの下端部の位置は、特定半導体領域２２の下端部の位置より上方にある。第２アノード領域２４ｂの下端部の位置は、ゲートトレンチ１２の下端部の位置及びダミートレンチ４２の下端部の位置よりも上方にある。
ダイオードドリフト領域２６は、ｎ型であって、アノード領域２４の下側に形成されている。ダイオードドリフト領域２６の下面は、半導体基板１１の裏面に露出している。ダイオードドリフト領域２６の下面（裏面）は、裏面電極（図示省略）に対してオーミック接続されている。ダイオードドリフト領域２６は、上記のＩＧＢＴドリフト領域５６と連続して形成されている。そのため、ダイオードドリフト領域２６内にも、ＩＧＢＴドリフト領域５６内の結晶欠陥領域３０と連続する結晶欠陥領域３０が形成されている。ダイオードドリフト領域２６内の結晶欠陥領域３０は、半導体基板１１の表面と略並行な平面に沿って形成され、その結晶欠陥密度は、ダイオードドリフト領域２６の結晶欠陥領域３０以外の領域における結晶欠陥密度よりも高い。
ダイオード領域２０内にも、２本のゲートトレンチ１２のそれぞれの一部が形成されている。ゲートトレンチ１２は、半導体基板１１の表面から、アノード領域２４（第１アノード領域２４ａ及び第２アノード領域２４ｂ）を貫通して形成されている。ゲートトレンチ１２の下端部は、アノード領域２４の下端部からダイオードドリフト領域２６内に突き出している。ゲートトレンチ１２の内側のゲート絶縁膜１４及びトレンチゲート電極１６については上記と同様である。
また、ダイオード領域２０には、ダミートレンチ４２の一部も形成されている。ダミートレンチ４２は、２本のゲートトレンチ１２の間に形成されている。ダミートレンチ４２も、半導体基板１１の表面から、特定半導体領域２２及びアノード領域２４（第２アノード領域２４ｂ）を貫通して形成されている。ダミートレンチ４２の下端部も、アノード領域２４の下端部からダイオードドリフト領域２６内に突き出している。ダミートレンチ４２の内側のダミー絶縁膜４４及びダミー電極４６についても上記と同様である。
続いて、本実施例の半導体装置１０の動作について説明する。まず、ダイオード領域２０が動作する場合について説明する。表面電極と裏面電極の間に、表面電極がプラスとなる電圧（即ち、ダイオード領域２０に対する順電圧（ＩＧＢＴ領域５０に対する逆電圧））を印加すると、ダイオードがオンする。なお、この場合、トレンチゲート電極１６にはオン電圧は印加されていない。ダイオードがオンすると、表面電極から、アノード領域２４（第１アノード領域２４ａ及び第２アノード領域２４ｂ）及びダイオードドリフト領域２６を経由して、裏面電極に電流が流れる。
ダイオード領域２０に印加される電圧を順電圧から逆電圧（ＩＧＢＴ領域５０に対する順電圧）に切り換えるとともに、トレンチゲート電極１６にオン電圧を印加すると、ダイオードがオフされるとともに、ＩＧＢＴがオンされる。ＩＧＢＴの動作については後述する。ダイオードがオフされると、ダイオード領域２０は、逆回復動作を行う。すなわち、順電圧印加時にダイオードドリフト領域２６内に存在していたホールが表面電極に排出され、順電圧印加時にダイオードドリフト領域２６内に存在していた電子が裏面電極に排出される。これによって、ダイオードにリカバリ電流が流れる。リカバリ電流は、短時間で減衰し、その後は、ダイオードに流れる電流は略ゼロとなる。この際、ダイオードドリフト領域２６内に形成されている結晶欠陥領域３０は、キャリアの再結合中心として機能する。そのため、ダイオード領域２０の逆回復動作時に、ダイオードドリフト領域２６内のホールの多くが、結晶欠陥領域３０の結晶欠陥と再結合して消滅する。そのため、半導体装置１０では、逆回復動作時に生じるリカバリ電流を抑制し、半導体装置１０のスイッチング速度を向上させることができる。
また、上記の通り、特定半導体領域２２は、トレンチゲート電極１６と電気的に接続されている。そのため、トレンチゲート電極１６にオン電圧を印加すると、トレンチゲート電極１６と同一の電位が特定半導体領域２２に印加される。その結果、図２に示すように、ダイオードがオフされ、ＩＧＢＴがオンされている間には、特定半導体領域２２とアノード領域２４の境界からアノード領域２４に向かって、空乏層７０が伸展する。空乏層７０は、ダミートレンチ４２とゲートトレンチ１２の間に亘って形成される。そのため、ダイオードがオフされ、ＩＧＢＴがオンされている間に、一部のキャリア（ホール）がダイオードドリフト領域２６からアノード領域２４（第２アノード領域２４ｂ）内に流れ込んだ場合であっても、ホールの第１アノード領域２４ａへの移動は空乏層７０によって妨げられる。そのため、本実施例の半導体装置１０では、リーク電流の発生を抑制することができる。
また、上記の通り、本実施例では、ダイオードドリフト領域２６内に結晶欠陥領域３０が形成されているが、温度上昇等の要因によって、結晶欠陥領域３０からキャリア（ホール）が発生する場合であっても、特定半導体領域２２とアノード領域２４の間に形成される空乏層７０によって、ホールの移動を妨げることができる。そのため、本実施例の半導体装置１０は、スイッチング速度を向上させながら、リーク電流の発生を抑制することができる。
また、本実施例では、上記の通り、特定半導体領域２２の下端部の位置は、第１アノード領域２４ａの下端部の位置よりも下方にある。そのため、ダイオードがオフされ、ＩＧＢＴがオンされている間に、特定半導体領域２２とアノード領域２４の間に形成される空乏層７０が、第１アノード領域２４ａの下方に形成され易くなる（図２参照）。そのため、ダイオードがオフされ、ＩＧＢＴがオンされている間に、第１アノード領域２４ａにホールが流れ込むことを抑制することができる。
さらに、特定半導体領域２２には、トレンチゲート電極１６と同一の電位が印加されるが、特定半導体領域２２は、ダイオード領域２０内のゲート絶縁膜１４と隣接しない範囲に形成されている。そのため、ＩＧＢＴ領域５０がオンするとき（すなわち、トレンチゲート電極１６にオン電位が印加されるとき）に、ダイオード領域２０にチャネルが形成されない。このため、特定半導体領域２２にトレンチゲート電極１６と同一の電位が印加されても、それによってＩＧＢＴ領域５０の半導体特性に影響が生じることを抑制することができる。
続いて、ＩＧＢＴ領域５０が動作する場合について説明する。上記の通り、表面電極と裏面電極の間に、裏面電極がプラスとなる電圧（即ち、ＩＧＢＴ領域５０に対する順電圧（ダイオード領域２０に対する逆電圧））を印加し、トレンチゲート電極１６にオン電位を印加すると、ＩＧＢＴがオンする。即ち、トレンチゲート電極１６へのオン電位の印加により、ゲート絶縁膜１４に接する範囲のボディ層５４にチャネルが形成される。すると、電子が、表面電極から、エミッタ領域５２、チャネル、ＩＧＢＴドリフト領域５６、コレクタ領域５８を介して、裏面電極に流れる。また、ホールが、裏面電極から、コレクタ領域５８、ＩＧＢＴドリフト領域５６、ボディ層５４を介して、表面電極に流れる。即ち、裏面電極から表面電極に電流が流れる。
トレンチゲート電極１６に印加する電位を、オン電位からオフ電位に切り換えると、チャネルが消失する。しかしながら、ＩＧＢＴドリフト領域５６内に残留しているキャリアによって、短時間の間はＩＧＢＴに電流（テール電流と呼ばれる）が流れ続ける。テール電流は、短時間で減衰し、その後は、ＩＧＢＴに流れる電流は略ゼロとなる。また、上記の通り、ＩＧＢＴドリフト領域５６にも、結晶欠陥領域３０が形成されている。ＩＧＢＴドリフト領域５６の結晶欠陥領域３０は、キャリアの再結合中心として機能する。そのため、ＩＧＢＴ領域５０のオフ時に、ＩＧＢＴドリフト領域５６内のホールの多くが、結晶欠陥領域３０の結晶欠陥と再結合して消滅し、半導体装置１０のスイッチング速度を向上させることができる。
（第２実施例）
次いで、図３、図４を参照して、第２実施例の半導体装置１００について、第１実施例と異なる点を中心に説明する。本実施例の半導体装置１００では、ダイオード領域１２０の構造が第１実施例とは異なる。本実施例では、図３に示すように、２個の特定半導体領域１２２が、それぞれ、ダミートレンチ４２を挟んで対向しない位置に形成されている。
図４は、図３のＩＶ−ＩＶ断面図であって、半導体基板１１をダイオード領域１２０においてゲートトレンチ１２の長手方向に直交する平面で切断した断面で見た図である。図４では、特定半導体領域１２２は、ダミートレンチ４２内のダミー絶縁膜４４の一方側（図中の右側）に接する範囲にのみ形成されている。図４では、ダミートレンチ４２内のダミー絶縁膜４４の他方側（図中の左側）には、アノード領域２４（第１アノード領域２４ａ及び第２アノード領域２４ｂ）のみが形成されている。
本実施例の半導体装置１００の動作も、基本的には第１実施例の半導体装置１０の動作と同様である。そのため、本実施例の半導体装置１００も、第１実施例とほぼ同様の作用効果を発揮することができる。本実施例では、２個の特定半導体領域１２２が、それぞれ、ダミートレンチ４２を挟んで対向しない位置に形成されている（図３参照）。即ち、図４の断面では、ダイオード領域１２０をオフし、ＩＧＢＴ領域５０をオンしている間には、ダミートレンチ４２内のダミー絶縁膜４４の一方側（図中の右側）にだけ、空乏層７０が形成される。そのため、ダイオード領域１２０をオフし、ＩＧＢＴ領域５０をオンしている間に、ダイオードドリフト領域２６からアノード領域２４に流れ込むホールの一部が、空乏層７０の形成されていないアノード領域２４から表面電極に排出される場合であっても、ホールが一部の領域を集中して通過することを抑制することができる。従って、リーク電流が一部の領域に集中して流れることによって発熱が起こることを抑制することができる。
（第３実施例）
次いで、図５、図６を参照して、第３実施例の半導体装置２００について、第１実施例と異なる点を中心に説明する。本実施例の半導体装置２００は、まず、２本のゲートトレンチ１２の間に、ダミートレンチが形成されていない点で第１実施例とは異なる。それに伴い、ダイオード領域２２０の構造も、第１実施例とは異なっている。即ち、図５に示すように、本実施例では、１個の特定半導体領域２２２が２本のゲートトレンチ１２の間に形成されている。
図６は、図５のＶＩ−ＶＩ断面図であって、半導体基板１１をダイオード領域２２０においてゲートトレンチ１２の長手方向に直交する平面で切断した断面で見た図である。図６に示すように、特定半導体領域２２２は、２本のゲートトレンチ１２の間のほぼ中央に形成されている。
本実施例の半導体装置２００の動作も、基本的には第１実施例の半導体装置１０の動作と同様である。即ち、図６に示すように、ダイオード領域２２０をオフし、ＩＧＢＴ領域５０をオンしている間には、特定半導体領域２２２とアノード領域２４の間に空乏層７０が形成される。この際、空乏層７０は、２本のゲートトレンチ１２の間に亘って形成される。従って、本実施例の半導体装置２００も、第１実施例と同様の作用効果を発揮することができる。
また、本実施例では、半導体装置２００がダミートレンチを有していない。そのため、ダミートレンチを有する場合に比べて、半導体装置２００全体を小型化することもできる。
以上、本明細書に開示の技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、以下の変形例を採用してもよい。
（変形例１）上記の各実施例では、ゲートトレンチ１２と、ゲート絶縁膜１４と、トレンチゲート電極１６は、いずれも、ＩＧＢＴ領域５０とダイオード領域２０（１２０、２２０）の双方に形成されている。これに限られず、ゲートトレンチ１２と、ゲート絶縁膜１４と、トレンチゲート電極１６は、ＩＧＢＴ領域５０にのみ形成され、ダイオード領域２０（１２０、２２０）には形成されていなくてもよい。その場合であっても、ダイオード領域２０（１２０、２２０）内の特定半導体領域２２（１２２、２２２）が、ゲート絶縁膜１４と隣接しない範囲に形成されるとともに、ＩＧＢＴ領域５０内のトレンチゲート電極１６と電気的に接続されていればよい。本変形例の半導体装置でも、上記の各実施例と同様の作用効果を発揮することができる。
（変形例２）上記の各実施例では、ＩＧＢＴドリフト領域５６内及びダイオードドリフト領域２６内に、結晶欠陥領域３０が形成されている。これに限られず、結晶欠陥領域３０を省略してもよい。その場合、結晶欠陥領域３０が形成されている場合に比べて、半導体装置のオン電圧を低くできる。
（変形例３）上記の各実施例では、アノード領域２４は、ｐ型の不純物濃度が高い第１アノード領域と、ｐ型の不純物濃度が低い第２アノード領域２４の２つの領域を有している。これに限られず、アノード領域２４は、単一の不純物濃度で形成されていてもよい。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：半導体装置
１１：半導体基板
１２：ゲートトレンチ
１４：ゲート絶縁膜
１６：トレンチゲート電極
２０：ダイオード領域
２２：特定半導体領域
２４：アノード領域
２４ａ：第１アノード領域
２４ｂ：第２アノード領域
２６：ダイオードドリフト領域
３０：結晶欠陥領域
４２：ダミートレンチ
４４：ダミー絶縁膜
４６：ダミー電極
５０：ＩＧＢＴ領域
５２：エミッタ領域
５４：ボディ領域
５６：ＩＧＢＴドリフト領域
５８：コレクタ領域
７０：空乏層
１００：半導体領域
１２０：ダイオード領域
１２２：特定半導体領域
２００：半導体領域
２２０：ダイオード領域
２２２：特定半導体領域

Claims (4)

  1. ダイオード領域とＩＧＢＴ領域とが形成されている半導体基板を備える半導体装置であって、
    半導体基板のＩＧＢＴ領域は、半導体基板の表面に臨む範囲に形成された第１導電型のエミッタ領域と、エミッタ領域の下側に形成される第２導電型のボディ領域と、ボディ領域の下側に形成される第１導電型のＩＧＢＴドリフト領域と、半導体基板の表面からＩＧＢＴドリフト領域にまで伸びるゲートトレンチと、エミッタ領域に接すると共にゲートトレンチの内壁を被覆するゲート絶縁膜と、そのゲート絶縁膜内に配置されたトレンチゲート電極とを有しており、
    半導体基板のダイオード領域は、半導体基板の表面に臨む範囲の一部に形成された第１導電型の特定半導体領域と、半導体基板の表面に臨む範囲の他の部分に形成されるとともに特定半導体領域の下側に亘って形成されている第２導電型のアノード領域と、アノード領域の下側に形成される第１導電型のダイオードドリフト領域を有しており、
    特定半導体領域は、アノード領域によってダイオードドリフト領域と分離されており、トレンチゲート電極と電気的に接続している、
    ことを特徴とする半導体装置。
  2. ゲートトレンチと、ゲート絶縁膜と、トレンチゲート電極は、ＩＧＢＴ領域とダイオード領域とに亘って形成されており、
    特定半導体領域は、ダイオード領域内のゲート絶縁膜と隣接しない範囲に形成されている、
    ことを特徴とする請求項１に記載の半導体装置。
  3. アノード領域は、半導体基板の表面に臨む範囲の他の部分の少なくとも一部に形成される第１アノード領域と、第１アノード領域の下側に形成される第２アノード領域を有しており、
    第１アノード領域の第２導電型の不純物濃度は、第２アノード領域の第２導電型の不純物濃度よりも高く、
    特定半導体領域の下端部の位置は、第１アノード領域の下端部の位置よりも下方にある、
    ことを特徴とする請求項１又は２に記載の半導体装置。
  4. ダイオードドリフト領域には、結晶欠陥領域が形成されており、
    結晶欠陥領域における結晶欠陥密度は、ダイオードドリフト領域の結晶欠陥領域以外の領域における結晶欠陥密度よりも高い、
    ことを特徴とする請求項１から３のいずれか一項に記載の半導体装置。
JP2012270003A 2012-12-11 2012-12-11 半導体装置 Active JP5700028B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012270003A JP5700028B2 (ja) 2012-12-11 2012-12-11 半導体装置
US14/091,954 US8921889B2 (en) 2012-12-11 2013-11-27 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012270003A JP5700028B2 (ja) 2012-12-11 2012-12-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2014116482A true JP2014116482A (ja) 2014-06-26
JP5700028B2 JP5700028B2 (ja) 2015-04-15

Family

ID=50880013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012270003A Active JP5700028B2 (ja) 2012-12-11 2012-12-11 半導体装置

Country Status (2)

Country Link
US (1) US8921889B2 (ja)
JP (1) JP5700028B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6787690B2 (ja) * 2016-05-19 2020-11-18 ローム株式会社 高速ダイオード及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6461956A (en) * 1987-08-26 1989-03-08 Siliconix Inc Semiconductor device
JP2009267116A (ja) * 2008-04-25 2009-11-12 Toyota Motor Corp ダイオードとそのダイオードを備えている半導体装置
JP2011100762A (ja) * 2009-11-04 2011-05-19 Toyota Motor Corp 半導体装置の製造方法
JP2011238975A (ja) * 2011-08-29 2011-11-24 Toyota Motor Corp 半導体装置とその半導体装置を備えている給電装置の駆動方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4843253B2 (ja) * 2005-05-23 2011-12-21 株式会社東芝 電力用半導体装置
US8507352B2 (en) * 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
JP2011129619A (ja) 2009-12-16 2011-06-30 Toyota Motor Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6461956A (en) * 1987-08-26 1989-03-08 Siliconix Inc Semiconductor device
JP2009267116A (ja) * 2008-04-25 2009-11-12 Toyota Motor Corp ダイオードとそのダイオードを備えている半導体装置
JP2011100762A (ja) * 2009-11-04 2011-05-19 Toyota Motor Corp 半導体装置の製造方法
JP2011238975A (ja) * 2011-08-29 2011-11-24 Toyota Motor Corp 半導体装置とその半導体装置を備えている給電装置の駆動方法

Also Published As

Publication number Publication date
US8921889B2 (en) 2014-12-30
JP5700028B2 (ja) 2015-04-15
US20140159109A1 (en) 2014-06-12

Similar Documents

Publication Publication Date Title
JP6197773B2 (ja) 半導体装置
JP5924420B2 (ja) 半導体装置
JP6003961B2 (ja) 半導体装置
JP6022774B2 (ja) 半導体装置
JP6281548B2 (ja) 半導体装置
JP6098707B2 (ja) 半導体装置
JP2015138789A (ja) 半導体装置
JP2016082097A (ja) 半導体装置
JP5941214B2 (ja) 半導体装置
US9899374B2 (en) Semiconductor device
JP5989689B2 (ja) 半導体装置
JP2013161918A (ja) 半導体装置
JP2014103352A (ja) 半導体装置
JP5741069B2 (ja) 半導体装置
JP5700028B2 (ja) 半導体装置
JP6852541B2 (ja) 半導体装置
JP6179468B2 (ja) 半導体装置
JP7147510B2 (ja) スイッチング素子
JP2011086710A (ja) 半導体装置
JP2017028055A (ja) ダイオード
JP7352151B2 (ja) スイッチング素子
JP7302469B2 (ja) 半導体装置
JP2016181551A (ja) 半導体装置
JP5460247B2 (ja) サイリスタ
JP2016152261A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150202

R151 Written notification of patent or utility model registration

Ref document number: 5700028

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250