CN111640782B - 多种元胞设计的复合PiN肖特基二极管 - Google Patents

多种元胞设计的复合PiN肖特基二极管 Download PDF

Info

Publication number
CN111640782B
CN111640782B CN202010311265.9A CN202010311265A CN111640782B CN 111640782 B CN111640782 B CN 111640782B CN 202010311265 A CN202010311265 A CN 202010311265A CN 111640782 B CN111640782 B CN 111640782B
Authority
CN
China
Prior art keywords
junction
region
area
epitaxial layer
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010311265.9A
Other languages
English (en)
Other versions
CN111640782A (zh
Inventor
任娜
刘旺
黄治成
李宛曈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuanshan Jinan Electronic Technology Co ltd
Original Assignee
Yuanshan Jinan Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuanshan Jinan Electronic Technology Co ltd filed Critical Yuanshan Jinan Electronic Technology Co ltd
Priority to CN202010311265.9A priority Critical patent/CN111640782B/zh
Publication of CN111640782A publication Critical patent/CN111640782A/zh
Application granted granted Critical
Publication of CN111640782B publication Critical patent/CN111640782B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及多种元胞设计的复合PiN肖特基二极管，包括：第二导电区域，第二导电区域排布有多个元胞；多个元胞中的第一元胞包括第一区域和第二区域，多个元胞中的第二元胞包括第三区域；第一区域与外延层间形成第一PN结，第二区域与外延层间形成第二PN结，第三区域与外延层间形成第三PN结；第三PN结的宽度大于第一PN结和第二PN结的宽度，从而使第三PN结在浪涌大电流的条件下比第一PN结和第二PN结先开启。通过不同尺寸PN结的设计，可以在尽量保持或不影响肖特基二极管正常电流导通模式性能的情况下，更高效的利用器件有源区面积，使浪涌大电流均匀的分散在器件的表面，从而有效的降低因局部过热而造成的器件损坏，提高其稳定性。

Description

多种元胞设计的复合PiN肖特基二极管
技术领域
本发明涉及功率二极管技术领域，特别涉及多种元胞设计的复合PiN肖特基二极管。
背景技术
功率器件包括功率二极管和功率开关管，而功率二极管在电路应用中存在两种工作模式：导通模式和阻断模式。对于导通工作模式，除了正常电流工况以外，还存在偶发浪涌大电流的异常工况。在浪涌电流出现的异常工况下，二极管可能发生瞬时能量过冲和芯片温度升高的现象，导致器件发生失效。
一般而言，电力电子器件在由电路故障或雷电引起的浪涌下将会承受大电流应力。在浪涌冲击情况下，大电流乘以器件电压降将形成瞬时的能量过冲，在相当短的时间内流入器件，导致器件结温迅速升高，可能引起器件的可靠性降低，甚至发生性能退化和失效。
目前商业碳化硅二极管器件的抗浪涌电流能力普遍偏低，不能满足特殊应用的需求，例如，在高压配电系统中的功率因数矫正器(PFC)的应用中，在电路开通的瞬间和/或电路中断时可能发生浪涌大电流冲击。当浪涌冲击发生时，二极管会耗散大量的功率和能量，如果器件结构设计不当，器件的抗浪涌电流能力较差，器件可能由于过热而发生灾难性的故障。
发明内容
本发明提供了多种元胞设计的复合PiN肖特基二极管，旨在一定程度上解决以下技术问题：二极管等电子器件无法承受浪涌大电流冲击，可靠性低。
一方面，本申请实施例提供了一种多种元胞设计的复合PiN肖特基二极管，二极管包括：PN结，形成所述PN结的第一导电区域和第二导电区域，所述第二导电区域位于所述第一导电区域的表面，所述第一导电区域包括外延层，所述第二导电区域排布有多个元胞；其中，
所述多个元胞中的第一元胞包括第一区域和第二区域，所述第一区域环绕所述第二区域设置，所述第一区域呈环形或环正多边形，所述第二区域呈圆形或正多边形，且所述第一区域的中心与所述第二区域的中心相同；
所述多个元胞中的第二元胞包括第三区域，所述第三区域呈圆形或正多边形；
所述第一区域与所述外延层间形成第一PN结，所述第二区域与所述外延层间形成第二PN结，所述第三区域与所述外延层间形成第三PN结；
所述第三PN结的宽度大于所述第一PN结和所述第二PN结的宽度，从而使所述第三PN结在浪涌大电流的条件下比所述第一PN结和所述第二PN结先开启。
在一个示例中，所述第二PN结的宽度大于所述第一PN结的宽度，以使所述第二PN结在浪涌大电流的条件下比所述第一PN结先开启。
在一个示例中，相邻的所述第一区域与所述第三区域相连接。
在一个示例中，多个所述第一元胞环绕设置在所述第二元胞的周围。
在一个示例中，距离最近的两个所述第二元胞之间设置有n个所述第一元胞，n为1-1000000。
在一个示例中，所述第一区域、所述第二区域和所述第三区域的深度相同，所述深度是所述外延层表面进行离子注入后形成所述第二导电区域的深度。
在一个示例中，还包括：衬底，其中，
所述衬底位于所述外延层背离所述第二导电区域一侧的表面；
所述衬底的掺杂浓度高于所述外延层的掺杂浓度。
在一个示例中，还包括：肖特基接触金属，其中，
所述肖特基接触金属覆盖于所述外延层的表面，且所述肖特基接触金属与所述外延层间形成肖特基接触。
在一个示例中，还包括欧姆接触金属，其中，所述欧姆接触金属与所述第二导电区域间形成第一欧姆接触。
在一个示例中，还包括：阴极电极，其中，所述阴极电极设置于所述衬底背离所述外延层的一侧，且所述衬底与所述阴极电极间形成第二欧姆接触。
本申请实施例提供的二极管器件，在浪涌大电流通过时，具有不同尺寸的PN结将在电流达到不同阈值的情况下被逐级开启。通过这种设计，可以在尽量保持或不影响肖特基二极管正常电流导通模式性能的情况下，更高效的利用有源区面积，使浪涌大电流均匀的分散在器件的表面，从而有效的降低因局部过热而造成的器件损坏，提高其稳定性。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本发明实施例的二极管的截面示意图；
图2为本发明实施例的P+区域的元胞排布示意图A；
图3为沿图2中的AA'线的截面示意图；
图4为图3的局部放大图；
图5为本发明实施例的第一元胞和第二元胞的排列设计示意图；
图6为本发明实施例的P+区域的元胞排布示意图B；
图7为本发明实施例的P+区域的元胞排布设计示意图C；
图8为本发明实施例的P+区域的元胞排布设计示意图D；
图9为本发明实施例的P+区域的元胞排布设计示意图E；
图10为本发明实施例的沿图9中的DD'线的截面示意图。
具体实施方式
为了更清楚的阐释本申请的整体构思，下面结合说明书附图以示例的方式进行详细说明。
半导体的材料对半导体的性能起到决定性的作用，碳化硅半导体材料的禁带宽度约为硅材料的三倍，并且具有更高的临界击穿电场强度、更高的导热系数、更低的本征载流子浓度和更高的饱和漂移速度，这些使碳化硅成为高压、高温、高功率器件的理想材料。基于碳化硅半导体材料的功率二极管，商业器件存在两种技术路线，即结势垒肖特基二极管结构和复合PiN肖特基二极管结构。
结势垒肖特基二极管在N-漂移层中交替布置窄P+区域，相比于纯肖特基二极管具有更低的反向漏电流和更强的阻断特性。复合PiN肖特基二极管结构是基于结势垒肖特基二极管的改进结构，不仅保留了窄P+区设计，还在有源区区域增加了较宽的P+区的设计，这些宽的P+区域形成的PN结在器件受到浪涌电流冲击的情况下会被开启，载流子注入到漂移层中，从而使得器件在浪涌大电流冲击的情况下具有更低的电阻率和更高的电流导通能力。因此，与结势垒肖特基二极管相比，复合PiN肖特基二极管具有更高的抗浪涌电流能力。
器件的抗浪涌电流能力是描述其在极端电流冲击情况下鲁棒性的关键指标。具有卓越的抗浪涌电流能力的器件可以有效地耗散这些能量而不发生退化或失效，从而为电力装备提供更高的安全裕度，提高电力装备的可靠性和寿命。
接下对器件的结构设计进行详细介绍。
图1为本发明二极管的截面示意图，如图1所示，多种元胞设计的复合PiN肖特基二极管10的结构主要包括：含有杂质且具有第一导电类型的碳化硅衬底12；碳化硅衬底上形成的第一导电类型的外延层13，外延层的掺杂浓度低于衬底的掺杂浓度；并且阳极电极设置于所述外延层形成所述多个第二导电区域的表面，阳极电极接触元胞；与第一导电区域的导电类型不同的多个第二导电区域14，形成于所述外延层的表面；第二导电类型区域14的上方形成第一欧姆接触18；肖特基接触金属19位于整个外延层13的顶部，从而形成肖特基结16；衬底12的背面与阴极电极11间形成第二欧姆接触17。
在本发明的一些实施例中，阳极电极19是第一电极，阴极电极11是第二电极。
在本发明实施例中，多种元胞设计的复合PiN肖特基二极管结构中的第一导电区域为N型区域，第二导电区域为P+区域，P+区域与N型区域形成的PN结15可以在浪涌大电流情况下开启，形成PN结15与肖特基结16并联的工作模式，从而为器件提供更高的抗浪涌电流能力。因此，P+区域的形状、尺寸和排列在很大程度上影响着复合PiN肖特基二极管在浪涌电流工作情况下的电学特性。
可以理解的是，在本发明其它的一些实施例中，复合PiN肖特基二极管结构中的第一导电区域也可以为P+区域，第二导电区域也可以为N型区域，本申请对此不作特别的限制。
合理的设计P+区宽度和间距等结构参数，可以降低PN结的开启电压，本申请实施例中的开启电压是指PN结开启时所对应的二极管阳极与阴极之间的电压降，降低浪涌电流情况下的功率损耗和器件结温的升高，从而提高器件的抗浪涌电流能力。P+区域的结构设计不仅影响器件的抗浪涌电流能力，还会影响器件在正常电流工作情况下的导通压降，从而改变器件的导通性能。这是因为，在正常电流(电流小于厂家给出的数据手册上标定的最大稳态工作电流)工作情况下，因为肖特基势垒高度远低于PN结内建电势，只有肖特基结被开启。如果P+区域面积较大，占用过多有源区面积，相应的肖特基结面积将减小，从而使得器件在正常电流导通模式下的导通压降升高，降低器件的导通性能。另一方面，当器件受到异常的浪涌电流冲击时，具有更宽的P+区设计的PN结更容易被开启，一旦PN结开始导通电流，载流子注入到漂移层中，降低器件的电阻和导通压降，从而增强器件的抗浪涌电流能力。综上所述，复合PiN肖特基二极管在正常电流导通性能和抗浪涌电流能力之间存在着折中与权衡的矛盾关系。
图2为本发明实施例的P+区域布局设计示意图A，如图2所示，第一元胞紧密排布在器件的有源区内，第一元胞具有第一区域和第二区域，第一区域呈环形或其他任意正多边形环状，环绕设置在第二区域的外部，第二区域呈圆形或其他任意正多边形，本发明实施例对此不作特别的限制。第一元胞的第一区域的中心与所述第二区域的中心相同。
图3为本发明实施例的沿图2中的AA'线的截面示意图，图3中，14表示第二导电类型P+区域，P1和P2分别表示第二导电P+区域的宽度，14A表示具有P1宽度的第二导电类型P+区域，14B表示具有P2宽度的第二导电类型P+区域，20表示肖特基沟道区域，15A表示具有P1宽度的第二导电类型P+区域与第一导电类型外延层形成的PN结，15B表示具有P2宽度的第二导电类型P+区域与第一导电类型外延层形成的PN结。在正常电流工作情况下，二极管正向导通，电流从二极管的阳极通过肖特基结流入漂移区，再通过衬底，并从阴极电极流出。而在电流进入N型区域之前，首先要穿过第二导电区域之间所形成的沟道区域。电流在穿过沟道区域时将在第二导电区域与第一导电区域的漂移区之间形成的PN结上形成电势差，当该电势差超过PN结的内建电势时，PN结将会被开启。
改变第二导电类型区域的宽度，将会影响触发PN结开启的导通电流阈值，PN结开启时所对应的二极管阳极与阴极之间的电压降被称之为PN结的开启电压。第二导电类型P+区域的宽度越宽，PN结的开启电压越低。图4为本发明实施例的图3的局部放大图，如图4所示，虚线BB'、CC'分别展示了宽度分别为P1和P2的第二导电类型P+区的附近的电流路径。当BB'、CC'之间的电势差达到第二导电类型P+区域与第一导电类型形成的PN结的内建电势，这时候PN结便会被开启。BB'、CC'的电势差等于沟道区域的电流乘以BB'、CC'段的电阻。从图4中可以明显的看出，当第二导电类型P+区间距不变，即沟道区域宽度不变时，电阻的大小主要受到P+区宽度的影响，当P+区宽度越大时，即P2大于P1，其电阻越大，即RCC'大于RBB'。
因此,在图2、图3和图4的设计中，当电流增加到触发PN结15B开启的电流阈值I2时，CC'将先达到PN结的内建电势，宽度为P2的PN结被先开启。随着电流继续增大，超出第二个PN结开启的电流阈值I1时，BB'也达到第二个PN结15A的内建电势，从而宽度为P1的PN结也被开启。
基于上述情形，图2所示的结构设计基础上，保持第二导电类型P+区间距不变，继续增加具有更宽宽度的第二导电类型区域的第二元胞。使其与第一导电类型区域形成的PN结具有较电流阈值I2更小的开启电流阈值I3，从而在较低电压下便被开启，使器件的抗浪涌电流能力增强。
图5为本发明实施例的第一元胞和第二元胞的设计示意图，图6为本发明实施例的元胞排布示意图B。
如图5所示，本发明实施例提供了一种新型的元胞结构,即第一元胞和第二元胞，第一元胞具有第一区域5011和第二区域5012，第二元胞具有第三区域(第三区域即为第二元胞502的全部区域)，其中，所述第一区域呈环形，所述第三区域呈圆形，相邻的第一区域和第三区域通过边进行连接，即P+区域部分重合，相邻的第一区域和第一区域之间的P+区域也部分重合；优选的，第一元胞和第二元胞在所述外延层的深度相同。
优选的，本申请还提供了第一元胞501与第二元胞502的一些优选的排布方式。如图所示，元胞排布时，相邻的第一元胞的第一区域相互连接，第一元胞的第一区域与第二元胞的第三区域相互连接，且在连接过程中会形成间隙503。
具体而言，相邻的所述第一区域的环形的边与所述第三区域的圆形的边连接，第一区域的环形的边可以是环形的外边，也可以是环形的内边。当然在本发明的其它的一些实施例中，还可以是环形的外边与内边间的任意一个圆，本申请对此不作特别的限制。
在实际的应用中，使用P+区域将该间隙503填充，形成如图2所示的情形。
在本发明的一些优选的实施例中，多个第一元胞环绕设置于第二元胞的外部，在本发明的一些优选的实施例中，如图6所示，每个第二元胞被一层第一元胞环绕设置。通过在在器件的有源区设置一定数量的第二元胞，形成具有P3宽度的PN结。
图7为本发明实施例的P+区域的元胞设计示意图C；图8为本发明实施例的P+区域的元胞设计示意图D；图9为本发明实施例的P+区域的元胞设计示意图E；图7-图9分别展示了第一元胞和第二元胞的不同排列方式。图7在图6的基础上，减小了第二元胞的排布数量和密度，每个第二元胞被两层第一元胞环绕设置。在图8中，进一步减小了第二元胞的排布数量和密度，每个第二元胞被三层第一元胞环绕设置。图9，再一次降低了第二元胞的排布数量密度，每个第二元胞被三层第一元胞环绕设置。以此类推，每个第二元胞可以被n层第一元胞环绕，这里的n可以为1至1000000。
可以理解的是,图6-图9所示的第一元胞和第二元胞的排布示意图，仅仅是示例性的优选技术方案，不应成为本发明实施例的限制，本发明实施例采用了按照一定规律的排布方式实现第一元胞和第二元胞的排列，也可以采用其他的没有规律、完全乱序的排布形式，在此不做赘述。
图10发明实施例的沿图9的DD'线的截面示意图，图9中，P3表示P+区域的宽度，14C表示具有P3宽度的P+区域，15C表示具有P3宽度第二导电类型P+区域与第一导电类型外延层形成的PN结。由图可以看出，P3宽度大于P2宽度大于P1宽度，通过在图2所示的元胞排布的基础上，增加具有更宽宽度P3的第二元胞，使得具有P3宽度的PN结具有较I2更小的开启电流阈值I3，从而在较低电压下便被开启，使器件的抗浪涌电流能力增强。
本申请提供的实施例不仅可以用于本申请中提到的圆形元胞结构，也可以应用于其他形状的元胞结构。
本发明实施例本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在申请中。

Claims (10)

1.一种多种元胞设计的复合PiN肖特基二极管，其特征在于，包括：PN结，形成所述PN结的第一导电区域和第二导电区域，所述第二导电区域位于所述第一导 电区域的表面，所述第一导电区域包括外延层，所述第二导电区域排布有多个元胞；其中，
所述多个元胞中的第一元胞包括第一区域和第二区域，所述第一区域环绕所述第二区域设置，所述第一区域呈环形或环正多边形，所述第二区域呈圆形或正多边形，且所述第一区域的中心与所述第二区域的中心相同；
所述多个元胞中的第二元胞包括第三区域，所述第三区域呈圆形或正多边形；
所述第一区域与所述外延层间形成第一PN结，所述第二区域与所述外延层间形成第二PN结，所述第三区域与所述外延层间形成第三PN结；
所述第三PN结的宽度大于所述第一PN结和所述第二PN结的宽度，从而使所述第三PN结在浪涌电流的条件下比所述第一PN结和所述第二PN结先开启。
2.根据权利要求1所述的二极管，其特征在于，所述第二PN结的宽度大于所述第一PN结的宽度，以使所述第二PN结在浪涌电流的条件下比所述第一PN结先开启。
3.根据权利要求1所述的二极管，其特征在于，相邻的所述第一区域与所述第三区域相连接。
4.根据权利要求1所述的二极管，其特征在于，多个所述第一元胞环绕设置在所述第二元胞的周围。
5.根据权利要求1所述的二极管，其特征在于，距离最近的两个所述第二元胞之间设置有n个所述第一元胞，n为1-1000000。
6.根据权利要求1所述的二极管，其特征在于，所述第一区域、所述第二区域和所述第三区域的深度相同，所述深度是所述外延层表面进行离子注入后形成所述第二导电区域的深度。
7.根据权利要求1所述的二极管，其特征在于，还包括：衬底，其中，
所述衬底位于所述外延层背离所述第二导电区域一侧的表面；
所述衬底的掺杂浓度高于所述外延层的掺杂浓度。
8.根据权利要求1所述的二极管，其特征在于，还包括：肖特基接触金属，其中，
所述肖特基接触金属覆盖于所述外延层的表面，且所述肖特基接触金属与所述外延层间形成肖特基接触。
9.根据权利要求8所述的二极管，其特征在于，还包括：欧姆接触金属，其中，所述欧姆接触金属与所述第二导电区域间形成第一欧姆接触。
10.根据权利要求7所述的二极管，其特征在于，还包括：阴极电极，其中，
所述阴极电极设置于所述衬底背离所述外延层的一侧，且所述衬底与所述阴极电极间形成第二欧姆接触。
CN202010311265.9A 2020-04-20 2020-04-20 多种元胞设计的复合PiN肖特基二极管 Active CN111640782B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010311265.9A CN111640782B (zh) 2020-04-20 2020-04-20 多种元胞设计的复合PiN肖特基二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010311265.9A CN111640782B (zh) 2020-04-20 2020-04-20 多种元胞设计的复合PiN肖特基二极管

Publications (2)

Publication Number Publication Date
CN111640782A CN111640782A (zh) 2020-09-08
CN111640782B true CN111640782B (zh) 2022-07-12

Family

ID=72332723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010311265.9A Active CN111640782B (zh) 2020-04-20 2020-04-20 多种元胞设计的复合PiN肖特基二极管

Country Status (1)

Country Link
CN (1) CN111640782B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113536600B (zh) * 2021-08-17 2024-01-30 浙江大学 一种功率模块绑定线布局优化设计方法
CN113990934B (zh) * 2021-10-29 2023-07-28 西安微电子技术研究所 一种SiC JBS元胞结构及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170836A (zh) * 2017-05-17 2017-09-15 扬州扬杰电子科技股份有限公司 元胞版图、元胞结构及碳化硅结势垒肖特基二极管的制作方法
CN109742136A (zh) * 2018-12-30 2019-05-10 芜湖启迪半导体有限公司 一种肖特基二极管结构及其制造方法
CN110534583A (zh) * 2019-08-01 2019-12-03 山东天岳电子科技有限公司 一种肖特基二极管及其制备方法
CN110571282A (zh) * 2019-08-01 2019-12-13 山东天岳电子科技有限公司 一种肖特基二极管及其制造方法
CN110571281A (zh) * 2019-08-01 2019-12-13 山东天岳电子科技有限公司 一种混合PiN结肖特基二极管及制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901699B2 (en) * 2005-05-11 2014-12-02 Cree, Inc. Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection
US8232558B2 (en) * 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170836A (zh) * 2017-05-17 2017-09-15 扬州扬杰电子科技股份有限公司 元胞版图、元胞结构及碳化硅结势垒肖特基二极管的制作方法
CN109742136A (zh) * 2018-12-30 2019-05-10 芜湖启迪半导体有限公司 一种肖特基二极管结构及其制造方法
CN110534583A (zh) * 2019-08-01 2019-12-03 山东天岳电子科技有限公司 一种肖特基二极管及其制备方法
CN110571282A (zh) * 2019-08-01 2019-12-13 山东天岳电子科技有限公司 一种肖特基二极管及其制造方法
CN110571281A (zh) * 2019-08-01 2019-12-13 山东天岳电子科技有限公司 一种混合PiN结肖特基二极管及制造方法

Also Published As

Publication number Publication date
CN111640782A (zh) 2020-09-08

Similar Documents

Publication Publication Date Title
US9508870B2 (en) Diode
EP2822038B1 (en) Insulated gate bipolar transistor
CN111640782B (zh) 多种元胞设计的复合PiN肖特基二极管
CN111742411B (zh) 双向晶闸管器件
JP6088586B2 (ja) 逆導通パワー半導体デバイス
JP2016181691A (ja) 逆導通パワー半導体デバイス
US20210036166A1 (en) MERGED PiN SCHOTTKY (MPS) DIODE WITH MULTIPLE CELL DESIGN AND MANUFACTURING METHOD THEREOF
KR101779230B1 (ko) 전력 반도체 디바이스
WO2020201361A1 (en) Segmented power diode structure with improved reverse recovery
US8907374B2 (en) Insulated gate bipolar transistor
CN111640783B (zh) 多种元胞设计的复合PiN肖特基二极管
CN105830221A (zh) 反向传导半导体装置
CN111682060B (zh) 多种元胞设计的复合PiN肖特基二极管
JP2000150859A (ja) ダイオード
JP3807023B2 (ja) 電力用ダイオード
CN111092114A (zh) 半导体装置及半导体装置的制造方法
US20210328077A1 (en) Merged PiN Schottky (MPS) Diode With Multiple Cell Designs And Manufacturing Method Thereof
CN112599587B (zh) 一种具有缓冲层结构的半导体器件
CN111640781B (zh) 带有等离子体扩散层的复合PiN肖特基二极管
JPH0677472A (ja) サージ防護素子
JP2005527969A (ja) スイッチング素子と縁部素子とを備えた半導体装置
CN111640784B (zh) 带有等离子体扩散层的复合PiN肖特基二极管
CN115548101B (zh) 一种碳化硅mosfet晶体管器件
CN113972264B (zh) 一种电流防护型半导体器件
EP4007139B1 (en) Module comprising a switchable bypass device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200908

Address after: 250118 Shandong province Huaiyin District of Ji'nan city in the middle Mile Lake

Applicant after: JINAN XINGHUO TECHNOLOGY DEVELOPMENT Co.,Ltd.

Address before: No. 19019, floor 19, building 1, No. 18, Danling street, Haidian District, Beijing 100080

Applicant before: Beijing Tianyue Jingcheng Electronic Technology Co.,Ltd.

SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220620

Address after: 250118 Meili Road, Huaiyin District, Jinan City, Shandong Province, 1929

Applicant after: Yuanshan (Jinan) Electronic Technology Co.,Ltd.

Address before: 250118 the middle part of Mei Li Lake, Huaiyin District, Ji'nan, Shandong

Applicant before: JINAN XINGHUO TECHNOLOGY DEVELOPMENT Co.,Ltd.

GR01 Patent grant
GR01 Patent grant