CN111640784B - 带有等离子体扩散层的复合PiN肖特基二极管 - Google Patents
带有等离子体扩散层的复合PiN肖特基二极管 Download PDFInfo
- Publication number
- CN111640784B CN111640784B CN202010312456.7A CN202010312456A CN111640784B CN 111640784 B CN111640784 B CN 111640784B CN 202010312456 A CN202010312456 A CN 202010312456A CN 111640784 B CN111640784 B CN 111640784B
- Authority
- CN
- China
- Prior art keywords
- diffusion
- region
- unit
- plasma
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009792 diffusion process Methods 0.000 title claims abstract description 176
- 239000002131 composite material Substances 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 238000013021 overheating Methods 0.000 abstract description 7
- 210000002381 plasma Anatomy 0.000 description 66
- 210000004027 cell Anatomy 0.000 description 62
- 239000010410 layer Substances 0.000 description 61
- 238000010586 diagram Methods 0.000 description 12
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 210000001316 polygonal cell Anatomy 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及带有等离子体扩散层的复合PiN肖特基二极管，二极管包括：PN结，形成所述PN结的第一导电区域和第二导电区域，设置有等离子体扩散层的扩散单元，在所述扩散单元中，通过所述等离子体扩散通道连接第一区域、第二区域和第三区域，以使浪涌大电流条件下产生的等离子体通过所述通道扩散。通过设计等离子体扩散层，将多个独立的PN结连接起来，使得器件在受到浪涌大电流冲击的情况下，器件内部的电流以及产生的热量可以均匀地扩散到整个器件的各个区域，有效地防止器件发生局部过热造成器件损坏，从而提高器件的抗浪涌电流能力，增强器件的可靠性。
Description
技术领域
本发明涉及功率二级管技术领域，特别涉及复合PiN肖特基二极管，尤其涉及带有等离子体扩散层的复合PiN肖特基二极管。
背景技术
功率器件包括功率二极管和功率开关管，而功率二极管在电路应用中存在两种工作模式：导通模式和阻断模式，而对于导通工作模式，除了正常电流工况以外，还存在偶发浪涌大电流的异常工况。
器件的抗浪涌电流能力是描述其在极端电流冲击情况下鲁棒性的关键指标。具有卓越的抗浪涌电流能力的器件可以有效地耗散这些能量而不发生退化或失效，从而为电力装备提供更高的安全裕度，提高电力装备的可靠性和寿命。
一般而言，电力电子器件在由电路故障或雷电引起的浪涌下将会承受大电流应力。在浪涌冲击情况下，大电流乘以器件电压降将形成瞬时的能量过冲，在相当短的时间内流入器件，导致器件结温迅速升高，可能引起器件的可靠性降低，甚至发生性能退化和失效。
发明内容
本发明提供了一种带有等离子体扩散层的复合PiN肖特基二极管，旨在至少在一定程度上解决以下技术问题：
二极管等电子器件无法承受浪涌大电流冲击，可靠性低。
一方面，本发明实施例提供了一种带有等离子体扩散层的复合PiN肖特基二极管，二极管包括：PN结，形成所述PN结的第一导电区域和第二导电区域，所述第一导电区域包括衬底和外延层，所述第二导电区域形成于所述外延层背离所述衬底一侧的表面，其中，
所述第二导电区域内包括重复单元和设置于部分所述重复单元内的等离子体扩散通道，多条所述等离子体扩散通道形成等离子体扩散层；
所述重复单元包括第一元胞和第二元胞；
所述第一元胞包括第一区域和第二区域，所述第一区域为六边形，所述第二区域为环六边形，且所述第二区域环绕所述第一区域设置；
所述第二元胞包括第三区域，所述第三区域为六边形；且所述第三区域与所述第二区域连接；
设置有所述等离子体扩散层的所述部分重复单元是扩散单元，在所述扩散单元中，通过所述等离子体扩散通道连接所述第一区域、所述第二区域和所述第三区域，以使等离子体通过所述通道扩散。
在一个示例中，所述重复单元呈六边形，多个所述第二元胞分别设置于所
述六边形的中心和顶点；
多个所述第一元胞填充设置于所述六边形中，且相邻两个所述第二元胞间设置有n个所述第一元胞，这里的n可以为1-1000000。
在一个示例中，在所述扩散单元中，所述等离子体扩散通道的一端设置于一个所述第一元胞的第一区域，所述等离子体扩散通道的另一端设置于另一个所述第一元胞的第一区域，中间穿过多个所述第一元胞。
在一个示例中，在所述扩散单元中，所述等离子体扩散通道的一端设置于一个所述第二元胞上，所述等离子体扩散通道的另一端设置于另一个所述第二元胞上，且中间穿过多个所述第一元胞。
在一个示例中，在所述扩散单元中，所述等离子体扩散通道的一端设置有第一元胞，所述等离子体扩散通道的另一端设置有第二元胞。
在一个示例中，所述扩散单元的排布方式包括：第一线性排布区域，在所述第一线性排布区域中，
多个所述扩散单元中的两两扩散单元通过相邻边进行连接，形成一条或多条直线结构的等离子体扩散层；其中，所述相邻边由扩散单元的最外围等离子体扩散通道构成。
在一个示例中，所述扩散单元的排布方式包括：第二线性排布区域，其中，
所述第二线性排布区域与所述第一线性排布区域呈0度到90度的夹角。
在一个示例中，所述扩散单元的排布方式包括：第三线性排布区域，在所述第三线性排布区域中，
多个所述扩散单元中的两两扩散单元通过相邻顶点进行连接，形成一条或多条直线结构的等离子体扩散层；其中，所述相邻顶点由扩散单元的最外围等离子体扩散通道相交形成。
在一个示例中，所述扩散单元的排布方式包括：第四线性排布区域，其中，
所述第四线性排布区域与所述第三线性排布区域呈0度到90度的夹角。
在一个示例中，所述扩散单元的排布方式包括：环状排布区域，在所述环状排布区域中，
以一个所述扩散单元为中心，间隔n层重复单元环绕设置若干所述扩散单元，这里的n可以为1-1000000。
在一个示例中，所述扩散单元的排布方式包括：密铺排布区域，在所述密铺排布区域中，多个所述扩散单元通过相邻边进行连接；其中，所述相邻边由扩散单元的最外围等离子体扩散通道构成。
针对现有二极管器件在浪涌冲击情况下的可靠性问题，提出器件结构的优化技术方案，通过设计等离子体扩散层，将多个独立的元胞连接起来，使得器件在受到浪涌大电流冲击的情况下，器件内部的电流以及产生的热量可以均匀地扩散到整个器件的各个区域，有效地防止器件发生局部过热造成器件损坏，从而提高器件的抗浪涌电流能力，增强器件的可靠性。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本发明二极管的截面示意图；
图2为本发明的具有六边形元胞复合结构的第二导电区域示意图；
图3为本发明的重复单元结构示意图；
图4、图5、图6A、图6B、图6C、图6D、图7A、图7B为本发明的具有等离子体扩散通道的扩散单元结构示意图；
图8、图9、图10、图11分别为本发明由扩散单元形成第一线性排布区域的第二导电区域局部结构示意图；
图12、图13、图14、图15分别为本发明由扩散单元形成第二线性排布区域的第二导电区域局部结构示意图；
图16、图17、图18分别为本发明由扩散单元形成第三线性排布区域的第二导电区域局部结构示意图；
图19、图20分别为本发明由扩散单元形成第四线性排布区域的第二导电区域局部结构示意图；
图21、图22、图23、图24分别为本发明由扩散单元形成环状排布区域的第二导电区域局部结构示意图；
图25、图26、图27、图28、图29、图30、图31、图32、图33分别为本发明由扩散单元形成网状排布区域的第二导电区域局部结构示意图；
图34为本发明由扩散单元构成的密铺排布区域的第二导电区域局部结构示意图。
具体实施方式
为了更清楚的阐释本申请的整体构思，下面结合说明书附图以示例的方式进行详细说明。
半导体的材料对半导体的性能起到决定性的作用，碳化硅半导体材料的禁带宽度约为硅材料的三倍，并且具有更高的临界击穿电场强度、更高的导热系数、更低的本征载流子浓度和更高的饱和漂移速度，这些使碳化硅成为高压、高温、高功率器件的理想材料。基于碳化硅半导体材料的功率二极管，商业器件存在两种技术路线，即结势垒肖特基二极管结构和复合PiN肖特基二极管结构。
结势垒肖特基二极管在N-漂移层中交替布置窄P+区域，相比于纯肖特基二极管具有更低的反向漏电流和更强的阻断特性。复合PiN肖特基二极管结构是基于结势垒肖特基二极管的改进结构，不仅保留了窄P+区设计，还在有源区区域增加了较宽的P+区的设计，这些宽的P+区域形成的PN结在器件受到浪涌电流冲击的情况下会被开启，大量的少数载流子注入到漂移层中，从而使得器件在浪涌大电流冲击的情况下具有更低的电阻率和更高的电流导通能力。因此，与结势垒肖特基二极管相比，复合PiN肖特基二极管具有更高的抗浪涌电流能力。
目前的商业碳化硅二极管器件的抗浪涌电流能力普遍偏低，不能满足特殊应用的需求，例如，在高压配电系统中的功率因数矫正器(PFC)的应用中，在电路开通的瞬间和/或电路中断时可能发生浪涌大电流冲击。当浪涌冲击发生时，二极管会耗散大量的功率和能量，如果器件结构设计不当，器件的抗浪涌电流能力较差，器件可能由于过热而发生灾难性的故障。
接下对器件的结构设计进行详细介绍。
图1为本发明二极管的截面示意图，如图1所示，带有等离子体扩散层的复合PiN肖特基二极管10的结构主要包括：含有杂质且具有第一导电类型的碳化硅衬底12；碳化硅衬底上形成的第一导电类型的外延层13，外延层的掺杂浓度低于衬底的掺杂浓度。不同于第一导电类型的多个第二导电类型区域14，形成于所述外延层的表面；第二导电类型区域14的上面形成第二欧姆接触18；肖特基接触金属19位于整个外延层13的顶部，从而形成肖特基结16；衬底12的背面与阴极电极11间形成第一欧姆接触17。
在本发明实施例中，带有等离子体扩散层的复合PiN肖特基二极管结构中的第二导电区域为P型区域，P型区域与N型区域(第一导电区域)形成的PN结15可以在大电流情况下开启，形成PN结15与肖特基结16并联的工作模式，从而为器件提供更高的抗浪涌电流能力。因此，P+区域的形状、尺寸和排列在很大程度上影响着带有等离子体扩散层的复合PiN肖特基二极管在浪涌电流工作情况下的电学特性。
可以理解的是，在本发明的另一些实施例中，带有等离子体扩散层的复合PiN肖特基二极管结构中的第二导电区域为N型区域，第一导电区域为P型区域，本申请对此并无特别的限制。
基于上述因素的考虑，本申请实施例从器件结构设计出发，通过等离子体扩散层的设计，连接N型漂移区与P+所形成的PN结，在浪涌冲击发生的瞬间，等离子体扩散层可以使等离子体迅速地扩散到其他漂移区中，从而使浪涌电流和其在器件内部产生的热能快速分散到器件的各个区域，避免器件局部发热现象。
图2为本发明的具有六边形元胞复合结构的第二导电区域示意图，如图所示，公开了两种六边形元胞，分别为第一元胞和第二元胞，第一元胞为图2所示的带外环的正六边形元胞，六边形外环和内部六边形呈孤立状态，第二元胞为图2所示的不带环的正六边形元胞。
根据本发明的具体实施例，多个所述元胞中的第一元胞包括第一区域和第二区域，所述第一区域为六边形，所述第二区域为环六边形，且所述第二区域环绕所述第一区域设置，第一区域和第二区域的中心相同；多个所述元胞中的第二元胞包括第三区域，所述第三区域为六边形；且所述第三区域与所述第二区域连接。
具体而言，第一区域、第二区域和第三区域两两之间是孤立的状态。当浪涌大电流通过时，这些P+区域与N型漂移区所形成的PN结将被开启，由于双极型效应的存在，PN结两侧注入少数载流子，从而形成电子-空穴等离子体，这些等离子体首先在PN结下方产生，在浪涌冲击发生的瞬间，这些等离子体很难迅速地扩散到其他漂移区中，浪涌电流和其在器件内部产生的热能也无法快速分散到器件的各个区域，因此无可避免的将存在局部发热的现象，导致器件提前失效。
需要注意的是，本申请实施例公开的元胞形状仅是示例性的，不仅包括图中所示的正六边形元胞，还可以是其他形状的六边形元胞，亦或是其他的不同形状的几何元胞，例如圆形元胞、正八边形元胞等多边形元胞同样适用。
因此，本申请提供了一种带有等离子体扩散层的复合PiN肖特基二极管，提出器件结构的优化技术方案，通过设计等离子体扩散层，连接N型漂移区与P+所形成的PN结，在浪涌冲击发生的瞬间，等离子体扩散层可以使等离子体迅速地扩散到其他漂移区中，从而使浪涌电流和其在器件内部产生的热能快速分散到器件的各个区域，避免器件局部发热现象。
当图2中所示的元胞排列设计固定不变时，可将元胞结构划分为多个重复单元，图3为本发明的重复单元示意图，如图所示，根据第一元胞和第二元胞所构成的一个最小单位划分成重复单元，例如，在本发明的实施例中，相邻最近的两个第二元胞之间设置数量相同的第一元胞，图示为四个，也可以为其他数量，这里的n可以为1-1000000。在重复单元中，中心的第二元胞周围环绕设置有六个第一元胞，重复单元的每条边上具有六个元胞。
下面详细介绍本申请实施例中的等离子体扩散层。
基于图3所示的重复单元结构，图4、图5、图6A、图6B、图6C、图6D、图7A、图7B为本发明的具有等离子体扩散通道的扩散单元结构示意图，如图所示，以重复单元为基本单位，通过在重复单元上设置通道的方式形成等离子体扩散层。重复单元在图4中，所述等离子体扩散通道的一端设置于位于重复单元中心的第二元胞上，所述等离子体扩散通道的另一端设置于位于重复单元顶点的第二元胞上，且中间穿过多个所述第一元胞。
图5是在图4的基础上，通过等离子体扩散通道将每个位于重复单元的顶角的第二元胞相互连通。图6是在图5的基础上继续改进，图5中，通道将第一元胞隔离为多组，6A、6B、6C均为上述规律的不同等离子体扩散通道设计示例，具体而言，在图6A、图6B、图6C中，将每组的第一元胞使用通道相互连接，即等离子扩散通道的一端设置于一个第一元胞，另一端设置于另一个第一元胞。图7A、图7B是在图5的基础上，以重复单元中心的第二元胞为中心，将每层围绕设置的第一元胞连接成环状，可以理解的是，该环状等离子体扩散通道的密度/数量可以进行调整。
本申请的实施例通过在重复单元设置等离子体扩散层的方式，可以使电流以及产生的热均匀地扩散到六边形单元表面，有效地防止局部过热。本发明实施例将带有等离子体扩散层的重复单元称为扩散单元。
接下来，本申请实施例将介绍以扩散单元为基础，将扩散单元在有源区进行多种方式排布设计的元胞结构。
图8为本发明提出地由扩散单元形成第一线性排布区域的第二导电区域局部结构示意图，扩散单元的边相连，并排成一字结构，形成的第一线性排布区域的等离子体扩散层可以使电流以及产生的热均匀地扩散到器件表面，有效地防止局部过热造成的器件损坏，使器件有良好的抗浪涌电流能力。具体而言，在所述第一线性排布区域中，多个所述扩散单元中的两两扩散单元通过相邻边进行连接，形成一条或多条直线结构的等离子体扩散层；其中，所述相邻边为一条等离子体扩散通道。
在图8的基础上，进一步调整扩散单元线性排布的密度，可以得到图9、图10、图11所示的由扩散单元形成第一线性排布区域的第二导电区域局部结构示意图。图9中，在竖直方向，两条相邻的第一线性排布区域等离子体扩散层间隔双层重复单元。图10中，在竖直方向，两条相邻的第一线性排布区域等离子体扩散层间隔三层重复单元。图11中所示的为一种极限情况，等离子体扩散层仅由一层第一线性排布区域的扩散单元组成。以此类推，可以每隔n层重复单元放置下一排扩散单元，这里的n可以为1-1000000。
具有第一线性排布区域的四号六边形单元旋转0度到90度，比如60度，可以得到图12所示的由扩散单元构成的第二线性排布区域局部结构示意图。图12中，相邻的第二线性排布区域间隔单层重复单元。
在图12的基础上，进一步调整第二线性排布区域的密度，可以得到图13、图14、图15所示的由扩散单元构成的第二线性排布区域局部结构示意图。图13中，相邻的第二线性排布区域间隔双层重复单元，图14中，相邻的第二线性排布区域间隔三层重复单元，图15中所示的为一种极限情况，等离子体扩散层仅由一层第二线性排布区域的扩散单元组成。
以此类推，可以每隔n层重复单元放置下一排扩散单元，这里的n可以为1-1000000。
与第一线性排布区域和第二线性排布区域的等离子体扩散层不同的是，本申请实施例公开的第三线性排布区域的等离子体扩散层是通过扩散单元的顶点相连，形成的等离子体扩散层可以使电流以及产生的热均匀地扩散到器件表面，有效地防止局部过热造成的器件损坏，使器件有良好的抗浪涌电流能力。
在所述第三线性排布区域中，多个所述扩散单元中的两两扩散单元通过相邻顶点进行连接，形成一条或多条直线结构的等离子体扩散层；其中，所述相邻顶点由扩散单元的最外围等离子体扩散通道相交形成。
图16、图17、图18为本发明的由扩散单元形成第三线性排布区域的第二导电区域局部结构示意图，如图16所示，相邻的第三线性排布区域间隔单层重复单元。进一步调整密度，如图17所示，相邻的第三线性排布区域间隔双层重复单元，如图18所示，等离子体扩散层仅由一层第三线性排布区域的扩散单元组成。以此类推，可以每隔n层重复单元放置下一排扩散单元，这里的n可以为1-1000000。
图19、图20分别为本发明由扩散单元形成第四线性排布区域的第二导电区域局部结构示意图，第三线性排布区域旋转0度到60度的角度后，比如60度，可以得到图19所示的由扩散单元构成的第四线性排布区域局部结构示意图。调整第四线性排布区域的密度后，可以得到图20所示的由扩散单元构成的第四线性排布区域结构示意图。图19中，相邻的第四线性排布区域间隔单层重复单元，以此类推，每隔n层重复单元放置下一排扩散单元，这里的n可以为1-1000000。图20为极限情况，相邻的等离子体扩散层仅由一层第四线性排布区域的扩散单元组成。
根据本发明的具体实施例，除了上述的线性排布，本申请实施例还提供了环状排布区域。图21、图22、图23、图24分别为本发明由扩散单元构成的环状排布区域局部结构示意图。
如图21所示，相邻环状扩散单元排布间隔一层重复单元，且同一条环状排布内部的扩散单元之间的连接方式为相邻边连接。需要注意的是，扩散单元形成的环的形状，可以是圆形，椭圆，长方形，正方形，正六边形等其他正多方形，或其它不规则形状，每个环状排布区域的扩散单元的密度也可以在一定范围内进行调节。例如，在图22中，相邻环状扩散单元排布间隔一层重复单元，但是不同的是，同一条环状排布内部的扩散单元之间的连接方式不同，既有通过边连接的，也有通过对角连接的。图23中，相邻两层扩散单元间隔两层重复单元。图24中，同一条环状排布内部的扩散单元之间的连接方式与图22相同，但相邻环状扩散单元排布间隔两层重复单元。以此类推，每隔n层重复单元放置下一排环状扩散单元排布，这里的n可以为1-1000000。
根据本发明的具体实施例，根据上述的由扩散单元构成的第二线性排布区域，通过对称操作，可以得到呈网状排布的结构。例如，在图15的基础上，通过沿竖直方向的对称，形成图25所示的由扩散单元构成的网状排布区域结构示意图。在图20的基础上，通过沿水平方向的对称，可以得到图26所示的由扩散单元构成的网状排布区域结构示意图。
在本发明的具体实施例中，除了进行使用对称对上述的结构进行变化外，还可以基于图8-图26所示的等离子体扩散层的设计，通过不同的组合，得到更多的新的等离子体扩散层的设计。例如，图27是由图11和图18结合后形成的由扩散单元构成的网状排布局部结构示意图。图28是由图10和图17结合后形成的扩散单元构成的网状排布区域结构示意图。图29是由图11与图25结合后形成的扩散单元构成的网状排布区域局部结构示意图；图30是由图18与图26结合后形成的扩散单元构成的网状排布区域局部结构示意图；图31是由图21与图29结合后形成的扩散单元构成的网状排布局部结构示意图；图32是由图23与图29结合后形成的扩散单元构成的网状排布局部结构示意图；图33是由图24与图29结合后形成的扩散单元构成的网状排布区域结构示意图。根据器件的应用场合进行调整，从而使扩散单元具有不同的排布设置，可以更加有效的提高器件的可靠性。
根据本发明的具体实施例，除了上述的排布方式，扩散单元还可以通过密铺的方式形成图34所示的由扩散单元构成的密铺排布局部结构示意图。如图所示，通过密集排布每个扩散单元，尽可能的提高等离子体扩散层的等离子体扩散能力，从而使内部的电流以及产生的热量可以均匀的扩散到整个器件的各个区域，有效地防止器件发生局部过热造成器件损坏，从而提高器件的抗浪涌电流能力，增强器件的可靠性。
本发明实施例本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在申请中。
Claims (10)
1.一种带有等离子体扩散层的复合PiN肖特基二极管，其特征在于，包括：PN结，形成所述PN结的第一导电区域和第二导电区域，所述第一导电区域包括衬底和外延层，所述第二导电区域形成于所述外延层背离所述衬底一侧的表面，其中，
所述第二导电区域内包括重复单元和设置于部分所述重复单元内的等离子体扩散通道，多条所述等离子体扩散通道形成等离子体扩散层；
所述重复单元包括第一元胞和第二元胞；
所述第一元胞包括第一区域和第二区域，所述第一区域为六边形，所述第二区域为环六边形，且所述第二区域环绕所述第一区域设置；
所述第二元胞为不带环的正六边形元胞,且包括第三区域，所述第三区域为六边形；且所述第三区域与所述第二区域连接；
设置有所述等离子体扩散层的所述部分重复单元是扩散单元，在所述扩散单元中，通过所述等离子体扩散通道连接所述第一区域、所述第二区域和所述第三区域，以使等离子体通过所述通道扩散；所述重复单元呈六边形，多个所述第二元胞分别设置于所述六边形的中心和顶点；
多个所述第一元胞填充设置于所述六边形中，且相邻两个所述第二元胞间设置有n个所述第一元胞，这里的n可以为1-1000000。
2.根据权利要求1所述的二极管，其特征在于，在所述扩散单元中，所述等离子体扩散通道的一端设置于一个所述第一元胞的第一区域，所述等离子体扩散通道的另一端设置于另一个所述第一元胞的第一区域，中间穿过多个所述第一元胞。
3.根据权利要求1所述的二极管，其特征在于，在所述扩散单元中，所述等离子体扩散通道的一端设置于一个所述第二元胞上，所述等离子体扩散通道的另一端设置于另一个所述第二元胞上，且中间穿过多个所述第一元胞。
4.根据权利要求1所述的二极管，其特征在于，在所述扩散单元中，所述等离子体扩散通道的一端设置于第一元胞的第一区域，所述等离子体扩散通道的另一端设置于第二元胞的第三区域，且中间穿过多个所述第一元胞。
5.根据权利要求1所述的二极管，其特征在于，所述扩散单元的排布方式包括：第一线性排布区域，在所述第一线性排布区域中，
多个所述扩散单元中的两两扩散单元通过相邻边进行连接，形成一条或多条直线结构的等离子体扩散层；其中，所述相邻边由扩散单元的最外围等离子体扩散通道构成。
6.根据权利要求5所述的二极管，其特征在于，所述扩散单元的排布方式包括：第二线性排布区域，其中，
所述第二线性排布区域与所述第一线性排布区域呈0度到90度的夹角。
7.根据权利要求1所述的二极管，其特征在于，所述扩散单元的排布方式包括：第三线性排布区域，在所述第三线性排布区域中，
多个所述扩散单元中的两两扩散单元通过相邻顶点进行连接，形成一条或多条直线结构的等离子体扩散层；其中，所述相邻顶点由扩散单元的最外围等离子体扩散通道相交形成。
8.根据权利要求7所述的二极管，其特征在于，所述扩散单元的排布方式包括：第四线性排布区域，其中，
所述第四线性排布区域与所述第三线性排布区域呈0度到90度的夹角。
9.根据权利要求1所述的二极管，其特征在于，所述扩散单元的排布方式包括：环状排布区域，在所述环状排布区域中，
以一个所述扩散单元为中心，间隔n层重复单元环绕设置若干所述扩散单元，这里的n可以为1-1000000。
10.根据权利要求1所述的二极管，其特征在于，所述扩散单元的排布方式包括：密铺排布区域，在所述密铺排布区域中，多个所述扩散单元通过相邻边进行连接；其中，所述相邻边由扩散单元的最外围等离子体扩散通道构成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010312456.7A CN111640784B (zh) | 2020-04-20 | 2020-04-20 | 带有等离子体扩散层的复合PiN肖特基二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010312456.7A CN111640784B (zh) | 2020-04-20 | 2020-04-20 | 带有等离子体扩散层的复合PiN肖特基二极管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111640784A CN111640784A (zh) | 2020-09-08 |
| CN111640784B true CN111640784B (zh) | 2022-11-11 |
Family
ID=72332749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010312456.7A Active CN111640784B (zh) | 2020-04-20 | 2020-04-20 | 带有等离子体扩散层的复合PiN肖特基二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111640784B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101064304A (zh) * | 2006-04-24 | 2007-10-31 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN102569420A (zh) * | 2012-01-06 | 2012-07-11 | 重庆邮电大学 | 分布式多原胞集成半导体放电管及制造方法 |
| US9929284B1 (en) * | 2016-11-11 | 2018-03-27 | Cree, Inc. | Power schottky diodes having local current spreading layers and methods of forming such devices |
| CN110571281A (zh) * | 2019-08-01 | 2019-12-13 | 山东天岳电子科技有限公司 | 一种混合PiN结肖特基二极管及制造方法 |
| CN110571282A (zh) * | 2019-08-01 | 2019-12-13 | 山东天岳电子科技有限公司 | 一种肖特基二极管及其制造方法 |
-
2020
- 2020-04-20 CN CN202010312456.7A patent/CN111640784B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101064304A (zh) * | 2006-04-24 | 2007-10-31 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| CN102569420A (zh) * | 2012-01-06 | 2012-07-11 | 重庆邮电大学 | 分布式多原胞集成半导体放电管及制造方法 |
| US9929284B1 (en) * | 2016-11-11 | 2018-03-27 | Cree, Inc. | Power schottky diodes having local current spreading layers and methods of forming such devices |
| CN110571281A (zh) * | 2019-08-01 | 2019-12-13 | 山东天岳电子科技有限公司 | 一种混合PiN结肖特基二极管及制造方法 |
| CN110571282A (zh) * | 2019-08-01 | 2019-12-13 | 山东天岳电子科技有限公司 | 一种肖特基二极管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111640784A (zh) | 2020-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110571281B (zh) | 一种混合PiN结肖特基二极管及制造方法 | |
| CN103119715B (zh) | 反向导通功率半导体器件 | |
| US11056582B2 (en) | Bidirectional phase controlled thyristor (BiPCT)—a new semiconductor device concept | |
| EP3073530B1 (en) | Reverse conducting power semiconductor device | |
| CN110534583B (zh) | 一种肖特基二极管及其制备方法 | |
| JP6088586B2 (ja) | 逆導通パワー半導体デバイス | |
| CN107258018A (zh) | 双向功率半导体器件 | |
| JP2024019673A (ja) | 半導体装置 | |
| CN111640782B (zh) | 多种元胞设计的复合PiN肖特基二极管 | |
| CN114400258A (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN111640784B (zh) | 带有等离子体扩散层的复合PiN肖特基二极管 | |
| CN111640783B (zh) | 多种元胞设计的复合PiN肖特基二极管 | |
| CN115548101B (zh) | 一种碳化硅mosfet晶体管器件 | |
| CN111640781B (zh) | 带有等离子体扩散层的复合PiN肖特基二极管 | |
| JP4269863B2 (ja) | 双方向高耐圧プレーナ型半導体装置 | |
| US20210036167A1 (en) | MERGED PiN SCHOTTKY (MPS) DIODE WITH PLASMA SPREADING LAYER AND MANUFACTURING METHOD THEREOF | |
| CN215988778U (zh) | 一种肖特基二极管 | |
| CN114400255A (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN111682060B (zh) | 多种元胞设计的复合PiN肖特基二极管 | |
| CN111916441B (zh) | 半导体器件 | |
| US12125924B2 (en) | Merged PiN Schottky (MPS) diode with plasma spreading layer and manufacturing method thereof | |
| US20210328076A1 (en) | Merged PiN Schottky (MPS) Diode With Plasma Spreading Layer And Manufacturing Method Thereof | |
| US20210328078A1 (en) | Merged PiN Schottky (MPS) Diode With Plasma Spreading Layer And Manufacturing Method Thereof | |
| US20240014302A1 (en) | Bidirectional thyristor device with asymmetric characteristics | |
| CN116435340A (zh) | 一种肖特基二极管的元胞结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200908 Address after: 250118 Shandong province Huaiyin District of Ji'nan city in the middle Mile Lake Applicant after: JINAN XINGHUO TECHNOLOGY DEVELOPMENT Co.,Ltd. Address before: No. 19019, floor 19, building 1, No. 18, Danling street, Haidian District, Beijing 100080 Applicant before: Beijing Tianyue Jingcheng Electronic Technology Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220615 Address after: 250118 Meili Road, Huaiyin District, Jinan City, Shandong Province, 1929 Applicant after: Yuanshan (Jinan) Electronic Technology Co.,Ltd. Address before: 250118 the middle part of Mei Li Lake, Huaiyin District, Ji'nan, Shandong Applicant before: JINAN XINGHUO TECHNOLOGY DEVELOPMENT Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Composite PiN Schottky diode with plasma diffusion layer Effective date of registration: 20230206 Granted publication date: 20221111 Pledgee: Qilu bank Limited by Share Ltd. Ji'nan hero hill sub branch Pledgor: Yuanshan (Jinan) Electronic Technology Co.,Ltd. Registration number: Y2023980032063 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |