CN110571281B - 一种混合PiN结肖特基二极管及制造方法 - Google Patents
一种混合PiN结肖特基二极管及制造方法 Download PDFInfo
- Publication number
- CN110571281B CN110571281B CN201910707755.8A CN201910707755A CN110571281B CN 110571281 B CN110571281 B CN 110571281B CN 201910707755 A CN201910707755 A CN 201910707755A CN 110571281 B CN110571281 B CN 110571281B
- Authority
- CN
- China
- Prior art keywords
- region
- plasma diffusion
- areas
- area
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000009792 diffusion process Methods 0.000 claims abstract description 94
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 230000000875 corresponding effect Effects 0.000 claims description 14
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- 238000004891 communication Methods 0.000 claims description 2
- 230000002596 correlated effect Effects 0.000 claims description 2
- 210000002381 plasma Anatomy 0.000 description 88
- 210000004027 cell Anatomy 0.000 description 26
- 238000000034 method Methods 0.000 description 6
- 238000009826 distribution Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000009827 uniform distribution Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
本申请公开了一种混合PiN结肖特基二极管及制造方法，混合PiN结肖特基二极管包括：等离子扩散层和半导体区域；半导体区域设置在外延层表面的下方；半导体区域包括：多个元胞，每一个元胞包括：一个第一区域和多个第二区域；等离子扩散层设置在外延层表面的下方，且等离子扩散层包括多个等离子扩散通道，每一个等离子扩散通道连通两个元胞中的第一区域，并穿过元胞中各第二区域；第一区域、多个第二区域、等离子扩散层与外延层构成混合PiN结肖特基二极管的PN结。本申请能够提高混合PiN结肖特基二极管的抗浪涌电流能力。
Description
技术领域
本申请涉及微电子技术领域，尤其涉及一种混合PiN结肖特基二极管及制造方法。
背景技术
在电流浪涌的情况下，二极管中的PN结的温度迅速升高，可能引起二极管的可靠性降低，甚至发生性能退化和失效。因此，具有卓越的抗浪涌电流能力的二极管可以有效地耗散这些能量而不发生退化或失效，从而为电力装备提供更高的安全裕度，提高电力装备的可靠性和寿命。
混合PiN结肖特基二极管在浪涌大电流冲击的情况下具有更低的电阻率和更高的电流导通能力。因此，在设计电路时，设计人员通常会选择混合PiN结肖特基二极管作为抗浪涌电流的器件。
然而，现有的混合PiN结肖特基二极管的结构设计不够合理，从而降低了混合PiN结肖特基二极管的抗浪涌电流能力。
发明内容
为了解决上述问题，本申请提出了一种混合PiN结肖特基二极管及制造方法，能够提高混合PiN结肖特基二极管的抗浪涌电流能力。
第一方面，本申请实施例提供了一种混合PiN结肖特基二极管，包括：等离子扩散层和半导体区域；
所述半导体区域设置在外延层表面的下方；
所述半导体区域包括：多个元胞，每一个元胞包括：一个第一区域和多个第二区域；所述第一区域与所述第二区域的在所述外延层中的深度相同，所述第一区域的宽度大于所述第二区域的宽度；
所述等离子扩散层设置在所述外延层表面的下方，且所述等离子扩散层包括多个等离子扩散通道，每一个所述等离子扩散通道连通两个所述元胞中的所述第一区域，并穿过所述元胞中各所述第二区域；所述第一区域、多个所述第二区域、所述等离子扩散层与所述外延层构成所述混合PiN结肖特基二极管的PN结。
在一个示例中，以各所述第一区域为中心，均匀环绕多个第一区域，所述环绕着的多个第一区域的中心点构成正六边形，在所述构成的正六边形中，各所述第一区域的等离子扩散通道连通相邻的其它第一区域。
在一个示例中，以各所述第一区域为中心，均匀环绕多个第一区域，所述环绕着的多个第一区域的中心点构成正六边形，在所述构成的正六边形中，各所述第一区域的等离子扩散通道连通除所述第一区域的对角之外的非相邻的其它第一区域。
在一个示例中，所述第一区域为正六边形；
所述第二区域为环形正六边形，且所述第二区域的六条边分别与对应的所述第一区域的相应的边平行。
在一个示例中，在一个所述元胞中，以所述第一区域为中心，围绕有多个所述第二区域；
且一个所述第一区域对应的等离子扩散通道的数量与围绕所述第一区域的其它第一区域的数量相关。
在一个示例中，所述第一区域为正多边形，且所述第一区域对应的等离子扩散通道的数量等于所述正多边形的边数。
在一个示例中，所述多个元胞中各元胞的第一区域的大小不同，所述第一区域连接的所述等离子扩散通道的数量与所述第一区域的大小正相关。
在一个示例中，所述等离子扩散通道的宽度与所述第二区域相同，所述等离子扩散通道的深度与所述第一区域和所述第二区域相同。
在一个示例中，所述等离子扩散通道连接距离在预设取值范围内的两个所述第一区域。
在一个示例中，所述等离子扩散通道的连通方式与各所述第一区域的大小相关，具体为：
所述多个元胞中的各个第一区域的大小不完全相同，所述等离子扩散通道优先连接大小不同的两个P+区。
第二方面，本申请实施例提供了一种混合PiN结肖特基二极管制造方法，包括：
形成衬底；
在所述衬底上形成由碳化硅制成的外延层；所述外延层的掺杂浓度低于所述衬底的掺杂浓度；
在所述外延层上形成多个第一区域、多个等离子扩散通道和多个第二区域，其中，所述等离子扩散通道连通两个元胞中的所述第一区域，并穿过所述元胞中各所述第二区域；每一个所述元胞包括：一个所述第一区域和多个所述第二区域；
分别在各所述第一区域、各所述第二区域和各所述等离子扩散通道的上方形成欧姆接触金属层；
在所述外延层背离所述衬底一侧的表面形成肖特基接触金属层；
在所述衬底背离所述外延层一侧的表面形成欧姆接触金属层。
本申请实施例提供了一种混合PiN结肖特基二极管，通过构建包括多个等离子扩散通道的等离子扩散层，使得各个第一区域中的等离子体在浪涌冲击发生的瞬间迅速地扩散到其他漂移区中，从而将浪涌电流和其在器件内部产生的热能快速分散到器件的各个区域，以避免出现局部发热的现象。由此可知，本申请提供的技术方案能够提高混合PiN结肖特基二极管的抗浪涌电流能力。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本申请实施例提供的一种混合PiN结肖特基二极管的截面示意图；
图2为本申请实施例提供的另一种混合PiN结肖特基二极管的截面示意图；
图3为本申请实施例提供的一种混合PiN结肖特基二极管的立体截面示意图；
图4为本申请实施例提供的另一种混合PiN结肖特基二极管的立体截面示意图；
图5为本申请实施例提供的又一种混合PiN结肖特基二极管的立体截面示意图；
图6为本申请实施例提供的又一种混合PiN结肖特基二极管的截面示意图；
图7为本申请实施例提供的具有等离子扩散层的混合PiN结肖特基二极管抗浪涌电流能力的变化示意图；
图8为本申请实施例提供的具有等离子扩散层的混合PiN结肖特基二极管的器件所能承受的最大能量的变化示意图。
具体实施方式
为了更清楚的阐释本申请的整体构思，下面结合说明书附图以示例的方式进行详细说明。
本申请的实施例公开了一种混合PiN结肖特基二极管，为了便于说明，本申请以六边形元胞为例进行说明，如图1和图2所示：
外延层导电类型为N型，半导体区域的到导电类型为P+型，其中半导体区域包括：多个元胞，每一个元胞包括：一个第一区域110和多个第二区域120，其中第一区域110为宽P+区，第二区域120为窄P+区。宽P+区在外延层中的深度与窄P+区在外延层中的深度相同。宽P+区的宽度大于窄P+区的宽度。宽P+区为正六边形，窄P+区为环形正六边形，且环形正六边形的六条边分别与对应的宽P+区的边平行。将宽P+区和窄P+区设置为正六边形能更好的实现P+区的密集分布。
在图1中，宽P+区为正六边形，宽P+区的每一条边对应一个等离子扩散通道130，且等离子扩散通道130与宽P+区的边垂直，垂足为宽P+区的边的中点，以实现电流在混合PiN结肖特基二极管中的均匀分布，从而避免单个宽P+区承受过大的电流。在图2中，宽P+区为正六边形，宽P+区的每一个顶点对应一个等离子扩散通道130，各个等离子扩散通道130在宽P+区内的延长线交于宽P+区的几何中心点，以实现电流在混合PiN结肖特基二极管中的均匀分布，从而避免单个宽P+区承受过大的电流。
需要说明的是，第一区域110和第二区域120也可以为N+区，本申请实施例中仅以P+区为例进行说明。宽P+区和窄P+区也可以是其他正多边形。在宽P+区和窄P+区为其他正多边形时，宽P+区各条边分别对应的至少一个等离子扩散通道。由于正多边形的内角均相等，各条边对应的等离子扩散通道可以将宽P+区均匀的分散到其他宽P+区和窄P+区。
由于混合PiN结肖特基二极管特性可知，半导体区域设置在外延层表面的下方，半导体区域中的宽P+区、窄P+区分别与外延层构成PN结，半导体区域远离PN结的一侧形成欧姆接触。
等离子扩散层包括多个等离子扩散通道130，连通两个元胞中的宽P+区，并穿过元胞中各窄P+区。各等离子扩散通道130分别与外延层构成PN结。其中，离子扩散通道的宽度与窄P+区相同，等离子扩散通道130在外延层中的深度与宽P+区和窄P+区相同。生成的等离子体在PN结附近堆积，如果等离子扩散通道130与宽P+区和窄P+区存在深度差，不利于生成的等离子体通过等离子扩散通道130进入其他宽P+区和窄P+区。
混合PiN结肖特基二极管中元胞中的宽P+区的大小可以相同也可以不相同。对于宽P+区的大小相同的情况，当浪涌电流进入二极管后，由于宽P+区的PN结开启电压最低，因此宽P+区最先产生成电子-空穴等离子体，这些等离子体首先在PN结下方产生，在浪涌冲击发生的瞬间，如果没有等离子扩散层，这些等离子体很难迅速地扩散到其他漂移区中，从而引起器件局部温度过高。如果有等离子扩散层，这些等离子会通过等离子通道进入相应的窄P+区，以分散热量，同时进入窄P+区的等离子会开启窄P+区对应的PN结，使得浪涌电流在混合PiN结肖特基二极管中各个P+区域均匀分布，增强了混合PiN结肖特基二极管的抗浪涌电流能力。
此外，由于制作混合PiN结肖特基二极管的过程中存在误差，各宽P+区的大小和成分不能完全相同，以致部分宽P+区的PN结开启电压升高，从而不利于浪涌电流在各个宽P+区的均匀分布，降低了混合PiN结肖特基二极管的有效导通面积，通过等离子扩散层可以很好地解决上述问题。
对于宽P+区的大小不相同的情况，由于混合PiN结肖特基二极管在浪涌电流情况下的导通性主要由宽P+区决定。尽快开启各个宽P+区对应的PN结是混合PiN结肖特基二极管实现抗浪涌电流的关键。最先开启的PN结必然是面积最大的宽P+区，其产生的电子-空穴等离子体通过等离子扩散层进入较小的宽P+区，以开启面积较小的宽P+区的PN结，从而实现快速开启各个宽P+区的PN结，最终实现浪涌电流在各个宽P+区的均匀分布，以提高混合PiN结肖特基二极管的抗浪涌电流能力。同时等离子扩散通道130在连接相邻两个宽P+区的同时也会穿过窄P+区，因此电子-空穴对也会扩散进入窄P+区，这样可以进一步加快电子-空穴对在器件漂移区中的扩散，实现浪涌电流在混合PiN结肖特基二极管中的均匀分布，从而起到进一步提高混合PiN结肖特基二极管的抗浪涌电流能力的作用。
在本申请实施例中，在一个元胞中，以宽P+区为中心，围绕有多个窄P+区。宽P+区对应的等离子扩散通道130的数量与围绕该区的其它宽P+区的数量相关。例如，图3和图4中A区周围有1-6号共六个元胞，为了能最大程度地分散等离子体，在A区对应6条等离子扩散通道130。如此当浪涌电流进入A区的瞬间，A区产生的等离子分散到1-6号共六个元胞中，其中图3和图4的区别为等离子扩散通道的连接方式不同。需要说明的是，等离子扩散通道130数量过少不能及时分散等离子体，等离子扩散通道130数量过多会增加P+区面积，从而降低混合PiN结肖特基二极管在正常电流情况下的导通性。
为了便于说明图4中宽P+区间等离子扩散通道的连接方式，本申请实施例提供了又一种混合PiN结肖特基二极管的立体截面示意图，如图5所示，由于等离子扩散通道130与A区对应的边平行，因此A区通过多条等离子扩散通道130与1-6号共六个元胞中的宽P+区直接相连，例如A区通过图5中T1通道和T3通道，以及T2通道和T4通道与2号元胞中的宽P+区相连。
在本申请实施例中，设置P+区可以提高混合PiN结肖特基二极管在浪涌电流情况下的导通性，然而P+区过大，会降低混合PiN结肖特基二极管在正常电流情况下的导通性。因此在设计宽P+区时，可以减小宽P+区的尺寸，或者增加宽P+区之间的间距，以降低混合PiN结肖特基二极管的P+区总面积，由于混合PiN结肖特基二极管总面积是固定不变的，P+区总面积减小时，肖特基面积增加，从而可以提高混合PiN结肖特基二极管在正常电流情况下的导通性能。
在本申请实施例中，各个等离子扩散通道130构成网状的等离子扩散层，因此等离子扩散层为网状结构。网状结构可以保证每一个宽P+区都能接入等离子扩散层，从而避免单个的宽P+区承担浪涌电流。而等离子扩散层的网状结构与各宽P+区之间的面积和各宽P+区的距离相关。
具体地，在各个宽P+区的面积不同时，等离子扩散通道130的数量不仅与围绕宽P+区的其它元胞的数量相关，还与宽P+区的面积相关。如图4所示，根据宽P+区的面积，宽P+区分为I类型，II类型和III类型。其中，I类型P+区面积最大，II类型P+区面积次之，III类型P+区面积最小。由于I类型P+区面积最大，其对应的PN节最先被开启且产生的等离子体也最多，因此需要较多的等离子扩散通道130将I类型P+区产生的等离子体分散到II类型P+区或III类型P+区。而II类型P+区产生的等离子体数量较少，因此所需等离子扩散通道130较少。III类型P+区产生的等离子体数量最少，因此所需等离子扩散通道130最少。
如果两个P+区面积相同，意味着两个P+区会同时开启，而两个同时开启的宽P+区对应的瞬时温度相差不多，此时等离子体从其中一个宽P+区扩散到另一个宽P+区，起到分散热量的作用有限。因此，在本申请实施例中等离子扩散通道130优先连接面积不同的两个宽P+区。
具体地，宽P+区距离太近时，等离子扩散通道的长度相应的缩短；宽P+区距离太远时，等离子扩散通道长度相应的增加。等离子扩散通道太短会降低效率，即增加总P+区面积，从而降低了混合PiN结肖特基二极管的正常电流导通能力。而等离子体扩散通道太长时，通道中的电阻增加，降低了电子-空穴对的扩散速度，不利于混合PiN结肖特基二极管的抗浪涌电流的提高。
本申请实施例提供了一种混合PiN结肖特基二极管制造方法，包括以下步骤：
步骤1、形成一个衬底。
在本申请实施例中，使用N+型碳化硅作为衬底。
步骤2、在衬底上形成由碳化硅制成的外延层。
在本申请实施例中，外延层的掺杂浓度低于衬底的掺杂浓度；
步骤3、在外延层上形成多个第一区域、多个等离子扩散通道和多个第二区域。
在本申请实施例中，第一区域为宽P+区。等离子扩散通道连通两个元胞中的第一区域，并穿过元胞中各第二区域，其中第二区域为窄P+区，每一个元胞包括：一个第一区域和多个第二区域。
具体方法为在外延层上沉积掩模层，光刻并蚀刻掩模层形成图案转移。在掩膜层开窗口的区域进行离子注入，从而在外延层的表面特定部位实现p型杂质掺杂的第一区域、等离子扩散通道和第二区域，掺杂杂质类型可以是铝或硼。保留形成掩膜层时外延层表面的沉积金属，对沉积金属进行退火，使得沉淀金属与外延层表面直接接触的界面上形成欧姆接触。之后，湿法腐蚀去掉掩膜层以及掩模层上多余的金属。
步骤4、在外延层背离衬底一侧的表面形成肖特基接触金属层。
具体地，在外延层背离衬底一侧的表面沉积金属。之后对金属进行退火，在外延层顶部的表面形成肖特基接触。
步骤5、在衬底背离外延层一侧的表面形成欧姆接触金属层。
具体地，在衬底背离外延层一侧的表面沉积金属。之后对金属进行退火，在金属与衬底表面之间形成欧姆接触层。
在本申请实施例中，步骤3至步骤5均为本领域技术人员可以通过已有知识获取到的方法。
如图7和图8所示，本申请实施例以普通的混合PiN结肖特基二极管为对照组，以具有等离子扩散层的混合PiN结肖特基二极管为实验组，分别测试具有等离子扩散层的混合PiN结肖特基二极管的抗浪涌电流能力，以及具有等离子扩散层的混合PiN结肖特基二极管的器件在浪涌测试中所能承受的最大能量值。其中，等离子扩散层的混合PiN结肖特基二极管的抗浪涌电流能力提高10％，具有等离子扩散层的混合PiN结肖特基二极管的器件所能承受的最大能量增加20％，进一步证实了等离子扩散层可以使电流以及产生的热均匀地扩散到器件表面，有效地防止局部过热造成的器件损坏，使器件有良好的抗浪涌电流能力。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。
Claims (8)
1.一种混合PiN结肖特基二极管，其特征在于，包括：等离子扩散层和半导体区域；
所述半导体区域设置在外延层表面的下方；
所述半导体区域包括：多个元胞，每一个元胞包括：一个第一区域和多个第二区域；所述第一区域与所述第二区域的在所述外延层中的深度相同，所述第一区域的宽度大于所述第二区域的宽度；
所述等离子扩散层设置在所述外延层表面的下方，且所述等离子扩散层包括多个等离子扩散通道，每一个所述等离子扩散通道连通两个所述元胞中的所述第一区域，并穿过所述元胞中各所述第二区域；所述第一区域、多个所述第二区域、所述等离子扩散层与所述外延层构成所述混合PiN结肖特基二极管的PN结；
其中，所述第一区域为正六边形；
所述第二区域为环形正六边形，且所述第二区域的六条边分别与对应的所述第一区域的相应的边平行。
2.根据权利要求1所述的二极管，其特征在于，
以各所述第一区域为中心，均匀环绕多个第一区域，所述环绕着的多个第一区域的中心点构成正六边形，在所述构成的正六边形中，各所述第一区域的等离子扩散通道连通相邻的其它第一区域。
3.根据权利要求1所述的二极管，其特征在于，
以各所述第一区域为中心，均匀环绕多个第一区域，所述环绕着的多个第一区域的中心点构成正六边形，在所述构成的正六边形中，各所述第一区域的等离子扩散通道连通除所述第一区域的对角之外的非相邻的其它第一区域。
4.根据权利要求1所述的二极管，其特征在于，
所述多个元胞中各元胞的第一区域的大小不同，所述第一区域连接的所述等离子扩散通道的数量与所述第一区域的大小正相关。
5.根据权利要求1所述的二极管，其特征在于，
所述等离子扩散通道的宽度与所述第二区域相同，所述等离子扩散通道的深度与所述第一区域和所述第二区域相同。
6.根据权利要求1所述的二极管，其特征在于，
所述等离子扩散通道连接距离在预设取值范围内的两个所述第一区域。
7.根据权利要求1所述的二极管，其特征在于，
所述等离子扩散通道的连通方式与各所述第一区域的大小相关，具体为：
所述多个元胞中的各个第一区域的大小不完全相同，所述等离子扩散通道优先连接大小不同的两个P+区。
8.一种混合PiN结肖特基二极管制造方法，其特征在于，包括：
形成衬底；
在所述衬底上形成由碳化硅制成的外延层；所述外延层的掺杂浓度低于所述衬底的掺杂浓度；
在所述外延层上形成多个第一区域、多个等离子扩散通道和多个第二区域，其中，所述等离子扩散通道连通两个元胞中的所述第一区域，并穿过所述元胞中各所述第二区域；每一个所述元胞包括：一个所述第一区域和多个所述第二区域；
分别在各所述第一区域、各所述第二区域和各所述等离子扩散通道的上方形成欧姆接触金属层；
在所述外延层背离所述衬底一侧的表面形成肖特基接触金属层；
在所述衬底背离所述外延层一侧的表面形成欧姆接触金属层；
其中，所述第一区域为正六边形；
所述第二区域为环形正六边形，且所述第二区域的六条边分别与对应的所述第一区域的相应的边平行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910707755.8A CN110571281B (zh) | 2019-08-01 | 2019-08-01 | 一种混合PiN结肖特基二极管及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910707755.8A CN110571281B (zh) | 2019-08-01 | 2019-08-01 | 一种混合PiN结肖特基二极管及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110571281A CN110571281A (zh) | 2019-12-13 |
| CN110571281B true CN110571281B (zh) | 2023-04-28 |
Family
ID=68774434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910707755.8A Active CN110571281B (zh) | 2019-08-01 | 2019-08-01 | 一种混合PiN结肖特基二极管及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110571281B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111640784B (zh) * | 2020-04-20 | 2022-11-11 | 元山(济南)电子科技有限公司 | 带有等离子体扩散层的复合PiN肖特基二极管 |
| CN111640782B (zh) * | 2020-04-20 | 2022-07-12 | 元山(济南)电子科技有限公司 | 多种元胞设计的复合PiN肖特基二极管 |
| CN111640781B (zh) * | 2020-04-20 | 2022-11-11 | 元山(济南)电子科技有限公司 | 带有等离子体扩散层的复合PiN肖特基二极管 |
| CN111640783B (zh) * | 2020-04-20 | 2023-01-24 | 元山(济南)电子科技有限公司 | 多种元胞设计的复合PiN肖特基二极管 |
| CN113809183A (zh) * | 2020-06-11 | 2021-12-17 | 珠海格力电器股份有限公司 | 一种mps二极管器件及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102084487A (zh) * | 2008-05-21 | 2011-06-01 | 克里公司 | 具有电流浪涌能力的结势垒肖特基二极管 |
| CN103515452A (zh) * | 2012-06-27 | 2014-01-15 | 飞兆半导体公司 | 功率整流器件和其制造方法及其相关半导体产品 |
| CN103782393A (zh) * | 2011-09-11 | 2014-05-07 | 科锐 | 肖特基二极管 |
| CN107170836A (zh) * | 2017-05-17 | 2017-09-15 | 扬州扬杰电子科技股份有限公司 | 元胞版图、元胞结构及碳化硅结势垒肖特基二极管的制作方法 |
| CN107579121A (zh) * | 2016-07-05 | 2018-01-12 | 现代自动车株式会社 | 肖特基势垒二极管及其制造方法 |
| CN107924953A (zh) * | 2015-07-03 | 2018-04-17 | Abb瑞士股份有限公司 | 具有增强的浪涌电流能力的结势垒肖特基二极管 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5175872B2 (ja) * | 2010-01-21 | 2013-04-03 | 株式会社東芝 | 半導体整流装置 |
| JP5306392B2 (ja) * | 2011-03-03 | 2013-10-02 | 株式会社東芝 | 半導体整流装置 |
-
2019
- 2019-08-01 CN CN201910707755.8A patent/CN110571281B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102084487A (zh) * | 2008-05-21 | 2011-06-01 | 克里公司 | 具有电流浪涌能力的结势垒肖特基二极管 |
| CN103782393A (zh) * | 2011-09-11 | 2014-05-07 | 科锐 | 肖特基二极管 |
| CN103515452A (zh) * | 2012-06-27 | 2014-01-15 | 飞兆半导体公司 | 功率整流器件和其制造方法及其相关半导体产品 |
| CN107924953A (zh) * | 2015-07-03 | 2018-04-17 | Abb瑞士股份有限公司 | 具有增强的浪涌电流能力的结势垒肖特基二极管 |
| CN107579121A (zh) * | 2016-07-05 | 2018-01-12 | 现代自动车株式会社 | 肖特基势垒二极管及其制造方法 |
| CN107170836A (zh) * | 2017-05-17 | 2017-09-15 | 扬州扬杰电子科技股份有限公司 | 元胞版图、元胞结构及碳化硅结势垒肖特基二极管的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110571281A (zh) | 2019-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110571281B (zh) | 一种混合PiN结肖特基二极管及制造方法 | |
| CN103119715B (zh) | 反向导通功率半导体器件 | |
| US9099517B2 (en) | Bipolar junction transistor with spacer layer | |
| KR20100014007A (ko) | 태양전지 및 그의 제조방법 | |
| US20210036166A1 (en) | MERGED PiN SCHOTTKY (MPS) DIODE WITH MULTIPLE CELL DESIGN AND MANUFACTURING METHOD THEREOF | |
| CN106024634B (zh) | 带静电放电保护二极管结构的功率晶体管及其制造方法 | |
| CN110534583B (zh) | 一种肖特基二极管及其制备方法 | |
| CN105870078A (zh) | 一种有效增加pn结结面积的芯片结构及其制造方法 | |
| KR101153377B1 (ko) | 개선된 후면구조를 구비한 후면접합 태양전지 및 그 제조방법 | |
| JP4325912B2 (ja) | 太陽電池素子及びその製造方法 | |
| CN113745339B (zh) | 高可靠性功率半导体器件及其制作方法 | |
| US20210036167A1 (en) | MERGED PiN SCHOTTKY (MPS) DIODE WITH PLASMA SPREADING LAYER AND MANUFACTURING METHOD THEREOF | |
| US20210328077A1 (en) | Merged PiN Schottky (MPS) Diode With Multiple Cell Designs And Manufacturing Method Thereof | |
| CN108598188B (zh) | N型背接触太阳能电池的制备方法及太阳能电池 | |
| CN111640783B (zh) | 多种元胞设计的复合PiN肖特基二极管 | |
| CN210605712U (zh) | 一种rc-igbt器件版图 | |
| CN215955287U (zh) | 一种半导体放电管及过电压保护装置 | |
| CN111640784B (zh) | 带有等离子体扩散层的复合PiN肖特基二极管 | |
| CN111640781B (zh) | 带有等离子体扩散层的复合PiN肖特基二极管 | |
| CN211980620U (zh) | 具有阶梯形结构的jbs两级管器件结构 | |
| US11728439B2 (en) | Merged PiN Schottky (MPS) diode with plasma spreading layer and manufacturing method thereof | |
| US20210328078A1 (en) | Merged PiN Schottky (MPS) Diode With Plasma Spreading Layer And Manufacturing Method Thereof | |
| CN117153894B (zh) | 一种中高压肖特基二极管芯片结构及其制备方法 | |
| CN109326591B (zh) | 一种功率器件防护芯片及其制造方法 | |
| CN215955286U (zh) | 一种半导体放电管及过电压保护装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230808 Address after: Huaiyin District of Ji'nan City, Shandong Province, 250118 US 1929 miles Patentee after: JINAN XINGHUO TECHNOLOGY DEVELOPMENT Co.,Ltd. Address before: 250118 Zou Zhuangnan, Meilihu Office, Huaiyin District, Jinan City, Shandong Province Patentee before: Shandong Tianyue Electronic Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right |