CN107924953A - 具有增强的浪涌电流能力的结势垒肖特基二极管 - Google Patents

具有增强的浪涌电流能力的结势垒肖特基二极管 Download PDF

Info

Publication number
CN107924953A
CN107924953A CN201680051009.2A CN201680051009A CN107924953A CN 107924953 A CN107924953 A CN 107924953A CN 201680051009 A CN201680051009 A CN 201680051009A CN 107924953 A CN107924953 A CN 107924953A
Authority
CN
China
Prior art keywords
master
guide area
bar shaped
emitter region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680051009.2A
Other languages
English (en)
Other versions
CN107924953B (zh
Inventor
A.米海拉
M.拉希莫
R.米纳米萨瓦
L.克诺尔
L.斯托拉斯塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
ABB Technology AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Technology AG filed Critical ABB Technology AG
Publication of CN107924953A publication Critical patent/CN107924953A/zh
Application granted granted Critical
Publication of CN107924953B publication Critical patent/CN107924953B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0813—Non-interconnected multi-emitter structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

描述了一种具有增加的浪涌电流能力的半导体功率整流器，其具有半导体层（64），所述半导体层（64）具有第一主侧（52）和与第一主侧（52）相反的第二主侧（53）。半导体层（64）包含具有第一导电类型的漂移层（55）、具有不同于第一导电类型的第二导电类型的至少一个先导区（65）、具有第二导电类型的多个条形发射极区（56），以及具有第二导电类型的过渡区（57），其中所述至少一个先导区（65）在平行于第一主侧（52）的任何横向方向上具有至少200μm的宽度并邻近于第一主侧（52）形成以与漂移层（55）一起形成第一p‑n结，每个发射极区（56）邻近于第一主侧（52）形成以与漂移层（55）一起形成第二p‑n结，以及过渡区（57）邻近于第一主侧（52）形成以与漂移层（55）一起形成第三p‑n结。至少一个先导区（65）通过多个条形发射极区（56）连接到过渡区（57）。

Description

具有增强的浪涌电流能力的结势垒肖特基二极管
发明领域
本发明涉及一种功率半导体整流器，并且更特别地涉及结势垒肖特基（JBS）二极管。
背景技术
高功率半导体整流器是功率电子系统中的关键组件，例如高压直流（HVDC）电功率传输系统、控制电子装置、功率供应和马达驱动器。与硅相比，较高的电击穿场强、较高的热导率、较低的本征载流子浓度和较高的饱和漂移速度使碳化硅（SiC）成为高功率装置的有利材料。与具有相同阻断电压的基于硅的整流器相比，基于碳化硅的整流器可以通过显著更薄的漂移层制成（由于与硅的电击穿场强相比碳化硅的较高电击穿场强）。已知的半导体整流器包含P-i-N二极管、肖特基二极管和结势垒肖特基（JBS）二极管。肖特基二极管是单极性二极管，其中电流传导由多数载流子（电子）管控。与由相同半导体材料构成的P-i-N二极管相比，它供应相对高的切换速度，但是具有较高的泄漏电流。与由相同半导体材料制成的肖特基二极管的切换速度相比，P-i-N二极管的较低切换速度是由于由在电流传导中涉及的少数（空穴）和多数（电子）载流子引起的较高的反向恢复电荷。 JBS二极管能够组合低阈值电压和高切换速度（类似于肖特基二极管的切换速度）与类似于P-i-N二极管的阻断特性的良好阻断特性。它具有肖特基二极管的结构，其中p-n结网格集成在其漂移区中。
硅肖特基二极管不用作高功率整流器（因为它们的低阻断能力）。 SiC肖特基二极管具有比硅肖特基二极管低得多的反向泄漏电流和更高的反向（或阻断）电压。与SiC P-i-N二极管相比，由于较低的反向恢复电荷，SiC肖特基二极管具有较低阈值电压和较低切换损耗的优点。
SiC肖特基二极管从2001年在商业上可用，在从300V至3.3kV的应用中挑战建立的硅P-i-N二极管。取决于应用，可能要求SiC整流器来处置各种等级的浪涌电流（有时与标称额定电流的10倍一样高）。在此类高浪涌电流的情况下，SiC肖特基二极管可能通过由于肖特基结中的热损失的热生成破坏。
与SiC肖特基二极管相比，具有改进的阻断特性和浪涌电流能力的SiC半导体整流器是SiC JBS二极管。在图1中示出了已知的SiC JBS二极管10的部分截面。它包括具有第一主侧12和第二主侧13的半导体晶圆。在到平行于第一主侧12的平面上的正交投影中，半导体晶圆具有由边缘终端（termination）区TR围绕的有源区AR。以从第二主侧13到第一主侧12的顺序，半导体晶圆包含n+型阴极层14和n-型漂移层15。邻近于第一主侧p+型发射极层部分16形成p-n结网格图案（grid pattern），p+型过渡区17在沿有源区AR与边缘终端区TR之间的边界在有源区AR中形成。在边缘终端区TR中，邻近于第一主侧12形成p型结终端扩展（JTE）区18。在第一主侧12上，钝化层19形成在边缘终端区TR中并且在到平行于第一主侧12的平面上的正交投影中与过渡区17重叠。在有源区域AR中，第一主侧12由与n-型漂移层15一起形成肖特基接触以及与p+型发射极层部分16一起并且与p+型过渡区17一起形成欧姆接触的金属电极层21覆盖。在金属电极层21上形成顶部金属22。金属电极层21和顶部金属22与钝化层19重叠并延伸到钝化层19上。在第二主侧13上形成有作为阳极电极的背侧金属化部23。电极层21示范地由钛（Ti）、镍（Ni）、钨（W）、钴（Co）或其组合制成。顶部金属22示范地由铝（Al）制成。
在操作中， SiC JBS二极管的改进的阻断特性是由于以下事实：在反向偏压条件下从p-n结网格延伸的耗尽区能够保护肖特基接触免于高电场（这最终能够引起由于增加的泄漏电流所导致的过早击穿）。从每对两个相邻的条形p+型发射极层部分16延伸的耗尽层能够夹断这两个相邻的条形p+型发射极层部分16之间的肖特基接触。
在如图1中所示的JBS二极管中，肖特基接触具有比p-n结更低的阈值电压。因此，在正常操作期间（等于或低于标称电流的电流的流），在相对低的正向偏压下，电流传导由流过肖特基接触的单极性电流流管控。在浪涌电流的情况下，在装置之上将出现（develop）较高的电压降，并且p-n结网格切换为导通状态，使得双极性电流能够流过p-n结网格。当空穴通过p-n结注入到漂移层中时，p-n结的电阻低于肖特基结的电阻。相应地，p-n结网格允许比不具有p-n结网格的SiC肖特基二极管更高的浪涌电流的流。
从US 8232558 B2中知道除了条形p型JBS区之外，还存在包括形成在n-型漂移层中的p型浪涌电流保护区的JBS二极管。浪涌电流保护区具有比p型JBS区更高的横向宽度以增加浪涌电流能力。在US 8232558 B2中，没有描述存在沿到终端区的边界的任何p型过渡区。而且，p型条形发射极区通过漂移层与p型浪涌电流保护区分离。在此现有技术文件中公开的JBS二极管的问题是，浪涌电流可能首先（即，在浪涌电流的初始阶段）集中在保护区中并引起装置的局部过热。
根据由Rupp等人在材料科学论坛卷717-720(2012)页929-932的文章“Currentdistribution in the various functional areas of a 600V SiC MPS diode inforward operation”, 已知以具有六边形晶格图案（cell pattern）的网格形式布置p-n结网格。一些晶格由没有肖特基部分的大p区域组成，以允许在IV特性（负微分电阻）中没有回跳（snapback）现象的情况下的少数载流子注入。所描述的JBS二极管在边缘终端区中还包含大的p+型传输区。描述的是，边缘终端区中的这个大的p+型传输区首先通过少数载流子注入起作用，而较小的p+型六边形晶格和p+型网格随后仅以增加电流密度而跟随。
发明内容
本发明的目的是要提供一种具有增加的浪涌电流能力的半导体功率整流器。
本发明的目的通过根据权利要求1的半导体功率整流器来达到。根据本发明的半导体功率整流器具有半导体层，该半导体层具有第一主侧和与第一主侧相反的第二主侧。半导体层包含具有第一导电类型的漂移层、具有不同于第一导电类型的第二导电类型的至少一个先导区（pilot region）、具有第二导电类型的多个条形发射极区，以及具有第二导电类型的过渡区，其中至少一个先导区在平行于第一主侧通过中心点（例如所述区域的形心（centroid））的任何横向方向上具有至少200μm的宽度并且邻近于第一主侧而形成以与漂移层一起形成第一p-n结，每个发射极区邻近于第一主侧而形成以与漂移层一起形成第二p-n结，并且过渡区邻近于所述第一主侧而形成以与漂移层一起形成第三p-n结。在到平行于第一主侧的平面上的正交投影中，过渡区围绕先导区和多个条形发射极区。半导体功率整流器还包含电极层，该电极层与漂移层一起形成肖特基接触并且其与至少一个先导区、与多个条形发射极区并且与过渡区一起形成欧姆接触。至少一个先导区通过多个条形发射极区连接到过渡区。通过条形发射极区将先导区连接到过渡区引起几乎同时接通第一和第三p-n结，使得在浪涌电流情况下的局部热生成能够被最小化。特别地，在浪涌电流的情况下，在第一p-n结被接通之后，第三p-n结仅通过非常短的延迟接通。
在从属权利要求中指定了本发明的进一步发展。
在示范实施例中，条形发射极区形成从至少一个先导区延伸到过渡区的多个连续路径。在示范实施例中，多个连续路径经由条形发射极区在先导区和过渡区之间提供良好的电接触，以确保在浪涌电流情况下第一和第三p-n结的几乎同时接通。
在示范实施例中，条形发射极区包含采取从先导区延伸到过渡区的直条形式的多个发射极区。直条提供了先导区与过渡区之间的改进的电连接，以进一步改进浪涌电流能力。
在示范实施例中，条形发射极区形成网格图案。示范地，网格图案包含彼此相邻并且具有完全相同的形状的多个第一单位晶格，其中在每个第一单位晶格中，条形发射极区形成沿第一单位晶格的边缘延伸的环，并且其中两个相邻的第一单位晶格共享条形发射极区。示范地，第一单位晶格具有六边形、方形或三角形的形状。
在示范实施例中，该装置进一步包括具有与第一单位晶格相同形状的多个第二单位晶格，其中第二单位晶格具有在第二单位晶格的整个区域之上连续延伸的发射极区。示范地，多个第二单位晶格中的至少一些彼此相邻，并且沿从至少一个先导区延伸到过渡区的直线对齐。此种设计提供了先导区和过渡区之间的特定有效电连接。
在示范实施例中，所述至少一个先导区由至少两个相邻的第二单位晶格形成。示范地，先导区包含至少一个中心第二单位晶格，其通过在到平行于第一主侧的平面上的正交投影中围绕中心第二单位晶格的第二单位晶格的群组与任何第一单位晶格分离。
在示范实施例中，每个条形发射极区（56; 56A至56C; 156A至156C; 756; 778）具有平行于第一主侧（52）的小于20μm的宽度。
在示范中，过渡区在横向方向上具有至少20μm，优选地至少100μm的宽度。
在示范实施例中，至少一个先导区、条形发射极区和过渡区都具有在垂直于第一主侧的方向上的相同的净掺杂浓度分布以及距第一主侧的完全相同的深度。这允许例如通过仅使用一个单个掩模的植入（implantation），或者备选地通过选择性地蚀刻先前生长的外延层或通过沟槽蚀刻和重新填充工艺，来全部同时生成至少一个先导区、条形发射极区和过渡区。
在到平行于第一主侧的平面上的正交投影中，由所有肖特基接触区覆盖的总肖特基接触面积以及由有源区覆盖的有源面积的比率可以在30至90％的范围中。
附图说明
下面将参考附图来解释本发明的详细实施例，其中：
图1是结势垒肖特基（JBS）二极管的部分垂直截面;
图2是根据第一实施例的结势垒肖特基（JBS）二极管的部分垂直截面;
图3A是根据如图2中所示的第一实施例的沿平行于半导体晶圆的第一主侧且邻近于半导体晶圆的第一主侧的平面的JBS二极管的水平截面;
图3B是根据第一实施例的第一修改的沿平行于半导体晶圆的第一主侧且邻近于半导体晶圆的第一主侧的平面的JBS二极管的水平截面。
图3C是根据第一实施例的第二修改的沿平行于半导体晶圆的第一主侧且邻近于半导体晶圆的第一主侧的平面的JBS二极管的水平截面。
图3D是根据第一实施例的第三修改的沿平行于半导体晶圆的第一主侧且邻近于半导体晶圆的第一主侧的平面的JBS二极管的水平截面。
图3E是根据第一实施例的第四修改的沿平行于半导体晶圆的第一主侧且邻近于半导体晶圆的第一主侧的平面的JBS二极管的水平截面;
图3F是根据第一实施例的第五修改的沿平行于半导体晶圆的第一主侧且邻近于半导体晶圆的第一主侧的平面的JBS二极管的水平截面。
图3G是根据第一实施例的第六修改的沿平行于半导体晶圆的第一主侧且邻近于半导体晶圆的第一主侧的平面的JBS二极管的水平截面;
图4是根据第二实施例的沿平行于半导体晶圆的第一主侧且邻近于半导体晶圆的第一主侧的平面的JBS二极管的水平截面;
图5是根据第二实施例的在第一主侧附近的JBS二极管的部分剖视图。
图6A是根据第二实施例的第一修改的沿平行于半导体晶圆的第一主侧且邻近于半导体晶圆的第一主侧的平面的JBS二极管的水平截面。
图6B是根据第二实施例的第二修改的沿平行于半导体晶圆的第一主侧且邻近于半导体晶圆的第一主侧的平面的JBS二极管的水平截面;
图6C是根据第二实施例的第三修改的沿平行于半导体晶圆的第一主侧且邻近于半导体晶圆的第一主侧的平面的JBS二极管的水平截面；
图6D是根据第二实施例的第四修改的沿平行于半导体晶圆的第一主侧且邻近于半导体晶圆的第一主侧的平面的JBS二极管的水平截面；
图6E根据第二实施例的第五修改的沿平行于半导体晶圆的第一主侧且邻近于半导体晶圆的第一主侧的平面的JBS二极管的水平截面；
图6F根据第二实施例的第六修改的沿平行于半导体晶圆的第一主侧且邻近于半导体晶圆的第一主侧的平面的JBS二极管的水平截面；
图6G是根据第二实施例的第七修改的沿平行于半导体晶圆的第一主侧且邻近于半导体晶圆的第一主侧的平面的JBS二极管的水平截面；
图6H是根据第二实施例的第八修改的沿平行于半导体晶圆的第一主侧且邻近于半导体晶圆的第一主侧的平面的JBS二极管的水平截面；
图7A根据第二实施例的第九修改的沿平行于半导体晶圆的第一主侧且邻近于半导体晶圆的第一主侧的平面的JBS二极管的部分水平截面；
图7B是根据第二实施例的第十修改的沿平行于半导体晶圆的第一主侧且邻近于半导体晶圆的第一主侧的平面的JBS二极管的部分水平截面；以及
图8是根据另一个实施例的结势垒肖特基（JBS）二极管的部分垂直截面。
附图中使用的参考标记及其含义在参考标记列表中概括。一般地，整个说明书中类似的元件具有相同的参考标记。所描述的实施例意在作为示例，并且不应限制本发明的范围。
具体实施方式
在图2中示出了根据第一实施例的半导体功率整流器110的部分垂直截面。图2中所示的部分垂直截面是沿图3中的线AA'截取的。根据第一实施例的半导体功率整流器110是SiC JBS二极管，其包括具有第一主侧52和第二主侧53的SiC半导体晶圆64。在到平行于第一主侧52的平面上的正交投影中，半导体晶圆64具有由边缘终端区TR围绕的有源区AR。以从第二主侧53到第一主面52的顺序，半导体晶圆64包含n+型阴极层54和n-型漂移层55。在装置的中心，p+型先导区65邻近于第一主侧52而形成以与漂移层55一起形成第一p-n结。此外，分别在邻近于第一主侧52的漂移层55中形成多个p+型发射极区56，以与漂移层55一起形成第二p-n结，并且沿有源区AR和边缘终端区TR之间的边界在有源区AR中邻近于第一主侧52形成p+型过渡区57，以与漂移层55一起形成第三p-n结。在边缘终端区TR中，邻近于第一主侧52形成p型结终端扩展（JTE）区18。在第一主侧52上，钝化层59形成在边缘终端区TR中并且在到平行于第一主侧52的平面上的正交投影中与过渡区57重叠。在有源区域AR中，第一主侧52由金属电极层61覆盖，从而与n-型漂移层55一起形成肖特基接触并与p+型发射极区56以及与p+型过渡区57一起形成欧姆接触。顶部金属62形成在金属电极层61上。金属电极层61和顶部金属62与钝化层59重叠并延伸到钝化层59上。在第二主侧53上形成有作为阳极电极的背侧金属化部63。
先导区65、发射极区56和过渡区的峰掺杂浓度分别在1·1017 cm-3 和 1·1020 cm-3之间的范围中。先导区65、发射极区56和过渡区的深度分别在0.3μm和5μm之间的范围中。先导区65、发射极区56和过渡区都可以具有在与第一主侧52垂直的方向上的相同的净掺杂浓度分布以及距第一主侧52相同的深度。特别地，先导区65 、发射极区56和过渡区57都可以具有相同的峰掺杂浓度。这允许例如通过仅使用一个单个掩模的植入，或者备选地通过选择性蚀刻先前生长的外延层，或者通过沟槽蚀刻和重新填充工艺来全部同时生成先导区65、条形发射极区56和过渡区57。
在水平截面中由先导区65、发射极区56和过渡区57形成的图案能够从图3A中看出，图3A示出了沿平行于第一主侧52并且邻近于第一主侧52的平面的SiC JBS二极管110水平截面。此图案对应于第一至第三p-n结的图案。半导体晶圆64具有方形形状，并且过渡区57沿有源区AR和终端区TR之间的边界形成，以围绕先导区65和多个条形发射极区56，如图3A中所示的。整个说明书中，条形区是沿线延伸的任何长、窄的区，其中沿该线的区的长度至少是在垂直于那个线的方向上的区宽度的两倍。每个条形发射极区56具有平行于第一主侧52的小于20μm的宽度。在垂直于有源区AR的边缘且平行于第一主侧52的横向方向上的过渡区57的宽度为至少20μm，示范地为至少100μm，并且示范地小于200μm。
先导区65具有十字形状，其具有平行于方形装置的第一侧66延伸的第一主轴A1以及平行于方形装置的第二侧67延伸的第二主轴A2。十字由彼此交叉的两个完全相同的矩形区形成。每个矩形区具有长度d2和宽度d1。宽度d1可以在20和2000μm之间的范围中，示范地在100μm和2000μm之间的范围中，更示范地在200μm和1000μm之间的范围中。宽度d2可以在100μm与5mm之间的范围中，示范地在500μm与5mm之间的范围中，并且更示范地在1mm与5mm之间的范围中。先导区可以在平行于第一主侧通过中心点（例如区域的形心）的任何横向方向上具有至少200μm的宽度。
条形发射极区56包含多个第一发射极区56A和56B，第一发射极区56A和56B形成为从先导区65延伸到过渡区57的直条。在这些第一发射极区56A和56B中，第一发射极区56A分别在垂直于方形装置的侧67、66的一个的方向上延伸。这些第一发射极区56A和56B的其它第一发射极区56B分别在相对于侧表面66或67倾斜45°的方向上延伸。条形发射极区56另外包含第二发射极区56C，其也具有直条形状，但是分叉且以45°的角度从第一发射极区56A延伸到过渡区57。条形发射极区56包含群组，每个群组包含以规则距离彼此平行布置的多个条形发射极区56。
在到平行于第一主侧的平面上的正交投影中，由所有肖特基接触区覆盖的总肖特基接触面积与由有源区覆盖的有源面积的比率可以在30至90％的范围中。在此范围中，能够同时实现类似于肖特基二极管的阈值电压的低阈值电压和类似于p-i-n二极管的良好阻断特性。
在操作中，SiC JBS二极管110具有良好的阻断特性（由于以下事实：在反向偏压条件下从第一p-n结延伸到第三p-n结的耗尽区能够保护相邻的条形p+型发射极区56之间的肖特基接触区免于高电场（这能够最终引起由于增加的泄漏电流所导致的过早击穿））。从每对两个相邻的条形p+型发射极区56延伸的耗尽层能够夹断这两个相邻的条形p+型发射极层区56之间的肖特基接触。
如在如图2和3A中所示的JBS二极管中，肖特基接触具有比第一至第三p-n结更低的阈值电压。因此，在正常操作期间（等于或低于标称电流的电流的流），在相对低的正向偏压下，电流传导由通过肖特基接触的单极性电流流管控。在浪涌电流的情况下，装置之上将出现较高的电压降，并且第一至第三p-n结切换为导通状态，使得双极性电流能够流过这些第一至第三p-n结。当空穴通过p-n结注入漂移层中时，p-n结的电阻低于肖特基结的电阻。相应地，p-n结允许比没有任何p-n结的SiC肖特基二极管更高的浪涌电流的流。由于直发射极区56A、56B和56C将先导区65物理地且电连接到过渡区57，所以在浪涌电流情况下，第一和第三p-n结几乎同时接通并且由于局部化电流流的过度热生成能够被防止。特别地，在先导区65和过渡区57之间提供连续的直路径的直的第一发射极区56A和56B能够经由通过发射极区56形成的连续的p型区在先导区65和过渡区57之间提供特定良好的电连接和物理连接。由于在平行于第一主侧52的平面中的任何横向方向上的先导区65的相对大的宽度（其比条形发射极区56的宽度和过渡区57的宽度相对更大），在浪涌电流的情况下，先导区65和漂移层55之间形成的第一p-n结首先接通。然而，在根据本发明第一实施例的JBS二极管110中，在浪涌电流的情况下，仅通过第一p-n结接通之后的非常短的延迟接通在过渡区57与漂移层55之间形成的第三p-n结。
这里，要注意到，经由电极层61和顶部金属62的先导区65和过渡区57之间的电连接单独不具有与经由由发射极区56形成的连续p型区的先导区65和过渡区57之间的电和物理连接相同的效果。发明人发现，在不具有经由通过p型发射极区56形成的连续路径的在先导区65和过渡区57之间的直接电连接的情况下，在第一和第三p-n结的接通之间存在显著的延迟。
在图3B至3G中，示出有第一实施例的第一至第六修改。由于如与图2和图3A一起描述的第一实施例分别与第一实施例的第一至第六修改之间的许多类似性，相同的特征的描述将不重复，并且其参考第一实施例的上面描述。特别地，具有相同参考标记的元件在整个说明书中具有相同的特征。在下面中，仅描述不同于上面描述的第一实施例的特征的特征。
第一实施例的第一修改不同于图3A中所示的第一实施例，因为其具有十字形的先导区165，所述十字形的先导区165类似于十字形先导区65，但是在到相对于过渡区57旋转45°的旋转角度的平行于第一主侧52的平面上的正交投影中。十字形先导区165的尺寸可以以其它方式与十字形先导区65的尺寸相同。第一实施例的第一修改包含类似于第一实施例中的条形p+型发射极区56的条形p+型发射极区156A、157B、156C。然而，由于先导区165的不同取向，它们具有略微不同的长度，并且平行条形p+型发射极区156A、157B、156C的每个群组中的条形p+型发射极区156A、157B、156C的数量不同于第一实施例中的平行条形p+型发射极区56的每个群组中的数量。
类似于第一实施例，条形p+型发射极区156A、157B、156C包含多个第一发射极区156A和156B，其形成为从先导区165延伸到过渡区57的直条。在这些第一发射极区156A和156B中，第一发射极区156A分别在垂直于方形装置的侧67、66之一的方向上延伸。这些第一发射极区156A和156B的其它第一发射极区156B分别在相对于侧表面66或67倾斜45°的方向上延伸。条形发射极区156A、157B、156C另外包含第二发射极区156C，其也具有直条形状，但是以45°的角度从第一发射极区156A延伸到过渡区57。条形发射极区156A、157B、156C布置在群组中，每个群组包含以规则距离彼此平行布置的多个条形发射极区156A、157B、156C。
如图3C中所示的第一实施例的第二修改不同于图3A中所示的第一实施例，因为提供有五个个别的先导区265A至265E以代替仅一个先导区65。五个个别的先导区265A至265E经由多个直条形p+型发射极区256D而彼此连接，并且形成类似于第一实施例中的十字形先导区65的形状的十字。每个方形先导区265A至265E可以在平行于第一主侧通过中心点（例如区域的形心）的任何横向方向上具有至少200μm的宽度。
如图3D中所示的第一实施例的第三修改不同于图3A中所示的第一实施例，因为先导区365在到平行于第一主侧52的平面上投影中具有方形形状。方形先导区365可以在平行于第一主侧通过中心点（例如区域的形心）的任何横向方向上具有至少200μm的宽度。
如图3E中所示的第一实施例的第四修改不同于图3E中所示的第一实施例的第三修改，因为提供有四个个别的先导区465A至465D，以代替仅一个先导区365。四个个别先导区465A至465D经由多个直条形p+型发射极区456D彼此连接，并且形成类似于第一实施例的第三修改中的方形的先导区365的形状的方形。每个方形先导区可以在平行于第一主侧通过中心点（例如区域的形心）的任何横向方向上具有至少200μm的宽度。
如图3F中所示的第一实施例的第五修改不同于图3A中所示的第一实施例，因为先导区565在到平行于第一主侧52的平面上的投影中具有菱形形状。菱形先导区565可以在平行于第一主侧通过中心点（例如区域的形心）的任何横向方向上具有至少200μm的宽度。
如图3G中所示的第一实施例的第六修改不同于图3A中所示的第一实施例，因为先导区665在到平行于第一主侧52的平面上的投影中具有矩形形状。矩形先导区665可以在平行于第一主侧通过中心点（例如区域的形心）的任何横向方向上具有至少200μm的宽度。
接下来将参考图4描述有根据第二实施例的JBS二极管，图4示出了JBS二极管710的水平截面，并且图5示出了装置的第一主侧（阳极侧）附近的JBS二极管710的部分的部分透视图。
根据第二实施例的JBS二极管710类似于根据第一实施例的JBS二极管110。因此，下面将仅描述不同于JBS二极管110的JBS二极管710的特征。
根据第二实施例的JBS二极管710不同于根据第一实施例的JBS二极管110，因为布置了对应于第一实施例中的条形发射极区56的条形p+型发射极区756的图案以形成具有彼此相邻的多个完全相同的六边形的第一单位晶格700的网格图案。在图4的左侧上示出有网格图案的放大部分A。在部分A中，包含有分别由六个相邻的第一单位晶格700A至700F围绕的一个完整的六边形第一单位晶格700，其的仅一部分包含在部分A中。在每个第一单位晶格700中，条形发射极区756形成沿第一单位晶格700的边缘延伸的环，并且其中每对两个相邻的第一单位晶格（例如部分A中的单位晶格700和700A）共享条形发射极区756。在每个第一单位晶格中，由条形发射极区756形成的环在到平行于第一主侧52的平面上的正交投影中围绕连续的肖特基接触区。
在到平行于第一主侧52的平面上的正交投影中，在JBS二极管710的装置的中心形成先导区765（类似于第一实施例中的先导区65）。先导区765仅在到平行于第一主侧52的平面上的正交投影中的其形状方面不同于先导区65。如图4中可见的，先导区765包含多个相邻的第二单位晶格766，其具有与第一单位晶格700相同的形状，其中第二单位晶格766具有在第二单位晶格766的整个区域上连续延伸的发射极区。如在第一实施例中的，先导区765可以在平行于第一主侧通过中心点（例如区域的形心）的任何横向方向上具有至少200μm的宽度。特别地，先导区765包含至少一个中心第二单位晶格766，其在到平行于第一主侧52的平面上的正交投影中通过围绕中心第二单位晶格766的第二单位晶格766的群组与任何第一单位晶格700分离。
在第二实施例中，条形发射极区756的网格图案经由由条形发射极区756形成的连续的p型区在先导区765和过渡区57之间提供电和物理连接。特别地，类似于第一实施例，在第二实施例中形成从先导区765延伸到过渡区57的多个连续路径。
要注意到，通过JBS二极管710的垂直截面类似于图2中所示的截面。出于简洁的原因，避免重复对其的描述。
根据第二实施例的JBS二极管710提供与根据第一实施例的JBS 110提供的类似的优点。
在图6A至6H中示出有第二实施例的第一至第八修改。由于如与图4和图5一起描述的第二实施例分别与第二实施例的第一至第八修改之间的许多类似性，所以相同的特征的描述将不重复，并且其参考上面第二实施例的描述。在下面中将仅描述不同于上面描述的第二实施例的特征的特征。
如图6A中所示的根据第二实施例的第一修改的JBS二极管810不同于如图4和图5中所示的根据第二实施例的JBS二极管710，仅因为除了在装置中心的先导区765外，在中心还提供有先导区765周围的四个附加的先导区865A至865D。附加的先导区865A具有与在中心的先导区765相同的特征，并且特别是与其相同的形状。
如图6B中所示的根据第二实施例的第二修改的JBS二极管910不同于如图6A中所示的根据第二实施例的第一修改的JBS二极管810，仅因为除了在装置的中心的先导区765外，还提供有六个附加的先导区965A至965F，以代替在中心的先导区765周围的四个附加的先导区865A至865D，并且因为它包括附加的第二单位晶格766，其彼此相邻并且沿从中心先导区765分别通过附加的先导区965A至965F中的一个延伸到过渡区57的直线900对齐。附加先导区965A至965F具有相同的特征，并且特别地具有与在中心的先导区765相同的形状。设计提供了在先导区和过渡区之间的特定有效电联接以改进JBS二极管910的浪涌电流能力。
如图6C中所示的根据第二实施例的第三修改的JBS二极管1010不同于如图6B中所示的根据第二实施例的第二修改的JBS二极管910，仅因为在装置的中心的先导区1065具有比先导区765的宽度更大的宽度，并且因为在中心的单个先导区1065周围不提供附加的先导区。类似于第二修改，它包括附加的第二单位晶格766，它们彼此相邻并且沿从中心先导区1065延伸到过渡区57的直线1000对齐。此类设计提供了在中心的单个先导区1065和过渡区57之间的特定有效电联接，以改进JBS二极管1010的浪涌电流能力。
如图6D中所示的根据第二实施例的第四修改的JBS二极管1110不同于如图4和5中所示的根据第二实施例的JBS二极管710，仅因为先导区1165包含更大数量的第二单位晶格766，并且因为提供有采取由多个第二单位晶格766组成的环形式的附加先导区1165A。
如图6E中所示的根据第二实施例的第五修改的JBS二极管1210不同于如图6C中所示的根据第二实施例的第三修改的JBS二极管1010，仅因为提供有相邻第二单位晶格766的附加线1201，其中附加线1201在径向方向上从装置的中心延伸到过渡区57，但与线1000相反，不直接连接到先导区1165。
如图6F中所示的根据第二实施例的第六修改的JBS二极管1310不同于如图6D中所示的根据第二实施例的第四修改的JBS二极管1110，仅因为它缺少其在中心的先导区1165。
如图6G中所示的根据第二实施例的第七修改的JBS二极管1410不同于如图6E中所示的第二实施例的第五修改的JBS二极管1210，仅因为包含从在中心的先导区1165延伸到过渡区57的相邻第二单位晶格766的更多直线1000，因为另外它包含线1402，该线1402倾斜到这些线1000中的一个并从这些线1000中的一个分叉，它从其延伸到过渡区57，因为它另外也包含线1403，该线1403倾斜到这些线1402中的一个并从这些线1402中的一个分叉，它从其延伸到过渡区57。
如图6H中所示的根据第二实施例的第八修改的JBS二极管1510不同于如图6C中所示的根据第二实施例的第三修改的JBS二极管1310，仅因为它另外包含第二单位晶格766的环1165A（例如，如在第二实施例的第四或第六修改中的）。
在另一个发明实施例中，电极层21在到平行于第一主侧的平面上正交投影中包括延伸到至少一个先导区65；165; 265A-265E; 365; 465A-465D; 565; 665; 765; 865A-865D; 965A-965F; 1065; 1165，1165A中的电极沟槽扩展210;电极沟槽扩展210由所述至少一个先导区65；165; 265A-265E; 365; 465A-465D; 565; 665; 765; 865A-865D;965A-965F; 1065; 1165；1165A围绕。它在横向侧（垂直于第一主侧）和在底侧（朝向第二主侧）被围绕。至少一个电极沟槽扩展210的深度小于所述至少一个先导区65；165; 265A-265E; 365; 465A-465D; 565; 665; 765; 865A-865D; 965A-965F; 1065；1165，1165A的深度，即先导区将电极沟槽扩展210与漂移层55分离。
发明装置可以包括一个或多个此类电极沟槽扩展210。示范地，至少一个电极沟槽扩展210的深度在所述至少一个先导区65；165; 265A-265E; 365; 465A-465D; 565; 665;765; 865A-865D; 965A-965F; 1065; 1165，1165A的深度的0.1到0.8之间。在另一个示范实施例中，至少一个电极沟槽扩展210具有至少0.8μm中的至少一个的宽度。在另一个示范实施例中，至少一个电极沟槽扩展210具有所述至少一个先导区65; 165; 265A-265E;365; 465A-465D; 565; 665; 765; 865A-865D; 965A-965F; 1065; 1165，1165A宽度的至多0.8倍的宽度。电极沟槽扩展210的宽度应当是在平行于第一主侧的平面中可以放入电极沟槽扩展中的圆的最大直径。在另一个示范实施例中，电极沟槽扩展210由至少一个先导区围绕，其中至少一个先导区在第一主侧表面处具有至少一个先导区的总宽度的至少0.1倍的宽度（宽度像电极沟槽扩展的宽度那样被定义），即电极沟槽扩展在平行于第一主侧的平面中具有离漂移层55至少0.1倍先导区宽度的距离。
此类电极沟槽扩展210另外还可以在任何条形发射极区56 ；56A至56C; 156A至156C; 756; 778可用;.电极沟槽扩展210或多个扩展延伸到至少一个条形发射极区56；56A至56C; 156A至156C; 756；778中。它由所述至少一个条形发射极区56；56A至56C; 156A至156C; 756; 778围绕，其中所述至少一个电极沟槽扩展210的深度小于所述至少一个条形发射极区56; 56A至56C; 156A至156C; 756; 778的深度。至少一个电极沟槽扩展210可以具有宽度，该宽度是所述至少一个条形发射极区56; 56A至56C; 156A至156C; 756; 778的宽度的至多0.8倍和至少0.6μm中的至少一个。
对于具有第二单位晶格766的发明装置，此类电极沟槽扩展210也可以延伸到发射极区中，但是所有电极沟槽扩展210通过第二导电类型的区（先导区、条形发射极区或发射极区）与漂移层55分离。
在上面描述中，描述了本发明的特定实施例。然而，上面描述的实施例的备选和修改是可能的。特定地，在上面第二实施例及其第一到第八修改中，JBS二极管被描述具有六边形的第一单位晶格700和第二单位晶格766。然而，第一单位晶格700和第二单位晶格766也可以具有任何其它形状，例如方形或三角形形状。另外，第一单位晶格700可以在其中心具有附加的发射极区776、777，如图7A和7B中所示的。而且，条形发射极区756可以不一定如在第二实施例中那样沿单位晶格的侧779定位。例如，如图7A中所示的，条形p+型发射极区778可以分别延伸通过六边形单位晶格700'的侧779的中间。
在上面描述的实施例中，半导体晶圆描述成矩形。然而，对应于权利要求中的半导体层的半导体晶圆不一定必须是矩形。它也能够是圆形。
上面的实施例通过特定的导电类型来解释。上面描述的实施例中的半导体层和区的导电类型可以被切换，使得描述为p型的所有层或区将是n型，并且描述为n型的所有层或区将是p型。
在上面描述的实施例中，使用SiC晶圆。然而，半导体功率整流器的半导体层可以由任何其它适当的半导体材料制成，特别是包含宽带隙半导体材料，例如III族氮化物。
应该注意到，术语“包括”不排除其它元件或步骤，并且不定冠词“一”或“一个”不排除复数。也可以将关联不同实施例描述的元件组合。
参考标记列表
10 SiC JBS二极管
12第一主侧
13 第二主侧
14 n+型阴极层
15 n-型漂移层
16 p+型发射极层部分
17 p+型过渡区
18 p型结终端扩展（JTE）区
19钝化层
21金属电极层
210电极沟槽扩展
22顶部金属
23背侧金属化部
52第一主侧
53第二主侧
54 n+型阴极层
55 n-型漂移层
56 p+型发射极区
56A第一发射极区
56B第一发射极区
56C第二发射极区
57 p+型过渡区
58 p型结终端扩展（JTE）区
59钝化层
61金属电极层
62顶部金属
63背侧金属化部
64（SiC）半导体晶圆
65先导区
66第一侧
67第二侧
110根据第一实施例的半导体功率整流器（SiC JBS二极管）
156A条形p+型第一发射极区
156B条形p+型第一发射极区
156C条形p+型第二发射极区
165先导区
256D条形p+型发射极区
265A先导区
265B先导区
265C先导区
265D先导区
265E先导区
265F先导区
365先导区
465A先导区
465B先导区
465C先导区
465D先导区
565先导区
665先导区
700第一单位晶格
700'第一单位晶格
700''第一单位晶格
700A第一单位晶格
700B第一单位晶格
700C第一单位晶格
700D第一单位晶格
700E第一单位晶格
700F第一单位晶格
710 根据第二实施例的JBS二极管
756条形p+型发射极区
765先导区
766第二单位晶格
776附加发射极区
777附加发射极区
778条形p+型发射极区
779 单位晶格的侧
810 根据第二实施例的第一修改的JBS二极管
865A附加先导区
865B附加先导区
865C附加先导区
865D附加先导区
900直线
910根据第二实施例的第二修改的JBS二极管
965A附加先导区
965B附加先导区
965C附加先导区
965D附加先导区
965E附加先导区
965F附加先导区
1000直线
1010根据第二实施例的第三修改的JBS二极管
1065先导区
1110 根据第二实施例的第四修改的JBS二极管
1165先导区
1165A环
1201线
1210根据第二实施例的第五修改的JBS二极管
1310根据第二实施例的第六修改的JBS二极管
1402线
1403线
1410根据第二实施例的第七修改的 JBS二极管
1510根据第二实施例的第八修改的 JBS二极管
A1第一主轴
A2第二主轴
d1长度
d2宽度
AR有源区
TR边缘终端区

Claims (19)

1. 一种功率半导体整流器（110; 710; 810; 910; 1010; 1110; 1210; 1310; 1410;1510），包括：
具有第一主侧（52）和与所述第一主侧（52）相反的第二主侧（53）的半导体层（64），所述半导体层（64）包含：
具有第一导电类型的漂移层（55）；
具有不同于所述第一导电类型的第二导电类型的至少一个先导区（65; 165; 265A-265E; 365; 465A-465D; 565; 665; 765; 865A-865D; 965A-965F; 1065; 1165,1165A），其中所述至少一个先导区（65; 165; 265A-265E; 365; 465A-465D; 565; 665; 765;865A-865D; 965A-965F; 1065; 1165,1165A）邻近于所述第一主侧（52）形成并与所述漂移层（55）一起形成第一p-n结，其中所述先导区（65; 165; 265A-265E; 365; 465A-465D;565; 665; 765; 865A-865D; 965A- 965F; 1065;1165,1165A）在平行于所述第一主侧（52）的任何横向方向上具有至少200μm的宽度;
具有所述第二导电类型的多个条形发射极区（56; 56A至56C; 156A至156C; 756;778），其中每个发射极区（56; 56A至56C; 156A至156C; 756; 778）邻近于所述第一主侧（52）形成并与所述漂移层（55）一起形成第二p-n结;以及
具有所述第二导电类型的过渡区（57），所述过渡区邻近于所述第一主侧（52）形成并与所述漂移层（55）一起形成第三p-n结，并且其在到平行于所述第一主侧（52）的平面上的垂直投影中围绕所述先导区（65; 165; 265A-265E; 365; 465A-465D; 565; 665; 765;865A-865D; 965A-965F; 1065; 1165,1165A）以及所述多个条形发射极区（56; 56A至56C;156A至156C; 756; 778），
电极层（21），其与所述漂移层（55）一起形成肖特基接触并且其与所述至少一个先导区（65; 165; 265A-265E; 365; 465A-465D; 565; 665；765; 865A-865D; 965A-965F;1065; 1165, 1165A）、与所述多个条形发射极区（56; 56A至56C; 156A至156C; 756; 778）以及与所述过渡区（57）一起形成欧姆接触，
其中所述至少一个先导区（65; 165; 265A-265E; 365; 465A-465D; 565; 665; 765;865A-865D; 965A-965F; 1065; 1165,1165A）通过所述多个条形发射极区（56; 56A至56C;156A至156C; 756; 778）连接到所述过渡区（57），
其特征在于，所述多个第二单位晶格（766）中的至少一些彼此相邻并且沿从所述至少一个先导区（765; 1065; 1165,1165A）延伸到所述过渡区（57）的直线（900; 1000）对齐。
2. 根据权利要求1所述的功率半导体整流器，其中，所述条形发射极区（56; 56A至56C; 156A至156C; 756; 778）形成从所述至少一个先导区（65; 165; 265A-265E; 365;465A-465D; 565; 665; 765; 865A-865D; 965A-965F; 1065; 1165，1165A）延伸到所述过渡区（57）的多个连续路径。
3. 根据权利要求1或2所述的功率半导体整流器，其中，所述条形发射极区（56; 56A，B; 156A，156B; 900; 1000）包含采取从所述先导区（65; 165; 265A-265E; 365; 465A-465D; 565; 665; 765; 1065; 1165,1165A）延伸到所述过渡区（57）的直条形式的多个发射极区。
4. 根据权利要求1至3中任一项所述的功率半导体整流器，其中，所述条形发射极区（756; 778）形成网格图案。
5. 根据权利要求4所述的功率半导体整流器，其中，所述网格图案包含彼此相邻且具有完全相同的形状的多个第一单位晶格（700; 700'），其中在每个第一单位晶格（700;700'）中，所述条形发射极层（756）形成沿所述第一单位晶格（700; 700'）的边缘延伸的环，并且其中两个相邻的第一单位晶格（700; 700'）共享条形发射极区（756）。
6. 根据权利要求5所述的功率半导体整流器，其中所述第一单位晶格（700; 700'）具有六边形、方形或三角形的形状。
7. 根据权利要求5或6所述的功率半导体整流器，还包括具有与所述第一单位晶格（700; 700'）相同形状的多个第二单位晶格（766），其中所述第二单位晶格（766）具有在所述第二单位晶格（766）的整个区域上连续延伸的发射极区。
8. 根据权利要求1至7中任一项所述的功率半导体整流器，其中，所述至少一个先导区（765; 1065; 1165,1165A）由至少两个相邻第二单位晶格（766）形成。
9. 根据权利要求1至8中任一项所述的功率半导体整流器，其中，所述先导区（765;1065; 1165,1165A）包含至少一个中心第二单位晶格（766），所述中心第二单位晶格通过在到平行于所述第一主侧（52）的所述平面上的正交投影中的围绕所述中心第二单位晶格（766）的第二单位晶格（766）的群组与任何第一单位晶格（700; 700'）分离。
10.根据权利要求1至9中任一项所述的功率半导体整流器，其中所述过渡区（57）在平行于所述第一主侧（52）的横向方向上具有至少20μm的宽度。
11.根据权利要求1至10中任一项所述的功率半导体整流器，其中所述过渡区（57）在横向方向上具有至少100μm的宽度。
12. 根据权利要求1至11中任一项所述的功率半导体整流器，其中所述至少一个先导区（65; 165; 265A-265E; 365; 465A-465D; 565; 665; 765; 865A-865D; 965A-965F;1065; 1165, 1165A)、所述条形发射极区 （56; 56A至56C; 156A至156C; 756; 778）和所述过渡区（57）具有在垂直于所述第一主侧（52）的方向上的相同的净掺杂浓度分布以及距所述第一主侧（52）的完全相同的深度。
13. 根据权利要求1至12中任一项所述的功率半导体整流器，其中每个条形发射极区（56; 56A至56C; 156A至156C; 756; 778）具有平行于所述第一主侧（52）的小于20µm的宽度。
14.根据权利要求1至13中任一项所述的功率半导体整流器，其中，在到平行于所述第一主侧（52）的所述平面上的所述正交投影中，由所有肖特基接触区覆盖的总肖特基接触面积与由有源区（AR）覆盖的有源面积的比率在30至90％的范围中。
15. 根据权利要求1至14中任一项所述的功率半导体整流器，其中，在到平行于所述第一主侧的所述平面上的所述正交投影中，所述电极层（21）包括至少一个电极沟槽扩展，所述电极沟槽扩展延伸到至少一个先导区（65; 165; 265A-265E; 365; 465A-465D; 565;665; 765; 865A-865D; 965A-965F; 1065; 1165,1165A）中，并且由所述至少一个先导区（65;165；265A-265E; 365; 465A-465D; 565; 665; 765; 865A-865D; 965A-965F; 1065;1165,1165A）围绕，其中所述至少一个电极沟槽扩展的所述深度小于所述至少一个先导区（65; 165; 265A-265E; 365; 465A-465D; 565; 665; 765; 865A-865D; 965A-965F;1065; 1165,1165A）的深度。
16. 根据权利要求15所述的功率半导体整流器，其中，所述至少一个电极沟槽扩展的所述深度在所述至少一个先导区（65; 165; 265A-265E; 365; 465A- 465D; 565; 665;765; 865A-865D; 965A-965F; 1065; 1165,1165A）的所述深度的0.1到0.8之间。
17. 根据权利要求15所述的功率半导体整流器，其中所述至少一个电极沟槽扩展具有宽度，所述宽度是至少0.8μm和所述至少一个先导区(65; 165; 265A-265E; 365; 465A-465D; 565; 665; 765; 865A-865D; 965A-965F; 1065; 1165, 1165A)的宽度的至多0.8倍中的至少一个。
18. 根据权利要求15至17中的任一项所述的功率半导体整流器，其中，在到平行于所述第一主侧的所述平面上的所述正交投影中，所述电极层（21）包括至少一个电极沟槽扩展，其延伸到至少一个条形发射极区 （56; 56A至56C; 156A至156C; 756; 778）中并且由所述至少一个条形发射极区（56; 56A至56C; 156A至156C; 756; 778）围绕，其中所述至少一个电极沟槽扩展的所述深度小于所述至少一个条形发射极区（56; 56A至56C; 156A至156C; 756; 778）的深度。
19. 根据权利要求18所述的功率半导体整流器，其中，所述至少一个电极沟槽扩展具有宽度，所述宽度为至少0.6μm以及所述至少一个条形发射极区（56; 56A至56C; 156A至156C; 756; 778）的宽度的至多0.8倍中的至少一个。
CN201680051009.2A 2015-07-03 2016-07-04 具有增强的浪涌电流能力的结势垒肖特基二极管 Active CN107924953B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP15175299 2015-07-03
EP15175299.5 2015-07-03
EP15188372 2015-10-05
EP15188372.5 2015-10-05
PCT/EP2016/065681 WO2017005684A1 (en) 2015-07-03 2016-07-04 Junction barrier schottky diode with enhanced surge current capability

Publications (2)

Publication Number Publication Date
CN107924953A true CN107924953A (zh) 2018-04-17
CN107924953B CN107924953B (zh) 2019-09-27

Family

ID=56413630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680051009.2A Active CN107924953B (zh) 2015-07-03 2016-07-04 具有增强的浪涌电流能力的结势垒肖特基二极管

Country Status (5)

Country Link
US (1) US10164126B2 (zh)
EP (1) EP3146569B1 (zh)
JP (1) JP6371924B1 (zh)
CN (1) CN107924953B (zh)
WO (1) WO2017005684A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534583A (zh) * 2019-08-01 2019-12-03 山东天岳电子科技有限公司 一种肖特基二极管及其制备方法
CN110571281A (zh) * 2019-08-01 2019-12-13 山东天岳电子科技有限公司 一种混合PiN结肖特基二极管及制造方法
CN111682060A (zh) * 2020-04-20 2020-09-18 北京天岳京成电子科技有限公司 多种元胞设计的复合PiN肖特基二极管
TWI804731B (zh) * 2020-05-26 2023-06-11 世界先進積體電路股份有限公司 半導體裝置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102038525B1 (ko) * 2018-09-27 2019-11-26 파워큐브세미(주) Esd 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드
CN110571282B (zh) * 2019-08-01 2023-04-28 山东天岳电子科技有限公司 一种肖特基二极管及其制造方法
US20210328078A1 (en) * 2020-04-20 2021-10-21 AZ Power, Inc Merged PiN Schottky (MPS) Diode With Plasma Spreading Layer And Manufacturing Method Thereof
JP2022043997A (ja) * 2020-09-04 2022-03-16 エスティーマイクロエレクトロニクス エス．アール．エル． 信頼性を改善した電子装置の要素の製造方法、及び関連要素、電子装置、及び電子機器
CN114284343B (zh) * 2021-12-23 2023-04-07 电子科技大学 一种适用于高温环境的碳化硅结势垒肖特基二极管
CN114284344B (zh) * 2021-12-23 2023-04-28 电子科技大学 一种优化电流分布的碳化硅结势垒肖特基二极管
US11955567B2 (en) 2022-02-16 2024-04-09 Leap Semiconductor Corp. Wide-band gap semiconductor device and method of manufacturing the same
EP4243087A1 (en) * 2022-03-09 2023-09-13 Nexperia B.V. Semiconductor product and method for producing a semiconductor product
CN114664926A (zh) * 2022-03-30 2022-06-24 电子科技大学 一种功率半导体器件结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040173801A1 (en) * 2002-12-18 2004-09-09 Infineon Technologies Ag Schottky diode having overcurrent protection and low reverse current
CN101783345A (zh) * 2010-03-04 2010-07-21 无锡新洁能功率半导体有限公司 一种沟槽型半导体整流器及其制造方法
CN102084487A (zh) * 2008-05-21 2011-06-01 克里公司 具有电流浪涌能力的结势垒肖特基二极管
CN102376709A (zh) * 2010-08-17 2012-03-14 株式会社电装 半导体器件
US20120223333A1 (en) * 2011-03-03 2012-09-06 Kabushiki Kaisha Toshiba Semiconductor rectifier device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314098A (ja) * 2001-04-13 2002-10-25 Sanken Electric Co Ltd 半導体装置
JP5550589B2 (ja) 2011-03-23 2014-07-16 株式会社東芝 半導体装置
US9455326B2 (en) 2012-02-15 2016-09-27 Fuji Electric Co., Ltd. Wide bandgap semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040173801A1 (en) * 2002-12-18 2004-09-09 Infineon Technologies Ag Schottky diode having overcurrent protection and low reverse current
CN102084487A (zh) * 2008-05-21 2011-06-01 克里公司 具有电流浪涌能力的结势垒肖特基二极管
CN101783345A (zh) * 2010-03-04 2010-07-21 无锡新洁能功率半导体有限公司 一种沟槽型半导体整流器及其制造方法
CN102376709A (zh) * 2010-08-17 2012-03-14 株式会社电装 半导体器件
US20120223333A1 (en) * 2011-03-03 2012-09-06 Kabushiki Kaisha Toshiba Semiconductor rectifier device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534583A (zh) * 2019-08-01 2019-12-03 山东天岳电子科技有限公司 一种肖特基二极管及其制备方法
CN110571281A (zh) * 2019-08-01 2019-12-13 山东天岳电子科技有限公司 一种混合PiN结肖特基二极管及制造方法
CN110534583B (zh) * 2019-08-01 2023-03-28 山东天岳电子科技有限公司 一种肖特基二极管及其制备方法
CN110571281B (zh) * 2019-08-01 2023-04-28 山东天岳电子科技有限公司 一种混合PiN结肖特基二极管及制造方法
CN111682060A (zh) * 2020-04-20 2020-09-18 北京天岳京成电子科技有限公司 多种元胞设计的复合PiN肖特基二极管
CN111682060B (zh) * 2020-04-20 2022-11-29 元山(济南)电子科技有限公司 多种元胞设计的复合PiN肖特基二极管
TWI804731B (zh) * 2020-05-26 2023-06-11 世界先進積體電路股份有限公司 半導體裝置

Also Published As

Publication number Publication date
JP6371924B1 (ja) 2018-08-08
EP3146569A1 (en) 2017-03-29
EP3146569B1 (en) 2018-03-07
CN107924953B (zh) 2019-09-27
WO2017005684A1 (en) 2017-01-12
US20180212071A1 (en) 2018-07-26
US10164126B2 (en) 2018-12-25
JP2018524815A (ja) 2018-08-30

Similar Documents

Publication Publication Date Title
CN107924953B (zh) 具有增强的浪涌电流能力的结势垒肖特基二极管
CN104025302B (zh) 采用用于结势垒阵列的元件的凹处的肖特基二极管
JP5452914B2 (ja) 少数キャリアの注入が抑制される炭化シリコン接合障壁ショットキーダイオード
CN103765598B (zh) 采用用于边缘终端元件的凹处的边缘终端结构
TWI584483B (zh) 具有未經植入障壁區之半導體裝置及其製造方法
US8841683B2 (en) Semiconductor rectifier device
JP5774205B2 (ja) 半導体装置
CN103782393A (zh) 肖特基二极管
CN103703566A (zh) 半导体装置及其制造方法
US8841741B2 (en) High breakdown voltage semiconductor rectifier
JP4282972B2 (ja) 高耐圧ダイオード
AU2007240996A1 (en) Junction barrier schottky rectifiers and methods of making thereof
US9236434B2 (en) Semiconductor device and manufacturing method thereof
JP6673439B2 (ja) 半導体装置
CN103975439B (zh) 用于降低的电流拥挤的双极性结型晶体管结构及制造其的方法
US20150287840A1 (en) Semiconductor device
JP2018064107A (ja) 半導体装置およびその製造方法
JP5644536B2 (ja) 電力用半導体装置
US20200020796A1 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
TWI776173B (zh) 碳化矽半導體元件
CN112216746B (zh) 碳化硅半导体器件
CN107039513A (zh) 具有增强的双极放大的功率半导体晶体管
JP2018022794A (ja) 半導体装置
JP2004014662A (ja) ショットキバリアを有する半導体装置
CN108022974A (zh) 一种肖特基半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210628

Address after: Baden, Switzerland

Patentee after: ABB grid Switzerland AG

Address before: Baden, Switzerland

Patentee before: ABB Switzerland Co.,Ltd.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: Swiss Baden

Patentee after: Hitachi energy Switzerland AG

Address before: Swiss Baden

Patentee before: ABB grid Switzerland AG

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20240104

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG

TR01 Transfer of patent right