JP6371924B1 - 向上したサージ電流能力を有する接合障壁ショットキーダイオード - Google Patents

向上したサージ電流能力を有する接合障壁ショットキーダイオード Download PDF

Info

Publication number
JP6371924B1
JP6371924B1 JP2017567315A JP2017567315A JP6371924B1 JP 6371924 B1 JP6371924 B1 JP 6371924B1 JP 2017567315 A JP2017567315 A JP 2017567315A JP 2017567315 A JP2017567315 A JP 2017567315A JP 6371924 B1 JP6371924 B1 JP 6371924B1
Authority
JP
Japan
Prior art keywords
region
pilot
stripe
power semiconductor
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017567315A
Other languages
English (en)
Other versions
JP2018524815A (ja
Inventor
ミハイラ，アンドレイ
ラヒモ，ムナフ
ミナミサワ，レナート
クノール，ラース
ストラスタ，リウタウラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Schweiz AG
Original Assignee
ABB Schweiz AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Schweiz AG filed Critical ABB Schweiz AG
Application granted granted Critical
Publication of JP6371924B1 publication Critical patent/JP6371924B1/ja
Publication of JP2018524815A publication Critical patent/JP2018524815A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0813—Non-interconnected multi-emitter structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

増加したサージ電流能力を有する半導体パワー整流器が記載される。半導体パワー整流器は、第１の主面（５２）と、第１の主面（５２）と反対の第２の主面（５３）とを有する半導体層（６４）を有する。半導体層（６４）は、第１の導電型を有するドリフト層（５５）と、第１の導電型と異なる第２の導電型を有する少なくとも１つのパイロット領域（６５）と、第２の導電型を有する複数のストライプ形状のエミッタ領域（５６）と、第２の導電型を有する遷移領域（５７）とを含み、少なくとも１つのパイロット領域（６５）は、第１の主面（５２）に平行な任意の横方向において、少なくとも２００μｍの幅を有しており、ドリフト層（５５）との第１のｐｎ接合を形成するように第１の主面（５２）に隣接して形成され、各エミッタ領域（５６）は、ドリフト層（５５）との第２のｐｎ接合を形成するよう第１の主面（５２）に隣接して形成され、遷移領域（５７）は、ドリフト層（５５）との第３のｐｎ接合を形成するよう第１の主面（５２）に隣接して形成される。少なくとも１つのパイロット領域（６５）は、複数のストライプ形状のエミッタ領域（５６）によって遷移領域（５７）に接続される。

Description

発明の分野
本発明は、パワー半導体整流器に関し、より特定的には、接合障壁ショットキー（ＪＢＳ：Junction Barrier Schottky）ダイオードに関する。
発明の背景
高パワー半導体整流器は、高電圧直流（ＨＶＤＣ：high-voltage direct current）送電システム、制御エレクトロニクス、電源およびモータドライブといった電力電子システムにおいて重要な構成要素である。炭化珪素（ＳｉＣ）は、珪素と比較して、破壊電界強度がより高く、熱伝導がより高く、固有のキャリア濃度がより低く、かつ、飽和ドリフト速度がより高いため、高パワーデバイスのための望ましい材料である。炭化珪素ベースの整流器は、珪素の破壊電界強度と比較して破壊電界強度がより高いので、同じブロッキング電圧を有する珪素ベースの整流器と比較して著しく薄いドリフト層を有するように作製され得る。公知の半導体整流器は、Ｐ−ｉ−Ｎダイオード、ショットキーダイオード、および、接合障壁ショットキー（ＪＢＳ）ダイオードを含む。ショットキーダイオードは、電流導通が多数キャリア（電子）によって規定される単極ダイオードである。ショットキーダイオードは、相対的に速いスイッチングスピードを提供するが、同じ半導体から構築されるＰ−ｉ−Ｎダイオードと比較してより高いリーク電流を有する。Ｐ−ｉ−Ｎダイオードのスイッチングスピードは、小数キャリア（正孔）および多数キャリア（電子）に起因するより高い逆回復電荷が電流導通に関わっているため、同じ半導体から作製されたショットキーダイオードのスイッチングスピードと比較して低い。ＪＢＳダイオードは、低いしきい値電圧と、ショットキーダイオードのスイッチングスピードと同様の高いスイッチングスピードとを、Ｐ−ｉ−Ｎダイオードのブロッキング特性と同様の良好なブロッキング特性に組み合わせ得る。ＪＢＳダイオードは、ｐｎ接合グリッドがそのドリフト領域に統合されているショットキーダイオードの構造を有する。
珪素のショットキーダイオードは、自身の低いブロッキング能力のため、高パワー整流器としては使用されない。ＳｉＣショットキーダイオードは、珪素のショットキーダイオードよりはるかに低い逆リーク電流および高い逆（またはブロッキング）電圧を有する。ＳｉＣ Ｐ−ｉ−Ｎダイオードと比較して、ＳｉＣショットキーダイオードは、低いしきい値電圧、および、低いスイッチング損失という利点を低い逆回復電荷により有する。
ＳｉＣショットキーダイオードは、２００１年から商業的に入手可能であり、３００Ｖから３．３ｋＶの用途において、確立された珪素のＰ−ｉ−Ｎダイオードと競合している。用途に依存して、ＳｉＣ整流器は、時に公称定格電流の値の１０倍と同じくらい高いさまざまなレベルのサージ電流を処理することが要求され得る。そのような高いサージ電流の場合には、ＳｉＣショットキーダイオードは、ショットキー接合における熱損失による熱の生成によって破壊され得る。
ＳｉＣショットキーダイオードと比較して改善されたブロッキング特性およびサージ電流能力を有するＳｉＣ半導体整流器は、ＳｉＣ ＪＢＳダイオードである。図１において、公知のＳｉＣ ＪＢＳダイオード１０の部分断面図が示される。公知のＳｉＣ ＪＢＳダイオード１０は、第１の主面１２と第２の主面１３とを有する半導体ウェハを含む。第１の主面１２に平行な面上への正射影において、半導体ウェハは、縁部終端領域ＴＲによって囲まれている活性領域ＡＲを有する。第２の主面１３から第１の主面１２への順に、半導体ウェハは、ｎ＋型カソード層１４と、ｎ−型ドリフト層１５とを含む。第１の主面に隣接して、ｐ＋型エミッタ層部分１６がｐｎ接合グリッドパターンを形成しており、ｐ＋型遷移領域１７が活性領域ＡＲと縁部終端領域ＴＲとの間の境界に沿って活性領域ＡＲ内に形成されている。縁部終端領域ＴＲにおいて、ｐ型の接合終端拡張（ＪＴＥ： junction termination extension）領域１８が、第１の主面１２に隣接して形成されている。第１の主面１２上では、パッシベーション層１９が縁部終端領域ＴＲにおいて形成されており、第１の主面１２に平行な面上への正射影において遷移領域１７とオーバーラップしている。活性エリアＡＲにおいて、第１の主面１２は、金属電極層２１によってカバーされている。金属電極層２１は、ｎ−型ドリフト層１５とのショットキー接触を形成しており、ｐ＋型エミッタ層部分１６と、ｐ＋型遷移領域１７とオーミック接触を形成している。上部金属２２が金属電極層２１上に形成されている。金属電極層２１および上部金属２２は、パッシベーション層１９にオーバーラップするとともに、パッシベーション層１９へと延在している。第２の主面１３上において、アノード電極として、裏面金属２３が形成される。電極層２１は例示的には、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、コバルト（Ｃｏ）またはその組み合わせから構成される。上部金属２２は例示的には、アルミニウム（Ａｌ）から構成される。
動作において、ＳｉＣ ＪＢＳダイオードのブロッキング特性の改善は、逆バイアス条件下でｐｎ接合グリッドから延在する空乏領域が、電流リークの増加により最終的に早すぎるブレークダウンに帰着し得る高電界からショットキー接触を保護し得るという事実による。２つの隣接するストライプ形状のｐ＋型エミッタ層部分１６の各対から延在している空乏層は、これらの２つの隣接するストライプ形状のｐ＋型エミッタ層部分１６同士の間にショットキー接触を挟み込み得る。
図１に示されるようなＪＢＳダイオードにおいて、ショットキー接触は、ｐｎ接合よりも低いしきい値電圧を有する。したがって、通常動作（公称電流以下の電流の流れ）の間、相対的に低い順バイアス下において、ショットキー接触を通る単極性電流の流れによって電流導通が規定される。サージ電流の場合には、より高い電圧降下がデバイスにわたって進展することになり、ｐｎ接合グリッドがオン状態に切り替わり、バイポーラ電流がｐｎ接合グリッドを通って流れ得る。正孔がｐｎ接合によってドリフト層に注入される場合、ｐｎ接合の電気抵抗はショットキー接合より低い。したがって、ｐｎ接合グリッドは、ｐｎ接合グリッドのないＳｉＣショットキーダイオードよりも高いサージ電流の流れを可能にする。
ＵＳ８，２３２，５５８Ｂ２によると、ストライプ形状のｐ型ＪＢＳ領域に加えて、ｎ−型ドリフト層において形成されるｐ型サージ電流保護領域を含むＪＢＳダイオードが公知である。サージ電流保護領域は、サージ電流能力を増加させるために、ｐ型ＪＢＳ領域よりも大きい横方向の幅を有する。ＵＳ８，２３２，５５８Ｂ２においては、終端領域への境界に沿った如何なるｐ型遷移領域も記載されていない。さらに、ｐ型ストライプ形状のエミッタ領域は、ドリフト層によってｐ型サージ電流保護領域から分離されている。この先行技術文献において開示されるＪＢＳダイオードにおける問題は、サージ電流が最初に（すなわちサージ電流の初期段階において）保護領域に集中し得、デバイスの局所的な過熱につながり得るということである。
Materials Science Forum, Vol.717-720 (2012), 929-932頁におけるＲｕｐｐらによる「Current distribution in the various functional areas of a 600V SiC MPS diode in forward operation」という論文によると、六角形のセルパターンを有するグリッドの形にｐｎ接合グリッドを配することが公知である。いくつかのセルは、ＩＶ特性（負の微分抵抗）においてスナップバック現象のない少数キャリアの注入を可能にするよう、ショットキー部分のない大きなｐエリアからなる。記載されているＪＢＳダイオードはさらに、縁部終端領域において大きなｐ＋型伝達領域を含む。縁部終端領域におけるこの大きなｐ＋型伝達領域がまず少数キャリアの注入によって寄与する一方、その後、増加する電流密度によってのみ、より小さなｐ＋型の六角形セルおよびｐ＋型グリッドが続くということが記載されている。
本発明の目的は、増加したサージ電流能力を有する半導体パワー整流器を提供することである。
本発明の目的は、請求項１に記載の半導体パワー整流器によって達成される。本発明に従った半導体パワー整流器は、第１の主面と、第１の主面に反対の第２の主面とを有する半導体層を有する。半導体層は、第１の導電型を有するドリフト層と、第１の導電型と異なる第２の導電型を有する少なくとも１つのパイロット領域と、第２の導電型を有する複数のストライプ形状のエミッタ領域と、第２の導電型を有する遷移領域とを含み、少なくとも１つのパイロット領域は、第１の主面に平行であり中心点（たとえばエリアの重心）を通る任意の横方向において、少なくとも２００μｍの幅を有しており、ドリフト層との第１のｐｎ接合を形成するように第１の主面に隣接して形成され、各エミッタ領域は、ドリフト層との第２のｐｎ接合を形成するよう第１の主面に隣接して形成され、遷移領域は、ドリフト層との第３のｐｎ接合を形成するよう第１の主面に隣接して形成される。第１の主面に平行な面上への正射影において、遷移領域は、パイロット領域および複数のストライプ形状のエミッタ領域を囲む。半導体パワー整流器はさらに電極層を含み、電極層は、ドリフト層とのショットキー接触を形成し、少なくとも１つのパイロット領域と、複数のストライプ形状のエミッタ領域と、遷移領域とのオーミック接触を形成する。少なくとも１つのパイロット領域は、複数のストライプ形状のエミッタ領域によって遷移領域に接続される。ストライプ形状のエミッタ領域によってパイロット領域を遷移領域に接続することによって、第１および第３のｐｎ接合がほとんど同時にオンに切り替えられるので、サージ電流の場合における局所的な熱の生成が最小化され得る。特に、サージ電流の場合に、第１のｐｎ接合がオンに切り替わった後、極わずかな遅れのみで、第３のｐｎ接合がオンに切り替わる。
ストライプ形状のエミッタ領域は、パイロット領域から遷移領域へ延在する直線のストライプの形の複数のエミッタ領域を含む。直線のストライプは、パイロット領域と遷移領域との間での改善された電気的接続を提供し、これにより、サージ電流能力がさらに改善される。
ストライプ形状のエミッタ領域はグリッドパターンを形成する。例示的には、グリッドパターンは、互いに隣接するとともに同一形状を有する複数の第１の単位セルを含んでおり、各第１の単位セルにおいて、ストライプ形状のエミッタ領域は、第１の単位セルの縁部に沿って延在するリングを形成し、２つの隣接する第１の単位セルはストライプ形状のエミッタ領域を共有する。例示的には、第１の単位セルは、六角形、正方形または三角形の形状を有する。
本発明のデバイスはさらに、第１の単位セルと同じ形状を有する複数の第２の単位セルを含んでおり、第２の単位セルは、第２の単位セルの全エリアにわたって連続的に延在するエミッタ領域を有する。例示的には、複数の第２の単位セルのうちの少なくともいくつかは、互いに隣接しており、少なくとも１つのパイロット領域から遷移領域へ延在する直線に沿って整列する。そのような設計は、パイロット領域と遷移領域との間の特定の有効な電気的接続を提供する。
本発明のさらなる発展例は、従属請求項において特定される。
例示的な実施形態において、ストライプ形状のエミッタ領域は、少なくとも１つのパイロット領域から遷移領域へ延在する複数の連続的な経路を形成する。例示的な実施形態において、複数の連続的な経路は、ストライプ形状のエミッタ領域を介して、パイロット領域と遷移領域との間の良好な電気的接触を提供し、これにより、サージ電流の場合に、第１および第３のｐｎ接合がほとんど同時にオンに切り替わることを保証する。
例示的な実施形態において、少なくとも１つのパイロット領域は少なくとも２つの隣接する第２の単位セルから形成される。例示的には、パイロット領域は、第１の主面に平行な面上への正射影において、中央の第２の単位セルを囲む第２の単位セルのグループによって如何なる第１の単位セルからも分離される少なくとも１つの中央の第２の単位セルを含む。
例示的な実施形態において、各ストライプ形状のエミッタ領域（５６；５６Ａ〜５６Ｃ；１５６Ａ〜１５６Ｃ；７５６；７７８）は、第１の主面（５２）に平行に、２０μｍ未満の幅を有する。
例示において、遷移領域は、横方向において、少なくとも２０μｍの幅を有し、好ましくは少なくとも１００μｍの幅を有する。
例示的な実施形態において、少なくとも１つのパイロット領域、ストライプ形状のエミッタ領域、および、遷移領域はすべて、第１の主面に垂直な方向において、第１の主面からの同じ深さと、同じ正味のドーピング濃度プロファイルとを有する。これにより、たとえば、１つの単一マスクのみを注入に使用することよって、または代替的には、以前に成長したエピタキシャル層を選択的にエッチングすることによって、または、トレンチエッチおよび再充填プロセスによって、少なくとも１つのパイロット領域、ストライプ形状のエミッタ領域および遷移領域をすべて同時に生成することが可能になる。
第１の主面に平行な面上への正射影において、すべてのショットキー接触領域によってカバーされる合計のショットキー接触エリアと、活性領域によってカバーされる活性エリアとの比は、３０〜９０％の範囲内であり得る。
本発明の詳細な実施形態は、添付の図面を参照して以下に説明される。
接合障壁ショットキー（ＪＢＳ）ダイオードの部分的な垂直方向の断面図である。 第１の実施形態に従った接合障壁ショットキー（ＪＢＳ）ダイオードの部分的な垂直方向の断面図である。 半導体ウェハの第１の主面に平行かつ隣接する面に沿った、図２に示されるような比較例に従ったＪＢＳダイオードの水平方向の断面図である。 半導体ウェハの第１の主面に平行かつ隣接する面に沿った、比較例の第１の本発明ではない修正例に従ったＪＢＳダイオードの水平方向の断面図である。 半導体ウェハの第１の主面に平行かつ隣接する面に沿った、比較例の第２の本発明ではない修正例に従ったＪＢＳダイオードの水平方向の断面図である。 半導体ウェハの第１の主面に平行かつ隣接する面に沿った、比較例の第３の本発明ではない修正例に従ったＪＢＳダイオードの水平方向の断面図である。 半導体ウェハの第１の主面に平行かつ隣接する面に沿った、比較例の第４の本発明ではない修正例に従ったＪＢＳダイオードの水平方向の断面図である。 半導体ウェハの第１の主面に平行かつ隣接する面に沿った、比較例の第５の本発明ではない修正例に従ったＪＢＳダイオードの水平方向の断面図である。 半導体ウェハの第１の主面に平行かつ隣接する面に沿った、比較例の第６の本発明ではない修正例に従ったＪＢＳダイオードの水平方向の断面図である。 半導体ウェハの第１の主面に平行かつ隣接する面に沿った、別の比較例に従ったＪＢＳダイオードの水平方向の断面図である。 第１の主面の近傍における、第２の実施形態に従ったＪＢＳダイオードの部分的な断面図である。 半導体ウェハの第１の主面に平行かつ隣接する面に沿った、別の比較例の本発明ではない修正例に従ったＪＢＳダイオードの水平方向の断面図である。 半導体ウェハの第１の主面に平行かつ隣接する面に沿った、本発明の第１の実施形態に従ったＪＢＳダイオードの水平方向の断面図である。 半導体ウェハの第１の主面に平行かつ隣接する面に沿った、第１の実施形態の修正例に従ったＪＢＳダイオードの水平方向の断面図である。 半導体ウェハの第１の主面に平行かつ隣接する面に沿った、別の比較例の別の本発明ではない修正例に従ったＪＢＳダイオードの水平方向の断面図である。 半導体ウェハの第１の主面に平行かつ隣接する面に沿った、第１の実施形態の別の修正例に従ったＪＢＳダイオードの水平方向の断面図である。 半導体ウェハの第１の主面に平行かつ隣接する面に沿った、別の比較例の別の本発明でない修正例に従ったＪＢＳダイオードの水平方向の断面図である。 半導体ウェハの第１の主面に平行かつ隣接する面に沿った、第１の実施形態の別の修正例に従ったＪＢＳダイオードの水平方向の断面図である。 半導体ウェハの第１の主面に平行かつ隣接する面に沿った、第１の実施形態の別の修正例に従ったＪＢＳダイオードの水平方向の断面図である。 半導体ウェハの第１の主面に平行かつ隣接する面に沿った、別の比較例に従ったＪＢＳダイオードの水平方向の部分断面図である。 半導体ウェハの第１の主面に平行かつ隣接する面に沿った、第１の実施形態の別の修正例に従ったＪＢＳダイオードの水平方向の部分断面図である。 別の実施形態に従った接合障壁ショットキー（ＪＢＳ）ダイオードの部分的な垂直方向の断面図である。
図面において使用される参照符号およびそれらの意味は、参照符号のリストにおいて要約されている。一般に、明細書の全体にわたって、同様の要素は同じ参照符号を有している。記載される実施形態は、例として意図されており、本発明の範囲を限定しない。
好ましい実施形態の詳細な説明
図２において、第１の実施形態に従った半導体パワー整流器１１０の部分的な垂直方向の断面図が示される。図２に示されるこの部分的な垂直方向の断面図は、図３における線ＡＡ′に沿っている。図３は、本発明の部分でない、すなわち、図６Ｂにおける線Ａ″Ａ′″に沿った比較例を示す。第１の実施形態に従った半導体パワー整流器１１０は、ＳｉＣ ＪＢＳダイオードであり、第１の主面５２および第２の主面５３を有するＳｉＣ半導体ウェハ６４を含む。第１の主面５２に平行な面上への正射影において、半導体ウェハ６４は、縁部終端領域ＴＲによって囲まれる活性領域ＡＲを有する。第２の主面５３から第１の主面５２への順に、半導体ウェハ６４は、ｎ＋型カソード層５４とｎ−型ドリフト層５５とを含む。デバイスの中心において、ｐ＋型パイロット領域６５（図６Ｂにおける領域７６５）が、第１の主面５２に隣接して形成され、ドリフト層５５との第１のｐｎ接合を形成する。さらに、複数のｐ＋型エミッタ領域５６が、第１の主面５２に隣接してドリフト層５５に形成され、それぞれドリフト層５５との第２のｐｎ接合を形成している。ｐ＋型遷移領域５７が、活性領域ＡＲにおいて、活性領域ＡＲと縁部終端領域ＴＲとの間の境界に沿って第１の主面５２に隣接して形成され、ドリフト層５５との第３のｐｎ接合を形成している。エミッタ領域は図６Ｂにおいて示されていない。エミッタ領域は、層７５６として図５または図７Ｂにおいて例示的に示されている。縁部終端領域ＴＲにおいて、ｐ型の接合終端拡張（ＪＴＥ）領域１８が第１の主面５２に隣接して形成されている。第１の主面５２上において、パッシベーション層５９が、縁部終端領域ＴＲにおいて形成され、第１の主面５２に平行な面上への正射影において遷移領域５７にオーバーラップする。活性エリアＡＲにおいて、第１の主面５２は金属電極層６１によってカバーされている。金属電極層６１は、ｎ−型ドリフト層５５とのショットキー接触を形成し、かつ、ｐ＋型エミッタ領域５６およびｐ＋型遷移領域５７とのオーミック接触を形成する。上部金属６２が金属電極層６１上に形成されている。金属電極層６１および上部金属６２は、パッシベーション層５９にオーバーラップし、パッシベーション層５９上へ延在している。第２の主面５３上において、アノード電極として裏面金属６３が形成されている。
パイロット領域６５、エミッタ領域５６および遷移領域のピークドーピング濃度はそれぞれ、１・１０１７ｃｍ−３と１・１０２０ｃｍ−３との間の範囲である。パイロット領域６５、エミッタ領域５６および遷移領域の深さはそれぞれ、０．３μｍと５μｍとの間の範囲である。パイロット領域６５、エミッタ領域５６および遷移領域はすべて、第１の主面５２に垂直な方向において、第１の主面５２からの同じ深さと、同じ正味のドーピング濃度プロファイルとを有し得る。特に、パイロット領域６５、エミッタ領域５６および遷移領域５７はすべて、同じピークドーピング濃度を有し得る。これにより、たとえば、１つの単一マスクのみを使用する注入によって、または代替的には、以前に成長したエピタキシャル層の選択エッチングによって、または、トレンチエッチおよび再充填プロセスによって、パイロット領域６５、ストライプ形状のエミッタ領域５６および遷移領域５７をすべて同時に生成することが可能になる。
水平方向の断面においてパイロット領域６５、エミッタ領域５６および遷移領域５７によって形成されるパターンが図３Ａから分かり得る。図３Ａは、第１の主面５２に平行かつ隣接する面に沿った、ＳｉＣ ＪＢＳダイオード１１０の水平方向の断面を示す。このパターンは、第１〜第３のｐｎ接合のパターンに対応する。図３Ａに示されるように、半導体ウェハ６４は正方形状を有しており、遷移領域５７は、パイロット領域６５および複数のストライプ形状のエミッタ領域５６とを囲むよう活性領域ＡＲと終端領域ＴＲとの間の境界に沿って形成される。明細書の全体にわたって、ストライプ形状の領域は、ある線に沿って延在する任意の長く狭い領域であり、当該線に沿った領域の長さは、その線に垂直な方向における当該領域の幅の少なくとも２倍である。各ストライプ形状のエミッタ領域５６は、第１の主面５２に平行に、２０μｍ未満の幅を有する。第１の主面５２に平行であり活性領域ＡＲの縁部に垂直である横方向における遷移領域５７の幅は、少なくとも２０μｍであり、例示的には少なくとも１００μｍであり、例示的には２００μｍ未満である。
パイロット領域６５は、正方形状のデバイスの第１の側６６に平行に延在する第１の主軸Ａ１と、正方形状のデバイスの第２の側６７に平行に延在する第２の主軸Ａ２とを有する十字形状を有する。当該十字形状は、互いに交差する２つの同一の長方形領域によって形成されている。各長方形領域は長さｄ２および幅ｄ１を有する。幅ｄ１は、２００μｍと２０００μｍとの間の範囲にあり得、さらに例示的には２００μｍと１０００μｍとの間の範囲にあり得る。幅ｄ２は、２００μｍと５ｍｍとの間の範囲にあり得、例示的には５００μｍと５ｍｍとの間の範囲にあり得、より例示的には１ｍｍと５ｍｍとの間の範囲にあり得る。パイロット領域は、中心点（たとえばエリアの重心）を通る第１の主面に平行な任意の横方向において、少なくとも２００μｍの幅を有し得る。
ストライプ形状のエミッタ領域５６は、パイロット領域６５から遷移領域５７に延在する直線のストライプとして形成される複数の第１のエミッタ領域５６Ａおよび５６Ｂを含む。これらの第１のエミッタ領域５６Ａおよび５６Ｂのうち、第１のエミッタ領域５６Ａはそれぞれ、正方形状のデバイスの側６７，６６のうちの１つに垂直な方向に延在する。これらの第１のエミッタ領域５６Ａおよび５６Ｂのうちの他方の第１のエミッタ領域５６Ｂはそれぞれ、側面６６または６７に対して４５°だけ傾斜した方向に延在する。ストライプ形状のエミッタ領域５６はさらに、直線のストライプ形状をさらに有するが第１のエミッタ領域５６Ａから遷移領域５７へ４５°の角度で分岐して延在する第２のエミッタ領域５６Ｃを含む。ストライプ形状のエミッタ領域５６は、規則的な距離にて互いに平行に配される複数のストライプ形状のエミッタ領域５６を各々が含むグループを含んでいる。
第１の主面に平行な面上への正射影において、すべてのショットキー接触領域によってカバーされる合計のショットキー接触エリアと、活性領域によってカバーされる活性エリアとの比は、３０〜９０％の範囲内であり得る。この範囲において、ショットキーダイオードのしきい値電圧と同様の低いしきい値電圧と、ｐ−ｉ−ｎダイオードと同様の良好なブロッキング特性とが、同時に達成され得る。
動作において、電流リークの増加により早すぎるブレークダウンに最終的に帰着し得る高電界から、逆バイアス条件下において第１〜第３のｐｎ接合から延在する空乏領域が、隣接するストライプ形状のｐ＋型エミッタ領域５６同士間のショットキー接触領域を保護し得るという事実により、ＳｉＣ ＪＢＳダイオード１１０が良好なブロッキング特性を有する。２つの隣接するストライプ形状のｐ＋型エミッタ領域５６の各対から延在している空乏層は、これらの２つの隣接するストライプ形状のｐ＋型エミッタ領域５６同士の間にショットキー接触を挟み込み得る。
図２および図３に示されるようなＪＢＳダイオードにおいて、ショットキー接触は、第１〜第３のｐｎ接合よりも低いしきい値電圧を有する。したがって、通常動作（公称電流以下の電流の流れ）の間、相対的に低い順バイアス下において、ショットキー接触を通る単極性の電流の流れによって電流導通が規定される。サージ電流の場合には、より高い電圧降下がデバイスにわたって進展することになり、第１〜第３のｐｎ接合がオン状態に切り替わり、バイポーラ電流がこれらの第１〜第３のｐｎ接合を通って流れ得る。正孔がｐｎ接合を通ってドリフト層に注入される場合、ｐｎ接合の電気抵抗はショットキー接合より低い。したがって、ｐｎ接合は、如何なるｐｎ接合もないＳｉＣショットキーダイオードよりも高いサージ電流の流れを可能にする。遷移領域５７に物理的および電気的にパイロット領域６５を接続する直線のエミッタ領域５６Ａ、５６Ｂおよび５６Ｃにより、第１および第３のｐｎ接合は、サージ電流の場合にほとんど同時に切り替えられ、局所化された電流の流れによる過剰な熱生成が防止され得る。特に、パイロット領域６５と遷移領域５７との間に連続的な直線の経路を提供する直線の第１のエミッタ領域５６Ａおよび５６Ｂは、エミッタ領域５６によって形成される連続的なｐ型領域を介してパイロット領域６５と遷移領域５７との間に特定的な良好な電気的および物理的な接続を提供し得る。第１の主面５２に平行な面における任意の横方向においてパイロット領域６５の幅がストライプ形状のエミッタ領域５６の幅および遷移領域５７の幅より相対的に大きなことにより、サージ電流の場合に、パイロット領域６５とドリフト層５５との間に形成される第１のｐｎ接合が最初にオンに切り替わる。しかしながら、ＪＢＳダイオード１１０においては、遷移領域５７とドリフト層５５との間に形成される第３のｐｎ接合が、サージ電流の場合に、第１のｐｎ接合がオンに切り替えられた後で非常に短い遅延のみで、オンに切り替えられる。
なお、ここで、電極層６１および上部金属６２を介するパイロット領域６５と遷移領域５７との間の電気的接続のみが、エミッタ領域５６によって形成される連続的なｐ型領域を介するパイロット領域６５と遷移領域５７との間の電気的および物理的接続と同じ効果を有するわけではない。本発明者は、ｐ型エミッタ領域５６によって形成される連続的な経路を介するパイロット領域６５と遷移領域５７との間の直接的な電気的な接続がなければ、第１のｐｎ接合のオンへの切り替わりと第３のｐｎ接合のオンへの切り替わりとの間に有意な遅延が存在することになるということを見い出した。
図３Ｂ〜図３Ｇにおいて、第１の比較例の第１〜第６の修正例が示される。図２および図３Ａにより説明された例と、当該例の第１〜第６の修正例との間の多くの類似性により、同じである特徴の説明は繰り返さず、上記の記載を参照する。特に、同じ参照符号を有する要素は、明細書の全体にわたって同じ特徴を有する。下記において、上記の例の特徴と異なる特徴のみが記載される。
第１の修正例は、十字形状のパイロット領域６５に類似しているが、第１の主面５２に平行な面上への正射影において、遷移領域５７に対して４５°の回転角だけ回転される十字形状のパイロット領域１６５を有する点で、図３Ａにおいて示される比較例と異なる。十字形状のパイロット領域１６５の寸法は、別の態様において、十字形状のパイロット領域６５の寸法と同じであり得る。第１の修正例は、第１の実施形態におけるストライプ形状のｐ＋型エミッタ領域５６に類似しているストライプ形状のｐ＋型エミッタ領域１５６Ａ，１５７Ｂ，１５６Ｃを含んでいる。しかしながら、パイロット領域１６５の異なる方位により、それらはわずかに異なる長さを有しており、平行なストライプ形状のｐ＋型エミッタ領域１５６Ａ，１５７Ｂ，１５６Ｃの各グループにおけるストライプ形状のｐ＋型エミッタ領域１５６Ａ，１５７Ｂ，１５６Ｃの数は、第１の例における平行なストライプ形状のｐ＋型エミッタ領域５６の各グループにおける数と異なる。
第１の例と同様に、ストライプ形状のｐ＋型エミッタ領域１５６Ａ，１５７Ｂ，１５６Ｃは、パイロット領域１６５から遷移領域５７へ延在する直線のストライプとして形成される複数の第１のエミッタ領域１５６Ａおよび１５６Ｂを含んでいる。これらの第１のエミッタ領域１５６Ａおよび１５６Ｂのうち、第１のエミッタ領域１５６Ａはそれぞれ、正方形状のデバイスの側６７，６６のうちの１つに垂直な方向に延在する。これらの第１のエミッタ領域１５６Ａおよび１５６Ｂのうちの他方の第１のエミッタ領域１５６Ｂはそれぞれ、側面６６または６７に対して４５°だけ傾斜した方向に延在する。ストライプ形状のエミッタ領域１５６Ａ，１５７Ｂ，１５６Ｃはさらに、直線のストライプ形状をさらに有するが第１のエミッタ領域１５６Ａから遷移領域５７へ４５°の角度で延在する第２のエミッタ領域１５６Ｃを含む。ストライプ形状のエミッタ領域１５６Ａ，１５７Ｂ，１５６Ｃは、規則的な距離で互いに平行に配される複数のストライプ形状のエミッタ領域１５６Ａ，１５７Ｂ，１５６Ｃを各々が含むグループに配される。
図３Ｃにおいて示されるような比較例の第２の修正例は、１つだけのパイロット領域６５の代わりに、５つの個々のパイロット領域２６５Ａ〜２６５Ｅが設けられる点で、図３Ａにおいて示される第１の例と異なる。５つの個々のパイロット領域２６５Ａ〜２６５Ｅは、複数の直線のストライプ形状のｐ＋型エミッタ領域２５６Ｄを介して互いに接続されており、第１の例における十字形状のパイロット領域６５の形状と同様の十字形状を形成している。各正方形状のパイロット領域２６５Ａ〜２６５Ｅは、中心点（たとえばエリアの重心）を通る第１の主面に平行な任意の横方向において、少なくとも２００μｍの幅を有し得る。
図３Ｄにおいて示されるような比較例の第３の修正例は、第１の主面５２に平行な面上への射影においてパイロット領域３６５が正方形状を有する点で、図３Ａにおいて示される第１の例と異なる。正方形状のパイロット領域３６５は、中心点（たとえばエリアの重心）を通る第１の主面に平行な任意の横方向において、少なくとも２００μｍの幅を有し得る。
図３Ｅにおいて示されるような比較例の第４の修正例は、１つのみのパイロット領域３６５の代わりに、４つの個々のパイロット領域４６５Ａ〜４６５Ｄが設けられる点で、図３Ｅにおいて示される第１の例の第３の修正例と異なる。４つの個々のパイロット領域４６５Ａ〜４６５Ｄは、複数の直線のストライプ形状のｐ＋型エミッタ領域４５６Ｄを介して互いに接続されており、第１の例の第３の修正例における正方形状のパイロット領域３６５の形状と同様の正方形を形成している。各正方形状のパイロット領域は、中心点（たとえばエリアの重心）を通る第１の主面に平行な任意の横方向において、少なくとも２００μｍの幅を有し得る。
図３Ｆにおいて示されるような比較例の第５の修正例は、パイロット領域５６５が、第１の主面５２に平行な面上への射影においてひし形形状を有する点において、図３Ａにおいて示される比較例と異なる。当該ひし形形状のパイロット領域５６５は、中心点（たとえばエリアの重心）を通る第１の主面に平行な任意の横方向において、少なくとも２００μｍの幅を有し得る。
図３Ｇにおいて示されるような比較例の第６の修正例は、パイロット領域６６５が、第１の主面５２に平行な面上への射影において長方形形状を有する点において、図３Ａにおいて示される比較例と異なる。長方形状のパイロット領域６６５は、中心点（たとえばエリアの重心）を通る第１の主面に平行な任意の横方向において、少なくとも２００μｍの幅を有し得る。
次に、ＪＢＳダイオード７１０の水平方向の断面を示す図４と、デバイスの第１の主面（アノード側）の近傍のＪＢＳダイオード７１０の断面の部分斜視図を示す図５とを参照して、第２の比較例に従ったＪＢＳダイオードを記載する。
第２の例に従ったＪＢＳダイオード７１０は、第１の例に従ったＪＢＳダイオード１１０に類似している。したがって、ＪＢＳダイオード１１０とは異なるＪＢＳダイオード７１０の特徴のみが下記に記載される。
第２の例に従ったＪＢＳダイオード７１０は、第１の実施形態におけるストライプ形状のエミッタ領域５６に対応するストライプ形状のｐ＋型エミッタ領域７５６のパターンが、互いに隣接する複数の同一の六角形の第１の単位セル７００を有するグリッドパターンを形成するよう配されるという点で、第１の例に従ったＪＢＳダイオード１１０と異なる。図４の左側において、グリッドパターンの拡大断面Ａが示される。断面Ａには、６つの隣接する第１の単位セル７００Ａ〜７００Ｆに囲まれた１つの完全な六角形の単位ユニット７００が含まれており、６つの隣接する第１の単位セル７００Ａ〜７００Ｆの部分のみが断面Ａにそれぞれ含まれている。各第１の単位ユニット７００において、ストライプ形状のエミッタ領域７５６は、第１の単位ユニット７００の縁部に沿って延在するリングを形成しており、２つの隣接する第１の単位セル（たとえば断面Ａにおける単位セル７００および７００Ａ）の各対は、ストライプ形状のエミッタ領域７５６を共有している。各第１の単位セルでは、ストライプ形状のエミッタ領域７５６によって形成されるリングは、第１の主面５２に平行な面上への正射影において、連続的なショットキー接触領域を囲んでいる。
第１の主面５２に平行な面上への正射影において、第１の例におけるパイロット領域６５と同様に、パイロット領域７６５が、ＪＢＳダイオード７１０のデバイスの中心に形成されている。パイロット領域７６５は、第１の主面５２に平行な面上への正射影におけるその形状においてのみパイロット領域６５と異なる。図４において分かり得るように、パイロット領域７６５は、第１の単位セル７００と同じ形状を有する複数の隣接する第２の単位セル７６６を含んでおり、第２の単位セル７６６は、第２の単位セル７６６の全エリアにわたって連続的に延在するエミッタ領域を有する。第１の例と同様に、パイロット領域７６５は、中心点（たとえばエリアの重心）を通る第１の主面に平行な任意の横方向において、少なくとも２００μｍの幅を有し得る。特に、パイロット領域７６５は、少なくとも１つの中央の第２の単位セル７６６を含んでおり、第２の単位セル７６６は、第１の主面５２に平行な面上への正射影において、中央の第２の単位セル７６６を囲む第２の単位セル７６６のグループによって如何なる第１の単位セル７００からも分離されている。
第２の例において、ストライプ形状のエミッタ領域７５６のグリッドパターンは、ストライプ形状のエミッタ領域７５６によって形成される連続的なｐ型領域を介して、パイロット領域７６５と遷移領域５７との間で電気的および物理的接続を提供する。特に、第１の実施形態に類似している第２の実施形態において、パイロット領域７６５から遷移領域５７へ延在する複数の連続的な経路が形成されている。
なお、ＪＢＳダイオード７１０を通る垂直方向の断面は、図２に示される断面と同様である。簡明さのためにその説明を繰り返すことは控える。
第２の例に従ったＪＢＳダイオード７１０は、第１の例に従ったＪＢＳ１１０と同様の利点を提供する。
図６Ａ〜図６Ｈにおいて、第２の例の第１〜第８の修正例が示される。図４および図５により説明された第２の例と、第２の例の第１〜第８の修正例との間の多くの類似性により、同じである特徴の説明は、繰り返さず、第２の例の上記の記載を参照する。下記において、上記の第２の例の特徴と異なる特徴のみが記載される。
図６Ａにおいて示されるような第２の例の第１の修正例に従ったＪＢＳダイオード８１０は、デバイスの中心に位置するパイロット領域７６５に加えて、中心に位置するパイロット領域７６５の近傍に４つの付加的なパイロット領域８６５Ａ〜８６５Ｄが設けられるという点においてのみ、図４および図５に示されるような第２の例に従ったＪＢＳダイオード７１０と異なる。付加的なパイロット領域８６５Ａは、中心に位置するパイロット領域７６５と同じ特徴を有しており、特に、同じ形状を有している。
図６Ｂにおいて示されるような本発明の第１の実施形態に従ったＪＢＳダイオード９１０は、デバイスの中心に位置するパイロット領域７６５に加えて、４つの付加的なパイロット領域８６５Ａ〜８６５Ｄの代わりに、中心に位置するパイロット領域７６５の近傍に、６つの付加的なパイロット領域９６５Ａ〜９６５Ｆが設けられる点と、互いに隣接するとともに中心パイロット領域７６５からそれぞれ付加的なパイロット領域９６５Ａ〜９６５Ｆのうちの１つを通って遷移領域５７へ延在する直線９００に沿って整列する付加的な第２の単位セル７６６を含む点とにおいてのみ、図６Ａにおいて示されるような第２の例の第１の修正例に従ったＪＢＳダイオード８１０と異なる。付加的なパイロット領域９６５Ａ〜９６５Ｆは、中心に位置するパイロット領域７６５と同じ特徴、特に、同じ形状を有している。その設計は、ＪＢＳダイオード９１０のサージ電流能力を改善するようパイロット領域と遷移領域との間の特定の有効な電気的接続を提供する。
図６Ｃにおいて示されるような第１の実施形態の修正例に従ったＪＢＳダイオード１０１０は、デバイスの中心に位置するパイロット領域１０６５がパイロット領域７６５より大きな幅を有している点と、中心に位置する単一のパイロット領域１０６５の近傍に付加的なパイロット領域が設けられていない点とにおいてのみ、図６Ｂにおいて示されるＪＢＳダイオード９１０と異なる。第２の修正例と同様に、それは付加的な第２の単位セル７６６を含んでおり、付加的な第２の単位セル７６６は、互いに隣接するとともに中心のパイロット領域１０６５から遷移領域５７へ延在する直線１０００に沿って整列する。そのような設計は、ＪＢＳダイオード１０１０のサージ電流能力を改善するよう、中心に位置する単一のパイロット領域１０６５と遷移領域５７との間の特定の有効な電気的接続を提供する。
図６Ｄにおいて示されるような第２の例の第４の修正例に従った本発明のＪＢＳダイオード１１１０は、パイロット領域１１６５がより多くの第２の単位セル７６６を含んでいる点と、付加的なパイロット領域１１６５Ａが複数の第２の単位セル７６６から構成されるリングの形態で提供される点とにおいてのみ、図４および図５に示されるような第２の例に従ったＪＢＳダイオード７１０と異なる。
図６Ｅにおいて示されるような第１の実施形態の修正例に従った本発明のＪＢＳダイオード１２１０は、隣接する第２の単位セル７６６の付加的な線１２０１が提供され、付加的な線１２０１がデバイスの中心から遷移領域５７へ半径方向に延在するが、線１０００とは対照的にパイロット領域１１６５に直接的に接続されないという点においてのみ、図６Ｃにおいて示されるような第２の実施形態の第３の修正例に従ったＪＢＳダイオード１０１０と異なる。
図６Ｆにおいて示されるような第２の例の第６の修正例に従ったＪＢＳダイオード１３１０は、中心に位置するそのパイロット領域１１６５が存在しない点においてのみ、図６Ｄにおいて示されるようなＪＢＳダイオード１１１０と異なる。
図６Ｇにおいて示されるような第１の実施形態の修正例に従った本発明のＪＢＳダイオード１４１０は、中心に位置するパイロット領域１１６５から遷移領域５７へ延在する隣接する第２の単位セル７６６のより多くの直線１０００を含んでいる点と、これらの線１０００のうちの１つに対して傾斜するとともにこれらの線１０００のうちの１つから分岐してそこから遷移領域５７へ延在している線１４０２を含んでいる点と、これらの線１４０２のうちの１つに対して傾斜するとともに分岐しそこから遷移領域５７へ延在する線１４０３を含んでいる点とにおいてのみ、図６Ｅにおいて示されるようなＪＢＳダイオード１２１０と異なる。
図６Ｈにおいて示されるような第１の実施形態の修正例に従ったＪＢＳダイオード１５１０は、たとえば第１の実施形態の第４または第６の修正例においてのように、第２の単位セル７６６のリング１１６５Ａをさらに含む点においてのみ、図６Ｃにおいて示されるようなＪＢＳダイオード１３１０と異なる。
本発明の別の実施形態において、電極層２１は、第１の主面に平行な面上への正射影において、電極トレンチ拡張部２１０を含んでおり、電極トレンチ拡張部２１０は、少なくとも１つのパイロット領域７６５；９６５Ａ〜９６５Ｆ；１０６５；１１６５Ａへ延在する。電極トレンチ拡張部２１０は、上記少なくとも１つのパイロット領域７６５；９６５Ａ〜９６５Ｆ；１０６５；１１６５Ａに囲まれる。電極トレンチ拡張部２１０は、（第１の主面に垂直な）横側と、（第２の主面に向かう）底部側とにおいて囲まれる。少なくとも１つの電極トレンチ拡張部２１０の深さは、上記少なくとも１つのパイロット領域７６５；９６５Ａ〜９６５Ｆ；１０６５；１１６５Ａの深さ未満である。すなわち、パイロット領域はドリフト層５５から電極トレンチ拡張部２１０を分離する。
本発明のデバイスは、１つ以上のそのような電極トレンチ拡張部２１０を含み得る。例示的には、少なくとも１つの電極トレンチ拡張部２１０の深さは、少なくとも１つのパイロット領域７６５；９６５Ａ〜９６５Ｆ；１０６５；１１６５Ａの深さの０．１〜０．８の間である。別の例示的な実施形態において、少なくとも１つの電極トレンチ拡張部２１０は、少なくとも０．８μｍのうちの少なくとも１つである幅を有する。別の例示的な実施形態において、少なくとも１つの電極トレンチ拡張部２１０は、上記少なくとも１つのパイロット領域７６５；９６５Ａ〜９６５Ｆ；１０６５；１１６５Ａの幅の最大０．８倍の幅を有する。電極トレンチ拡張部２１０の幅は、第１の主面に平行な面において電極トレンチ拡張部に入るように位置され得る円の最大直径であるものとする。別の例示的な実施形態において、電極トレンチ拡張部２１０は、少なくとも１つのパイロット領域に囲まれており、少なくとも１つのパイロット領域は、第１の主面において、少なくとも１つのパイロット領域の合計の幅の少なくとも０．１倍の幅を有する（当該幅は電極トレンチ拡張部の幅のように定義される）。すなわち、電極トレンチ拡張部は、第１の主面に平行な面において、ドリフト層５５からの距離がパイロット領域の幅の少なくとも０．１倍である。
そのような電極トレンチ拡張部２１０はさらに、ストライプ形状のエミッタ領域７５６のうちのいずれにおいても利用可能であり得る。電極トレンチ拡張部２１０または拡張部群は、少なくとも１つのストライプ形状のエミッタ領域７５６へ延在する。それは、少なくとも１つのストライプ形状のエミッタ領域７５６によって囲まれる。少なくとも１つの電極トレンチ拡張部２１０の深さは、上記少なくとも１つのストライプ形状のエミッタ領域７５６の深さ未満である。少なくとも１つの電極トレンチ拡張部２１０は、少なくとも０．６μｍと、上記少なくとも１つのストライプ形状のエミッタ領域７５６の幅の最大０．８倍とのうちの少なくとも１つである幅を有し得る。
第２の単位セル７６６を有する本発明のデバイスについて、そのような電極トレンチ拡張部２１０はさらにエミッタ領域内へ延在しているが、すべての電極トレンチ拡張部２１０は、第２の導電型の領域（パイロット領域、ストライプ形状のエミッタ領域、または、エミッタ領域）によってドリフト層５５から分離されている。
上記の記載では、本発明の特定の実施形態が記載された。しかしながら、上記の記載された実施形態の代替例および修正例が可能である。特に、上記の実施形態およびそれらの修正例において、ＪＢＳダイオードは、六角形の第１の単位セル７００および第２の単位セル７６６を有すると記載された。しかしながら、第１の単位セル７００および第２の単位セル７６６は、正方形状または三角形形状のような任意の他の形状も有してもよい。さらに、第１の単位セル７００は、図７Ｂにおいて示されるように、その中心において、付加的なエミッタ領域７７６，７７７を有し得る。さらに、本発明でない例に従うと、ストライプ形状のエミッタ領域７５６は、必ずしも単位セルの側７７９に沿って位置決めされなくてもよい。たとえば、図７Ａにおいて示されるように、ストライプ形状のｐ＋型エミッタ領域７７８は、六角形の単位セル７００′の側７７９の中間を通るようにそれぞれ延在し得る。
上述された実施形態において、半導体ウェハは長方形であると記載された。しかしながら、請求の範囲における半導体層に対応する半導体ウェハは、必ずしも長方形である必要はない。半導体ウェハは円形であり得る。
上記の実施形態は特定の導電型とともに説明された。上記の実施形態における半導体層および領域の導電型は、ｐ型として記載されたすべての層または領域がｎ型となり、ｎ型として記載されたすべての層または領域がｐ型となるように切り替えられてもよい。
上記の実施形態では、ＳｉＣウェハが使用される。しかしながら、半導体パワー整流器の半導体層は、特にＩＩＩ族窒化物のようなワイドバンドギャップ半導体材料を含む任意の他の適切な半導体材料で作製され得る。
なお「備える（comprising）」という用語は、他の要素またはステップを除外せず、また、不定冠詞「ある（ａまたはａｎ）」は複数を除外しない。異なる実施形態に関連して記載される要素は、組み合わせられ得る。
１０ ＳｉＣ ＪＢＳダイオード
１２ 第１の主面
１３ 第２の主面
１４ ｎ＋型カソード層
１５ ｎ−型ドリフト層
１６ ｐ＋型エミッタ層部分
１７ ｐ＋型遷移領域
１８ ｐ型接合終端拡張（ＪＴＥ）領域
１９ パッシベーション層
２１ 金属電極層
２１０ 電極トレンチ拡張部
２２ 上部金属
２３ 裏面金属
５２ 第１の主面
５３ 第２の主面
５４ ｎ＋型カソード層
５５ ｎ−型ドリフト層
５６ ｐ＋型エミッタ領域
５６Ａ 第１のエミッタ領域
５６Ｂ 第１のエミッタ領域
５６Ｃ 第２のエミッタ領域
５７ ｐ＋型遷移領域
５８ ｐ型接合終端拡張（ＪＴＥ）領域
５９ パッシベーション層
６１ 金属電極層
６２ 上部金属
６３ 裏面金属
６４ （ＳｉＣ）半導体ウェハ
６５ パイロット領域
６６ 第１の側
６７ 第２の側
１１０ 第１の実施形態に従った半導体パワー整流器
（ＳｉＣ ＪＢＳダイオード）
１５６Ａ ストライプ形状のｐ＋型の第１のエミッタ領域
１５６Ｂ ストライプ形状のｐ＋型の第１のエミッタ領域
１５６Ｃ ストライプ形状のｐ＋型の第２のエミッタ領域
１６５ パイロット領域
２１０ 電極トレンチ拡張部
２５６Ｄ ストライプ形状のｐ＋型のエミッタ領域
２６５Ａ パイロット領域
２６５Ｂ パイロット領域
２６５Ｃ パイロット領域
２６５Ｄ パイロット領域
２６５Ｅ パイロット領域
２６５Ｆ パイロット領域
３６５ パイロット領域
４６５Ａ パイロット領域
４６５Ｂ パイロット領域
４６５Ｃ パイロット領域
４６５Ｄ パイロット領域
５６５ パイロット領域
６６５ パイロット領域
７００ 第１の単位セル
７００′ 第１の単位セル
７００″ 第１の単位セル
７００Ａ 第１の単位セル
７００Ｂ 第１の単位セル
７００Ｃ 第１の単位セル
７００Ｄ 第１の単位セル
７００Ｅ 第１の単位セル
７００Ｆ 第１の単位セル
７１０ 第２の実施形態に従ったＪＢＳダイオード
７５６ ストライプ形状のｐ＋型のエミッタ領域
７６５ パイロット領域
７６６ 第２の単位セル
７７６ 付加的なエミッタ領域
７７７ 付加的なエミッタ領域
７７８ ストライプ形状のｐ＋型のエミッタ領域
７７９ 単位セルの側
８１０ 第２の実施形態の第１の修正例に従ったＪＢＳダイオード
８６５Ａ 付加的なパイロット領域
８６５Ｂ 付加的なパイロット領域
８６５Ｃ 付加的なパイロット領域
８６５Ｄ 付加的なパイロット領域
９００ 直線
９１０ 第２の実施形態の第２の修正例に従ったＪＢＳダイオード
９６５Ａ 付加的なパイロット領域
９６５Ｂ 付加的なパイロット領域
９６５Ｃ 付加的なパイロット領域
９６５Ｄ 付加的なパイロット領域
９６５Ｅ 付加的なパイロット領域
９６５Ｆ 付加的なパイロット領域
１０００ 直線
１０１０ 第２の実施形態の第３の修正例に従ったＪＢＳダイオード
１０６５ パイロット領域
１１１０ 第２の実施形態の第４の修正例に従ったＪＢＳダイオード
１１６５ パイロット領域
１１６５Ａ リング
１２０１ 線
１２１０ 第２の実施形態の第５の修正例に従ったＪＢＳダイオード
１３１０ 第２の実施形態の第６の修正例に従ったＪＢＳダイオード
１４０２ 線
１４０３ 線
１４１０ 第２の実施形態の第７の修正例に従ったＪＢＳダイオード
１５１０ 第２の実施形態の第８の修正例に従ったＪＢＳダイオード
Ａ１ 第１の主軸
Ａ２ 第２の主軸
ｄ１ 長さ
ｄ２ 幅
ＡＲ 活性領域
ＴＲ 縁部終端領域

Claims (15)

  1. パワー半導体整流器（１１０；９１０；１０１０；１２１０；１４１０；１５１０）であって、
    第１の主面（５２）と、前記第１の主面（５２）と反対の第２の主面（５３）とを有する半導体層（６４）を含み、前記半導体層（６４）は、
    第１の導電型を有するドリフト層（５５）と、
    第１の導電型と異なる第２の導電型を有する少なくとも１つのパイロット領域（７６５；９６５Ａ〜９６５Ｆ；１０６５；１１６５Ａ）とを含み、前記少なくとも１つのパイロット領域（７６５；９６５Ａ〜９６５Ｆ；１０６５；１１６５Ａ）は、前記第１の主面（５２）に隣接して形成されており、前記ドリフト層（５５）との第１のｐｎ接合を形成し、前記半導体層（６４）はさらに、
    前記第２の導電型を有する複数のストライプ形状のエミッタ領域（７５６）を含み、各エミッタ領域（７５６）は前記第１の主面（５２）に隣接して形成されており、前記ドリフト層（５５）との第２のｐｎ接合を形成し、前記半導体層（６４）はさらに、
    前記第２の導電型を有する遷移領域（５７）を含み、前記遷移領域（５７）は、前記第１の主面（５２）に隣接して形成されており、前記ドリフト層（５５）との第３のｐｎ接合を形成し、前記遷移領域（５７）は、前記第１の主面（５２）に平行な面上への正射影において、前記少なくとも１つのパイロット領域（７６５；９６５Ａ〜９６５Ｆ；１０６５；１１６５Ａ）と、前記複数のストライプ形状のエミッタ領域（７５６）とを囲んでおり、前記パワー半導体整流器（１１０；９１０；１０１０；１２１０；１４１０；１５１０）はさらに、
    前記ドリフト層（５５）とのショットキー接触を形成するとともに、前記少なくとも１つのパイロット領域（７６５；９６５Ａ〜９６５Ｆ；１０６５；１１６５Ａ）と、前記複数のストライプ形状のエミッタ領域（７５６）と、前記遷移領域（５７）とのオーミック接触を形成する電極層（６１）を含み、
    前記少なくとも１つのパイロット領域（７６５；９６５Ａ〜９６５Ｆ；１０６５；１１６５Ａ）は、前記複数のストライプ形状のエミッタ領域（７５６）によって前記遷移領域（５７）に接続され、
    前記ストライプ形状のエミッタ領域（７５６；７７８）はグリッドパターンを形成しており、
    前記グリッドパターンは、互いに隣接するとともに同一の形状を有する複数の第１の単位セル（７００；７００′）を含み、各第１の単位セル（７００；７００′）において、前記ストライプ形状のエミッタ層（７５６）は、前記第１の単位セル（７００；７００′）の縁部に沿って延在するリングを形成しており、２つの隣接する第１の単位セル（７００；７００′）がストライプ形状のエミッタ領域（７５６）を共有しており、前記第１の単位セル（７００；７００′）と同じ形状を有する複数の第２の単位セル（７６６）をさらに含み、前記第２の単位セル（７６６）は、前記第２の単位セル（７６６）の全エリアにわたって連続的に延在するエミッタ領域を有する、前記パワー半導体整流器（１１０；９１０；１０１０；１２１０；１４１０；１５１０）において、
    前記少なくとも１つのパイロット領域（７６５；９６５Ａ〜９６５Ｆ；１０６５；１１６５Ａ）は、前記第１の主面（５２）に平行な任意の横方向において、少なくとも２００μｍの幅を有しており、当該幅は前記パイロット領域（７６５；９６５Ａ〜９６５Ｆ；１０６５；１１６５Ａ）の中心点を通過する線に沿って測定されており、
    前記複数の第２の単位セル（７６６）のうちの少なくともいくつかは互いに隣接および近接し、かつ、前記少なくとも１つのパイロット領域（７６５；１０６５；１１６５Ａ）から前記遷移領域（５７）に延在する直線（９００；１０００）に沿って整列されていることを特徴とする、パワー半導体整流器（１１０；９１０；１０１０；１２１０；１４１０；１５１０）。
  2. 前記ストライプ形状のエミッタ領域（７５６）は、前記少なくとも１つのパイロット領域（７６５；９６５Ａ〜９６５Ｆ；１０６５；１１６５Ａ）から前記遷移領域（５７）まで延在する複数の連続的な経路を形成する、請求項１に記載のパワー半導体整流器。
  3. 前記第１の単位セル（７００；７００′）は、六角形、正方形または三角形の形状を有する、請求項１〜２のいずれか１項に記載のパワー半導体整流器。
  4. 前記少なくとも１つのパイロット領域（７６５；１０６５；１１６５Ａ）は、少なくとも２つの隣接する第２の単位セル（７６６）から形成される、請求項１〜３のいずれか１項に記載のパワー半導体整流器。
  5. 前記少なくとも１つのパイロット領域（７６５；１０６５；１１６５Ａ）は少なくとも１つの中央の第２の単位セル（７６６）を含み、前記中央の第２の単位セル（７６６）は、前記第１の主面（５２）に平行な前記面上への前記正射影において、前記中央の第２の単位セル（７６６）を囲む第２の単位セル（７６６）のグループによって如何なる第１の単位セル（７００；７００′）からも分離されている、請求項１〜４のいずれか１項に記載のパワー半導体整流器。
  6. 前記遷移領域（５７）は、前記第１の主面（５２）と平行な横方向において、少なくとも２０μｍの幅を有する、請求項１〜５のいずれか１項に記載のパワー半導体整流器。
  7. 前記遷移領域（５７）は、前記横方向において、少なくとも１００μｍの幅を有する、請求項１〜６のいずれか１項に記載のパワー半導体整流器。
  8. 前記少なくとも１つのパイロット領域（７６５；９６５Ａ〜９６５Ｆ；１０６５；１１６５Ａ）、前記ストライプ形状のエミッタ領域（７５６）、および、前記遷移領域（５７）はすべて、前記第１の主面（５２）に垂直な方向において、前記第１の主面（５２）からの同じ深さと、同じ正味のドーピング濃度プロファイルとを有する、請求項１〜７のいずれか１項に記載のパワー半導体整流器。
  9. 各ストライプ形状のエミッタ領域（７５６）は、前記第１の主面（５２）に平行に、２０μｍ未満の幅を有する、請求項１〜８のいずれか１項に記載のパワー半導体整流器。
  10. 前記第１の主面（５２）に平行な前記面上への前記正射影において、すべてのショットキー接触領域によってカバーされる合計のショットキー接触エリアと、活性領域（ＡＲ）によってカバーされる活性エリアとの比は、３０〜９０％の範囲内である、請求項１〜９のいずれか１項に記載のパワー半導体整流器。
  11. 前記第１の主面（５２）に平行な前記面上への前記正射影において、前記電極層（２１）は、少なくとも１つの電極トレンチ拡張部（２１０）を含んでおり、前記少なくとも１つの電極トレンチ拡張部は、少なくとも１つのパイロット領域（７６５；９６５Ａ〜９６５Ｆ；１０６５；１１６５Ａ）に延在し、前記少なくとも１つのパイロット領域（７６５；９６５Ａ〜９６５Ｆ；１０６５；１１６５Ａ）によって囲まれており、前記少なくとも１つの電極トレンチ拡張部の深さは、前記少なくとも１つのパイロット領域（７６５；９６５Ａ〜９６５Ｆ；１０６５；１１６５Ａ）の深さ未満である、請求項１〜１０のいずれか１項に記載のパワー半導体整流器。
  12. 前記少なくとも１つの電極トレンチ拡張部の深さは、前記少なくとも１つのパイロット領域（７６５；９６５Ａ〜９６５Ｆ；１０６５；１１６５Ａ）の深さの０．１〜０．８の間である、請求項１１に記載のパワー半導体整流器。
  13. 前記少なくとも１つの電極トレンチ拡張部は、少なくとも０．８μｍと、前記少なくとも１つのパイロット領域（７６５；９６５Ａ〜９６５Ｆ；１０６５；１１６５Ａ）の幅の最大０．８倍とのうちの少なくとも１つである幅を有する、請求項１１に記載のパワー半導体整流器。
  14. 前記第１の主面（５２）に平行な前記面上への前記正射影において、前記電極層（２１）は少なくとも１つの電極トレンチ拡張部を含んでおり、前記少なくとも１つの電極トレンチ拡張部は、少なくとも１つのストライプ形状のエミッタ領域（５６；５６Ａ〜５６Ｃ；１５６Ａ〜１５６Ｃ；７５６；７７８）に延在し、前記少なくとも１つのストライプ形状のエミッタ領域（７５６）に囲まれており、前記少なくとも１つの電極トレンチ拡張部の深さは、前記少なくとも１つのストライプ形状のエミッタ領域（７５６）の深さ未満である、請求項１１〜１３のいずれか１項に記載のパワー半導体整流器。
  15. 前記少なくとも１つの電極トレンチ拡張部は、少なくとも０．６μｍと、前記少なくとも１つのストライプ形状のエミッタ領域（７５６）の幅の最大０．８倍とのうちの少なくとも１つの幅を有する、請求項１４に記載のパワー半導体整流器。
JP2017567315A 2015-07-03 2016-07-04 向上したサージ電流能力を有する接合障壁ショットキーダイオード Active JP6371924B1 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP15175299 2015-07-03
EP15175299.5 2015-07-03
EP15188372.5 2015-10-05
EP15188372 2015-10-05
PCT/EP2016/065681 WO2017005684A1 (en) 2015-07-03 2016-07-04 Junction barrier schottky diode with enhanced surge current capability

Publications (2)

Publication Number Publication Date
JP6371924B1 true JP6371924B1 (ja) 2018-08-08
JP2018524815A JP2018524815A (ja) 2018-08-30

Family

ID=56413630

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017567315A Active JP6371924B1 (ja) 2015-07-03 2016-07-04 向上したサージ電流能力を有する接合障壁ショットキーダイオード

Country Status (5)

Country Link
US (1) US10164126B2 (ja)
EP (1) EP3146569B1 (ja)
JP (1) JP6371924B1 (ja)
CN (1) CN107924953B (ja)
WO (1) WO2017005684A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102038525B1 (ko) * 2018-09-27 2019-11-26 파워큐브세미(주) Esd 방지 구조를 가진 실리콘카바이드 쇼트키 정션 배리어 다이오드
CN110571282B (zh) * 2019-08-01 2023-04-28 山东天岳电子科技有限公司 一种肖特基二极管及其制造方法
CN110534583B (zh) * 2019-08-01 2023-03-28 山东天岳电子科技有限公司 一种肖特基二极管及其制备方法
CN110571281B (zh) * 2019-08-01 2023-04-28 山东天岳电子科技有限公司 一种混合PiN结肖特基二极管及制造方法
CN111682060B (zh) * 2020-04-20 2022-11-29 元山(济南)电子科技有限公司 多种元胞设计的复合PiN肖特基二极管
US20210328078A1 (en) * 2020-04-20 2021-10-21 AZ Power, Inc Merged PiN Schottky (MPS) Diode With Plasma Spreading Layer And Manufacturing Method Thereof
TWI804731B (zh) * 2020-05-26 2023-06-11 世界先進積體電路股份有限公司 半導體裝置
JP2022043997A (ja) * 2020-09-04 2022-03-16 エスティーマイクロエレクトロニクス エス．アール．エル． 信頼性を改善した電子装置の要素の製造方法、及び関連要素、電子装置、及び電子機器
CN114284344B (zh) * 2021-12-23 2023-04-28 电子科技大学 一种优化电流分布的碳化硅结势垒肖特基二极管
CN114284343B (zh) * 2021-12-23 2023-04-07 电子科技大学 一种适用于高温环境的碳化硅结势垒肖特基二极管
US11955567B2 (en) 2022-02-16 2024-04-09 Leap Semiconductor Corp. Wide-band gap semiconductor device and method of manufacturing the same
EP4243087A1 (en) * 2022-03-09 2023-09-13 Nexperia B.V. Semiconductor product and method for producing a semiconductor product
CN114664926A (zh) * 2022-03-30 2022-06-24 电子科技大学 一种功率半导体器件结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314098A (ja) * 2001-04-13 2002-10-25 Sanken Electric Co Ltd 半導体装置
DE10259373B4 (de) * 2002-12-18 2012-03-22 Infineon Technologies Ag Überstromfeste Schottkydiode mit niedrigem Sperrstrom
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
CN101783345A (zh) * 2010-03-04 2010-07-21 无锡新洁能功率半导体有限公司 一种沟槽型半导体整流器及其制造方法
US8716746B2 (en) * 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP5306392B2 (ja) * 2011-03-03 2013-10-02 株式会社東芝 半導体整流装置
JP5550589B2 (ja) 2011-03-23 2014-07-16 株式会社東芝 半導体装置
US9455326B2 (en) 2012-02-15 2016-09-27 Fuji Electric Co., Ltd. Wide bandgap semiconductor device

Also Published As

Publication number Publication date
CN107924953B (zh) 2019-09-27
EP3146569B1 (en) 2018-03-07
EP3146569A1 (en) 2017-03-29
US10164126B2 (en) 2018-12-25
JP2018524815A (ja) 2018-08-30
US20180212071A1 (en) 2018-07-26
CN107924953A (zh) 2018-04-17
WO2017005684A1 (en) 2017-01-12

Similar Documents

Publication Publication Date Title
JP6371924B1 (ja) 向上したサージ電流能力を有する接合障壁ショットキーダイオード
JP5172916B2 (ja) 半導体整流装置
KR101675626B1 (ko) 오버랩 도핑 영역을 갖는 쇼트키 다이오드를 포함하는 반도체 디바이스 및 그 제조 방법
JP5175872B2 (ja) 半導体整流装置
US9117739B2 (en) Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US9337189B2 (en) Semiconductor device
EP2541609B1 (en) Semiconductor device
JP5306392B2 (ja) 半導体整流装置
JP5774205B2 (ja) 半導体装置
US10396162B2 (en) Silicon carbide semiconductor device
JP2016502763A (ja) ショットキーダイオード及びショットキーダイオードの製造方法
JP6673439B2 (ja) 半導体装置
KR20160110198A (ko) 제어가능 온-상태 전압을 가진 전력 반도체 정류기
JP6602380B2 (ja) 双方向パワー半導体デバイス
TWI776173B (zh) 碳化矽半導體元件
JP2005167149A (ja) ショットキバリアを有する半導体装置
CN112216746B (zh) 碳化硅半导体器件
JP2018006646A (ja) ＳｉＣ半導体素子及びその製造方法
CN112216746A (zh) 碳化硅半导体器件

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20180613

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180713

R150 Certificate of patent or registration of utility model

Ref document number: 6371924

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350