CN111682060A - 多种元胞设计的复合PiN肖特基二极管 - Google Patents
多种元胞设计的复合PiN肖特基二极管 Download PDFInfo
- Publication number
- CN111682060A CN111682060A CN202010311245.1A CN202010311245A CN111682060A CN 111682060 A CN111682060 A CN 111682060A CN 202010311245 A CN202010311245 A CN 202010311245A CN 111682060 A CN111682060 A CN 111682060A
- Authority
- CN
- China
- Prior art keywords
- junction
- area
- region
- epitaxial layer
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 2
- 230000009467 reduction Effects 0.000 abstract description 2
- 208000033999 Device damage Diseases 0.000 abstract 1
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 26
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 6
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000013021 overheating Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及多种元胞设计的复合PiN肖特基二极管，包括：第二导电区域排布有多个元胞；第一元胞包括第一区域和第二区域，第二元胞包括第三区域，第三元胞包括第四区域，第四区域呈四边形，第一区域和/或第三区域与外延层间形成第一PN结，第二区域与外延层间形成第二PN结，第四区域与外延层间形成第三PN结；第三PN结的宽度大于第一PN结和第二PN结的宽度，用于使在浪涌大电流的条件下，第三PN结比第一PN结和所述第二PN结先开启。通过不同尺寸PN结的设计，可以在尽量保持或不影响肖特基二极管正常电流导通模式性能的情况下，更高效的利用器件有源区面积，使浪涌大电流均匀的分散在器件的表面，从而有效的降低因局部过热而造成的器件损坏，提高其稳定性。
Description
技术领域
本发明涉及功率二极管技术领域，特别涉及多种元胞设计的复合PiN肖特 基二极管。
背景技术
功率器件包括功率二极管和功率开关管，而功率二极管在电路应用中存在 两种工作模式：导通模式和阻断模式。对于导通工作模式，除了正常电流工况 以外，还存在偶发浪涌大电流的异常工况。在浪涌电流出现的异常工况下，二 极管可能发生瞬时能量过冲和芯片温度升高的现象，导致器件发生失效。
一般而言，电力电子器件在由电路故障或雷电引起的浪涌下将会承受大电 流应力。在浪涌冲击情况下，大电流乘以器件电压降将形成瞬时的能量过冲， 在相当短的时间内流入器件，导致器件结温迅速升高，可能引起器件的可靠性 降低，甚至发生性能退化和失效。
目前商业碳化硅二极管器件的抗浪涌电流能力普遍偏低，不能满足特殊应 用的需求，例如，在高压配电系统中的功率因数矫正器(PFC)的应用中，在电 路开通的瞬间和/或电路中断时可能发生浪涌大电流冲击。当浪涌冲击发生时， 二极管会耗散大量的功率和能量，如果器件结构设计不当，器件的抗浪涌电流 能力较差，器件可能由于过热而发生灾难性的故障。
发明内容
本发明提供了多种元胞设计的复合PiN肖特基二极管，旨在一定程度上解 决以下技术问题：二极管等电子器件无法承受浪涌大电流冲击，可靠性低。
一方面，本申请实施例提供了一种多种元胞设计的复合PiN肖特基二极管， 二极管包括：PN结，形成所述PN结的第一导电区域和第二导电区域，所述第 二导电区域位于所述第一导电区域的表面，所述第一导电区域包括外延层，所 述第二导电区域排布有多个元胞；其中，
所述多个元胞中的第一元胞包括第一区域和第二区域，所述第一区域环绕 所述第二区域设置，所述第一区域呈环状八边形，所述第二区域呈正多边形或 者圆形，且所述第一区域的中心与所述第二区域的中心相同；所述多个元胞中 的第二元胞包括第三区域，所述第三区域呈环状四边形；所述多个元胞中的第 三元胞包括第四区域，所述第四区域呈四边形；
所述第一区域和/或第三区域与所述外延层间形成第一PN结，所述第二区 域与所述外延层间形成第二PN结，所述第四区域与所述外延层间形成第三PN 结；
所述第三PN结的宽度大于所述第一PN结和所述第二PN结的宽度，以使 所述第三PN结在浪涌电流的条件下比所述第一PN结、所述第二PN结先开启。
在一个示例中，所述第二PN结的宽度大于所述第一PN结的宽度，以使所 述第二PN结在浪涌电流的条件下比所述第一PN结先开启。
在一个示例中，所述多个元胞中还包括第四元胞，所述第四元胞包括呈八 边形的第五区域；
所述第五区域与所述外延层间形成第四PN结，所述第四PN结的宽度大于 所述第三PN结的宽度，以使所述第四PN结在浪涌电流的条件下比所述第三PN 结先开启。
在一个示例中，还包括第五PN结，
所述第四区域和所述第五区域通过相邻边连接成一个多边形，该多边形与 所述外延层间形成所述第五PN结；
所述第五PN结的宽度大于所述第四PN结的宽度，以使所述第五PN结在 浪涌电流的条件下比所述第四PN结先开启。
在一个示例中，所述第一元胞和所述第二元胞环绕设置在所述第三元胞的 周围。
在一个示例中，两个相邻所述第三元胞之间设置有n个所述第一元胞和/ 或所述第二元胞,且n为0-1000000。
在一个示例中，所述第一元胞、所述第二元胞、所述第三元胞与所述第四 元胞的深度相同，所述深度是所述外延层表面形成所述第二导电区域的深度。
在一个示例中，还包括：衬底，其中，
所述衬底位于所述外延层背离所述第二导电区域一侧的表面；
所述衬底的掺杂浓度高于所述外延层的掺杂浓度。
在一个示例中，还包括：肖特基接触金属，其中，
所述肖特基接触金属覆盖于所述外延层的表面，且所述肖特基接触金属与 所述外延层间形成肖特基接触。
在一个示例中，还包括：欧姆接触金属和阴极电极，其中，
所述欧姆接触金属与所述第二导电区域间形成第一欧姆接触；
所述阴极电极设置于所述衬底背离所述外延层的一侧，且所述衬底与所述 阴极电极间形成第二欧姆接触。
本申请实施例提供的二极管器件,在浪涌大电流通过时，多重元胞中的PN 结将在电流超过不同阈值的情况下被逐级开启。通过这种设计，可以更高效的 利用有源区面积，使电流均匀的分散在器件的表面，从而有效的降低因局部过 热而造成的器件损坏，提高其稳定性。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分， 本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限 定。在附图中：
图1为本发明实施例的二极管的截面示意图；
图2为本发明实施例的第二导电区域的元胞排布示意图；
图3为沿图2中的AA'线的截面示意图；
图4为本发明实施例的第二导电区域的元胞排布示意图A；
图5为沿图4中的DD'线的截面示意图；
图6为本发明实施例的第二导电区域的元胞排布设计示意图B；
图7为沿图6中的EE'线的截面示意图；
图8为本发明实施例的第二导电区域的元胞排布设计示意图C；
图9为沿图8中的FF'线的截面示意图；
图10为本发明实施例的第二导电区域的元胞排布设计示意图D；
图11为本发明实施例的第二导电区域的元胞排布设计示意图E；
图12为本发明实施例的第二导电区域的元胞排布设计示意图F；
图13为沿图12中的GG'线的截面示意图；
图14为本发明实施例的第二导电区域的元胞排布设计示意图G；
图15为沿图14中的HH'线的截面示意图；
图16为本发明实施例的第二导电区域的元胞排布设计示意图H；
图17为本发明实施例的第二导电区域的元胞排布设计示意图I；
图18为本发明实施例的第二导电区域的元胞排布设计示意图J；
图19为本发明实施例的第二导电区域的元胞排布设计示意图K。
具体实施方式
为了更清楚的阐释本申请的整体构思，下面结合说明书附图以示例的方式 进行详细说明。
半导体的材料对半导体的性能起到决定性的作用，碳化硅半导体材料的禁 带宽度约为硅材料的三倍，并且具有更高的临界击穿电场强度、更高的导热系 数、更低的本征载流子浓度和更高的饱和漂移速度，这些使碳化硅成为高压、 高温、高功率器件的理想材料。基于碳化硅半导体材料的功率二极管，商业器 件存在两种技术路线，即结势垒肖特基二极管结构和复合PiN肖特基二极管结 构。
结势垒肖特基二极管在N-漂移层中交替布置窄P+区域，相比于纯肖特基 二极管具有更低的反向漏电流和更强的阻断特性。复合PiN肖特基二极管结构 是基于结势垒肖特基二极管的改进结构，不仅保留了窄P+区设计，还在有源区 区域增加了较宽的P+区的设计，这些宽的P+区域形成的PN结在器件受到浪涌 电流冲击的情况下会被开启，载流子注入到漂移层中，从而使得器件在浪涌大 电流冲击的情况下具有更低的电阻率和更高的电流导通能力。因此，与结势垒 肖特基二极管相比，复合PiN肖特基二极管具有更高的抗浪涌电流能力。
器件的抗浪涌电流能力是描述其在极端电流冲击情况下鲁棒性的关键指 标。具有卓越的抗浪涌电流能力的器件可以有效地耗散这些能量而不发生退化 或失效，从而为电力装备提供更高的安全裕度，提高电力装备的可靠性和寿命。
接下对器件的结构设计进行详细介绍。
图1为本发明二极管的截面示意图，如图1所示，多种元胞设计的复合PiN 肖特基二极管10的结构主要包括：含有杂质且具有第一导电类型的碳化硅衬 底12；碳化硅衬底上形成的第一导电类型的外延层13，外延层的掺杂浓度低 于衬底的掺杂浓度；与第一导电区域的导电类型不同的多个第二导电区域14， 形成于所述外延层的表面；第二导电类型区域14的上方形成第一欧姆接触18； 肖特基接触金属19位于整个外延层13的顶部，从而形成肖特基结16；衬底 12的背面与阴极电级11间形成第二欧姆接触17。
在本发明实施例中，多种元胞设计的复合PiN肖特基二极管结构中的第一 导电区域为N型区域，第二导电区域为P+区域，P+区域与N型区域形成的PN 结15可以在大电流情况下开启，形成PN结15与肖特基结16并联的工作模式， 从而为器件提供更高的抗浪涌电流能力。因此，P+的形状、尺寸和排列在很大 程度上影响着多种元胞设计的复合PiN肖特基二极管在浪涌电流工作情况下的 电学特性。
可以理解的是，在本发明其它的一些实施例中，多种元胞设计的复合PiN肖特 基二极管结构中的第一导电区域也可以为P+区域，第二导电区域也可以为N 型区域，本申请对此不作特别的限制。
合理的设计第二导电区域的区宽度和间距等结构参数，可以降低PN结的 开启电压，本申请实施例中的开启电压是指PN结开启时所对应的二极管阳极 与阴极之间的电压降，降低浪涌电流情况下的功率损耗和器件结温的升高，从 而提高器件的抗浪涌电流能力。第二导电区域的结构设计不仅影响器件的抗浪 涌电流能力，还会影响器件在正常电流工作情况下的导通压降，从而改变器件 的导通性能。这是因为，在正常电流(电流小于厂家给出的数据手册上标定的 最大稳态工作电流)工作情况下，因为肖特基势垒高度远低于PN结内建电势， 只有肖特基结被开启。如果第二导电区域面积较大，占用过多有源区面积，相应的肖特基结面积将减小，从而使得器件在正常电流导通模式下的导通压降升 高，降低器件的导通性能。另一方面，当器件受到异常的浪涌电流冲击时，更 宽的第二导电区域结构设计使PN结更容易被开启，一旦PN结开始导通电流， 载流子注入到漂移层中，降低器件的电阻和导通压降，从而增强器件的抗浪涌 电流能力。可以看出，复合PiN肖特基二极管在正常电流导通性能和抗浪涌电 流能力之间存在着折中与权衡的矛盾关系。
图2是本发明实施例的第二导电区域的元胞排布示意图，如图2所示，在 正常工作电流下，此种圆形元胞有源区中用于导通电流的面积占比较小。
为了提高有源区的占比，本发明实施例提供了一种新的元胞设计，图4为 本发明实施例的第二导电区域的元胞排布示意图A。
如图4所示，本发明实施例提供了两种结构的元胞，即呈环状八边形的第 一元胞和呈四边形的第二元胞，其中，第一元胞包括第一区域和第二区域，第 一区域环绕所述第二区域设置，相邻的第二区域通过边连接在一起，所述第一 区域呈环状八边形，所述第二区域呈任意形状，可以是圆形，也可以是正多边 形，比如四边形或八边形；第二元胞包括第三区域，所述第三区域是环状四边 形，相邻的所述第一区域和第三区域互相接在一起。
经过计算，图2和图4的元胞设计在密铺相同大小有源区面积时，肖特基 二极管有源区占比分别为50.49％和52.98％。通过本发明实施例的这种元胞设 计，能够增加肖特基二极管正向导通时的有效面积。
进一步的，图3为本发明实施例的沿图2中的AA'线的截面示意图，图3 中，14表示第二导电区域，P1和P2分别表示其宽度，14A表示具有P1宽度的第 二导电区域，14B表示具有P2宽度的第二导电区域，20表示肖特基沟道区域,15A 表示具有P1宽度的PN结，15B表示具有P2宽度的PN结。在二极管正向导通电 流时，电流从二极管的阳极电极通过肖特基结流入漂移区，再通过衬底，并从 阴极电极流出。而在电流进入漂移区之前，首先要穿过第二导电区域之间所形 成的沟道区域。电流在穿过沟道区域时将在第二导电区域与第一导电区域的漂 移区之间形成的PN结上形成电势差，当该电势差超过PN结的内建电势时，PN 结将会被开启。
改变第二导电区域的宽度，将会影响触发PN结开启的导通电流阈值，PN 结开启时所对应的二极管阳极与阴极之间的电压降被称之为PN结的开启电压。 第二导电区域的宽度越宽，PN结的开启电压越低。如图3所示，虚线BB'、CC' 分别展示了宽度分别为P1和P2的P+区附近的电流路径。当BB'、CC'之间的电 势差达到P+区与漂移层形成的PN结的内建电势，这时候PN结便会被开启。BB'、 CC'的电势差等于沟道区域的电流乘以BB'、CC'段的电阻。从图3中可以明显 的看出，当P+区间距不变时，即沟道区域宽度不变时，电阻的大小主要受到P+区宽度的影响，当P+区宽度越大时，即P2大于P1，其电阻越大，即RCC'大于 RBB'。
图5为本发明实施例的沿图4中的DD'线的截面示意图，如图5所示，通 过本发明实施例的提供的新的元胞结构设计图，依然使得在第二导电区域内具 有P1和P2的宽度的第二导电区域。同时，通过本发明实施例的这种设计，能够 增加肖特基二极管正向导通时的有效面积。
因此,在图3或图5中，当电流增加到触发PN结15B开启的电流阈值I2时，CC'将先达到第二PN结的内建电势，宽度为P2的PN结被先开启。随着电 流继续增大，超出第一PN结开启的电流阈值I1时，BB'也达到第一个PN结15A 的内建电势，从而宽度为P1的PN结也被开启。
基于上述情形，图4所示的结构设计基础上，保持第二导电区域间距不变， 继续增加具有更宽宽度的第二导电类型区域的第三元胞。使得具有更宽宽度的 第三PN结具有较I2更小的开启电流阈值I3，从而在较低电压下便被开启，使 器件的抗浪涌电流能力增强。
图6为本发明实施例的第二导电区域的元胞排布示意图B，图6是在图4 的基础上增加了第三元胞，如图6所示，第二导电区域内还设置有第三元胞， 第三元胞包括第四区域，第四区域为四边形，相邻的第一区域、第三区域和第 四区域互相连接。如图6所示，第四区域为第三元胞的全部区域。
图7为沿图6中的EE'线的截面示意图，如图7所示，P3表示P+区域的宽 度，14B表示具有P2宽度的第二导电区域，15B表示具有P2宽度的PN结；14C 表示具有P3宽度的P+区域，15C表示具有P3宽度的PN结。通过图7和之前的 描述可以得到，P3宽度大于P2宽度大于P1宽度，通过在图4所示的元胞排布的 基础上，增加具有更宽的P3宽度的第三元胞，使得具有P3宽度的PN结具有较 I2更小的开启电流阈值I3，从而在较低电压下便被开启，使器件的抗浪涌电流 能力增强。
图8为本发明实施例的第二导电区域的元胞排布设计示意图C；图9为沿 图8中的FF'线的截面示意图；图8在图6的基础上，减少了第三元胞的排列 密度，此时，使得器件在发生浪涌大电流时，逐级开启PN结，以提高器件的 抗浪涌电流能力。
同样的,图10为本发明实施例的第二导电区域的元胞排布设计示意图D； 图11为本发明实施例的第二导电区域的元胞排布设计示意图E；如图10和11 所示，进一步减少了第三元胞的排列密度，换言之，两个最近的第三元胞之间 具有更多的第一元胞和/或第二元胞，并且本发明实施例不对两个最近的第三 元胞之间的第一元胞的数量、第二元胞的数量进行限制，可以是n个，n为 0-1000000。
在本发明的一些其他的实施例中，所述多个元胞中还包括第四元胞，所述 第四元胞包括呈八边形的第五区域；所述第五区域与所述外延层间形成第四PN 结，所述第四PN结的宽度大于所述第三PN结的宽度，以使所述第四PN结在 浪涌电流的条件下比所述第三PN结先开启。
具体而言，图12为本发明实施例的第二导电区域的元胞排布设计示意图F； 图12是在图4的基础上增加了第四元胞。如图12所示，第四元胞的第五区域 的周围设置有多个第一元胞和第二元胞。图13为沿图12中的GG'线的截面示 意图；其中，14D表示具有P4宽度的P+区域，15D表示具有P4宽度的PN结， 通过附图12和上述实施例可以得到，P4宽度大于P3宽度大于P2宽度大于P1宽 度，通过在图4所示的元胞排布的基础上，增加具有更宽的P4宽度的第四元胞， 使得具有P4宽度的PN结具有较I3更小的开启电流阈值I4，从而在较低电压下便被开启，使器件的抗浪涌电流能力增强。
在本发明的一些其他的实施例中，还包括第五PN结，所述第四区域和所 述第五区域通过相邻边连接成一个多边形，该多边形与所述外延层间形成所述 第五PN结；所述第五PN结的宽度大于所述第四PN结的宽度，以使所述第五 PN结在浪涌电流的条件下比所述第四PN结先开启。
具体而言，图14为本发明实施例的第二导电区域的元胞排布设计示意图G； 图14所示，第四元胞的第五区域的周围不仅设置有第一元胞和第二元胞，还 设置有一定数量的第三元胞。图15为沿图14中的HH'线的截面示意图；其中， 14E表示具有P5宽度的P+区域，15E表示具有P5宽度的PN结，由图9、图13 和图15可以看出，P5宽度大于P4宽度大于P3宽度大于P2宽度大于P1宽度。
图15是在图8的基础上，增加具有更宽的P4宽度的第四元胞，同时，具 有P4宽度的第四元胞和具有P3宽度的第三元胞相连形成了具有P5宽度的第五PN结，使得具有P5宽度的PN结具有较I4更小的开启电流阈值I5，从而在较低 电压下便被开启，使器件的抗浪涌电流能力增强
图16为本发明实施例的第二导电区域的元胞排布设计示意图H；图17为 本发明实施例的第二导电区域的元胞排布设计示意图I；图18为本发明实施例 的第二导电区域的元胞排布设计示意图J；图16-18在图14的基础上，调整了 第三元胞和第四元胞的排列密度和方式。
图19为本发明实施例的第二导电区域的元胞排布设计示意图K。图19是 在图6的基础上增加了第四元胞，并进一步调整了第四区域和第五区域的连接 方式，即一个第五区域被多个第四区域围绕设置，以增加具有更宽宽度的PN 结。
可以理解的是,本申请实施例中附图所示的第一元胞、第二元胞、第三元 胞和第四元胞的排布示意图，仅仅是示例性的优选技术方案，不应成为本发明 实施例的限制，本发明实施例采用了按照一定规律的排布方式，实现第一元胞、 第二元胞、第三元胞和第四元胞的排列，也可以采用其他的没有规律、完全乱 序的排布形式，在此不做赘述。
本发明实施例本说明书中的各个实施例均采用递进的方式描述，各个实施 例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施 例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例， 所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人 员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的 任何修改、等同替换、改进等，均应包含在申请中。
Claims (10)
1.一种多种元胞设计的复合PiN肖特基二极管，其特征在于，包括：PN结，形成所述PN结的第一导电区域和第二导电区域，所述第二导电区域位于所述第一导电区域的表面，所述第一导电区域包括外延层，所述第二导电区域排布有多个元胞；其中，
所述多个元胞中的第一元胞包括第一区域和第二区域，所述第一区域环绕所述第二区域设置，所述第一区域呈环状八边形，所述第二区域呈正多边形或者圆形，且所述第一区域的中心与所述第二区域的中心相同；所述多个元胞中的第二元胞包括第三区域，所述第三区域呈环状四边形；所述多个元胞中的第三元胞包括第四区域，所述第四区域呈四边形；
所述第一区域和/或第三区域与所述外延层间形成第一PN结，所述第二区域与所述外延层间形成第二PN结，所述第四区域与所述外延层间形成第三PN结；
所述第三PN结的宽度大于所述第一PN结和所述第二PN结的宽度，以使所述第三PN结在浪涌电流的条件下比所述第一PN结、所述第二PN结先开启。
2.根据权利要求1所述的二极管，其特征在于，所述第二PN结的宽度大于所述第一PN结的宽度，以使所述第二PN结在浪涌电流的条件下比所述第一PN结先开启。
3.根据权利要求1所述的二极管，其特征在于，所述多个元胞中还包括第四元胞，所述第四元胞包括呈八边形的第五区域；
所述第五区域与所述外延层间形成第四PN结，所述第四PN结的宽度大于所述第三PN结的宽度，以使所述第四PN结在浪涌电流的条件下比所述第三PN结先开启。
4.根据权利要求3所述的方法，其特征在于，还包括第五PN结，
所述第四区域和所述第五区域通过相邻边连接成一个多边形，该多边形与所述外延层间形成所述第五PN结；
所述第五PN结的宽度大于所述第四PN结的宽度，以使所述第五PN结在浪涌电流的条件下比所述第四PN结先开启。
5.根据权利要求1所述的二极管，其特征在于，所述第一元胞和所述第二元胞环绕设置在所述第三元胞的周围。
6.根据权利要求1所述的二极管，其特征在于，两个相邻所述第三元胞之间设置有n个所述第一元胞和/或所述第二元胞,且n为0-1000000。
7.根据权利要求3所述的二极管，其特征在于，所述第一元胞、所述第二元胞、所述第三元胞与所述第四元胞的深度相同，所述深度是所述外延层表面形成所述第二导电区域的深度。
8.根据权利要求1所述的二极管，其特征在于，还包括：衬底，其中，
所述衬底位于所述外延层背离所述第二导电区域一侧的表面；
所述衬底的掺杂浓度高于所述外延层的掺杂浓度。
9.根据权利要求1所述的二极管，其特征在于，还包括：肖特基接触金属，其中，
所述肖特基接触金属覆盖于所述外延层的表面，且所述肖特基接触金属与所述外延层间形成肖特基接触。
10.根据权利要求8所述的二极管，其特征在于，还包括：欧姆接触金属和阴极电极，其中，
所述欧姆接触金属与所述第二导电区域间形成第一欧姆接触；
所述阴极电极设置于所述衬底背离所述外延层的一侧，且所述衬底与所述阴极电极间形成第二欧姆接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010311245.1A CN111682060B (zh) | 2020-04-20 | 2020-04-20 | 多种元胞设计的复合PiN肖特基二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010311245.1A CN111682060B (zh) | 2020-04-20 | 2020-04-20 | 多种元胞设计的复合PiN肖特基二极管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111682060A true CN111682060A (zh) | 2020-09-18 |
| CN111682060B CN111682060B (zh) | 2022-11-29 |
Family
ID=72451707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010311245.1A Active CN111682060B (zh) | 2020-04-20 | 2020-04-20 | 多种元胞设计的复合PiN肖特基二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111682060B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080029838A1 (en) * | 2006-08-01 | 2008-02-07 | Cree, Inc. | Semiconductor devices including Schottky diodes with controlled breakdown and methods of fabricating same |
| CN102084487A (zh) * | 2008-05-21 | 2011-06-01 | 克里公司 | 具有电流浪涌能力的结势垒肖特基二极管 |
| CN107924953A (zh) * | 2015-07-03 | 2018-04-17 | Abb瑞士股份有限公司 | 具有增强的浪涌电流能力的结势垒肖特基二极管 |
| CN110534583A (zh) * | 2019-08-01 | 2019-12-03 | 山东天岳电子科技有限公司 | 一种肖特基二极管及其制备方法 |
| CN210272376U (zh) * | 2019-09-12 | 2020-04-07 | 瑞能半导体科技股份有限公司 | 半导体器件 |
-
2020
- 2020-04-20 CN CN202010311245.1A patent/CN111682060B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080029838A1 (en) * | 2006-08-01 | 2008-02-07 | Cree, Inc. | Semiconductor devices including Schottky diodes with controlled breakdown and methods of fabricating same |
| CN102084487A (zh) * | 2008-05-21 | 2011-06-01 | 克里公司 | 具有电流浪涌能力的结势垒肖特基二极管 |
| CN107924953A (zh) * | 2015-07-03 | 2018-04-17 | Abb瑞士股份有限公司 | 具有增强的浪涌电流能力的结势垒肖特基二极管 |
| CN110534583A (zh) * | 2019-08-01 | 2019-12-03 | 山东天岳电子科技有限公司 | 一种肖特基二极管及其制备方法 |
| CN210272376U (zh) * | 2019-09-12 | 2020-04-07 | 瑞能半导体科技股份有限公司 | 半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111682060B (zh) | 2022-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3968912B2 (ja) | ダイオード | |
| US9508870B2 (en) | Diode | |
| US20130207157A1 (en) | Reverse-conducting power semiconductor device | |
| US11056582B2 (en) | Bidirectional phase controlled thyristor (BiPCT)—a new semiconductor device concept | |
| JP6047253B2 (ja) | 逆導通パワー半導体デバイス | |
| CN111640782B (zh) | 多种元胞设计的复合PiN肖特基二极管 | |
| JP6088586B2 (ja) | 逆導通パワー半導体デバイス | |
| JP2014003271A (ja) | 半導体装置 | |
| US20210036166A1 (en) | MERGED PiN SCHOTTKY (MPS) DIODE WITH MULTIPLE CELL DESIGN AND MANUFACTURING METHOD THEREOF | |
| CN110534583B (zh) | 一种肖特基二极管及其制备方法 | |
| CN111640783B (zh) | 多种元胞设计的复合PiN肖特基二极管 | |
| JP2009081381A (ja) | 半導体装置 | |
| CN111682060B (zh) | 多种元胞设计的复合PiN肖特基二极管 | |
| US20210328077A1 (en) | Merged PiN Schottky (MPS) Diode With Multiple Cell Designs And Manufacturing Method Thereof | |
| JP2001168351A (ja) | 半導体装置 | |
| US4646122A (en) | Semiconductor device with floating remote gate turn-off means | |
| JPH0677472A (ja) | サージ防護素子 | |
| US20210036165A1 (en) | MERGED PiN SCHOTTKY (MPS) DIODE WITH ENHANCED SURGE CURRENT CAPACITY | |
| CN111640781B (zh) | 带有等离子体扩散层的复合PiN肖特基二极管 | |
| US6603155B2 (en) | Overvoltage protection device | |
| JPH10326900A (ja) | 電力用ダイオード | |
| CN112599587A (zh) | 一种具有缓冲层结构的半导体器件 | |
| CN111640784B (zh) | 带有等离子体扩散层的复合PiN肖特基二极管 | |
| CN113972264B (zh) | 一种电流防护型半导体器件 | |
| CN115548101B (zh) | 一种碳化硅mosfet晶体管器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200909 Address after: 250118 Shandong province Huaiyin District of Ji'nan city in the middle Mile Lake Applicant after: JINAN XINGHUO TECHNOLOGY DEVELOPMENT Co.,Ltd. Address before: No. 19019, floor 19, building 1, No. 18, Danling street, Haidian District, Beijing 100080 Applicant before: Beijing Tianyue Jingcheng Electronic Technology Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220616 Address after: 250118 Meili Road, Huaiyin District, Jinan City, Shandong Province, 1929 Applicant after: Yuanshan (Jinan) Electronic Technology Co.,Ltd. Address before: 250118 the middle part of Mei Li Lake, Huaiyin District, Ji'nan, Shandong Applicant before: JINAN XINGHUO TECHNOLOGY DEVELOPMENT Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |