CN110534583A - 一种肖特基二极管及其制备方法 - Google Patents
一种肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN110534583A CN110534583A CN201910708545.0A CN201910708545A CN110534583A CN 110534583 A CN110534583 A CN 110534583A CN 201910708545 A CN201910708545 A CN 201910708545A CN 110534583 A CN110534583 A CN 110534583A
- Authority
- CN
- China
- Prior art keywords
- area
- epitaxial layer
- diode
- region
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 26
- 230000002441 reversible effect Effects 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 6
- 240000007594 Oryza sativa Species 0.000 claims 1
- 235000007164 Oryza sativa Nutrition 0.000 claims 1
- 239000004744 fabric Substances 0.000 claims 1
- 235000009566 rice Nutrition 0.000 claims 1
- 230000000875 corresponding effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 230000002596 correlated effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 206010037660 Pyrexia Diseases 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请公开了一种肖特基二极管及其制备方法，用以解决PN结设置不合理的问题。肖特基二极管包括衬底、外延层以及金属层。外延层形成于衬底上，为第一导电类型的区域；外延层背离衬底的一侧设有若干第二导电类型的区域，第二导电类型的区域与第一导电类型的区域之间形成PN结；其中，第二导电类型的区域包括若干第一区域和第二区域，第一区域沿外延层表面的宽度大于第二区域的宽度，每两个相邻的第一区域之间设有若干第二区域，第一区域按照第一预设间隔排布，第二区域按照第二预设间隔排布；金属层形成于外延层背离衬底的一侧，外延层的表面除第二导电类型的区域之外的区域，与金属层形成肖特基结。
Description
技术领域
本申请涉及电子技术领域，尤其涉及一种肖特基二极管及其制备方法。
背景技术
在电子电路中，二极管的应用范围较为广泛。在二极管处于导通状态时，可能存在正常电流工作情况，以及偶发浪涌电流的异常工作情况。在浪涌电流的异常工作情况下，二极管可能发生瞬时能量过冲和芯片温度升高的现象，从而导致二极管失效等情况。
目前，通过二极管中的P型半导体与N型半导体形成的PN结，使PN结在二极管受到浪涌电流冲击时开启，从而使二极管具有更低的电阻率与更高的电流导通能力，以起到对二极管的保护作用。
但是，在肖特基二极管中，不合理的PN结的设置会过分占用原有的肖特基结的面积，从而影响二极管正常电流工作情况下的导通压降，影响二极管的导通性能。
发明内容
本申请实施例提供一种肖特基二极管及其制备方法，用以提供一种PN结设置合理的肖特基二极管。
本申请实施例提供的一种肖特基二极管，包括衬底、外延层和金属层；
所述外延层形成于所述衬底上，且所述外延层为第一导电类型的区域；
所述外延层背离所述衬底的一侧设有若干第二导电类型的区域，所述第二导电类型的区域与所述第一导电类型的区域之间形成PN结；其中，所述第二导电类型区域包括若干第一区域和第二区域，所述第一区域沿所述外延层表面的宽度大于所述第二区域的宽度，每两个相邻的第一区域之间设有若干第二区域，所述第一区域按照第一预设间隔排布，所述第二区域按照第二预设间隔排布；
所述金属层形成于所述外延层背离所述衬底的一侧，所述外延层的表面除所述第二导电类型的区域之外的区域，与所述金属层形成肖特基结。
本申请实施例提供的一种肖特基二极管制备方法，包括：
形成衬底；
在所述衬底上形成第一导电类型的外延层；
在所述外延层背离所述衬底的一侧形成若干第二导电类型的区域，所述第二导电类型的区域与所述第一导电类型区域之间形成PN结；其中，所述第二导电类型区域包括若干第一区域和第二区域，所述第一区域沿所述外延层表面的宽度大于所述第二区域的宽度，每两个相邻的第一区域之间设有若干第二区域，所述第一区域按照第一预设间隔排布，所述第二区域按照第二预设间隔排布；
在所述外延层背离所述衬底的一侧形成肖特基接触金属。
本申请实施例提出的一种肖特基二极管及其制备方法能够带来以下有益效果：
1、通过合理设置第一区域的宽度以及第一预设间隔，能够在不过多占用肖特基结的面积的情况下，尽可能增加PN结的宽度，降低PN结的开启电压，降低浪涌电流情况下的功率损耗和二极管结温的升高，从而提高二极管的抗浪涌电流能力；同时，能够保持二极管的良好的正常电流工作情况下的导通性能。
2、通过合理设置第二区域的宽度以及第二预设间隔，能够减小二极管的反向漏电流大小，提升二极管的性能，优化二极管的结构，同时不影响二极管的正常导通压降，保持良好的正向导通性能。
3、通过将第一区域在外延层表面的形状设置为正六边形，使PN结的边界所形成的角度较大，而不易集中电场，从而能够避免增大二极管的反向漏电流。
4、通过将第一区域在外延层表面的形状设置为正六边形，将第二区域在外层表面的形状设置为围绕第一区域的环六边形，使第一区域与第二区域能够在合理的情况下，尽可能增大自身的面积，在外延层的表面实现密铺结构，从而增大二极管的抗浪涌电流能力。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本申请实施例提供的肖特基二极管的PN结开启电压与抗浪涌电流能力关系示意图；
图2为本申请实施例提供的一种肖特基二极管剖视图；
图3为本申请实施例提供的另一种肖特基二极管剖视图；
图4为本申请实施例提供的另一种肖特基二极管剖视图；
图5为本申请实施例提供的肖特基二极管的正常导通压降与PN结开启电压关系示意图；
图6为本申请实施例提供的肖特基二极管的第二区域的第二预设间隔与二极管的正常导通压降的关系示意图；
图7为二极管在反向阻断工作模式下的电流与电压关系示意图；
图8为本申请实施例提供的另一种肖特基二极管剖视图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在混合PN结肖特基二极管(下称“二极管”)中，正常电流工作情况下，由于肖特基势垒高度远低于PN结内建电势，因此，电流通过时只有肖特基结开启，二极管仅通过肖特基结进行电流导通。在浪涌电流的异常工作情况下，PN结开启，二极管可通过PN结与肖特基结共同进行电流导通，使二极管能够承受瞬时的大电流，而不会因为发热等原因影响二极管的性能，从而增强了二极管的抗浪涌电流能力。
在二极管中，PN结的尺寸(如，宽度、面积等)与其开启电压成负相关关系。而如图1所示，横坐标轴表示PN结开启电压，纵坐标轴表示二极管能够承受的瞬时大电流的大小，即二极管的抗浪涌电流能力。由图1可知，PN结的开启电压与二极管的抗浪涌电流能力成负相关关系。因此，PN结的尺寸与二极管的抗浪涌电流能力成正相关关系。为了增强二极管的抗浪涌电流能力，可尽可能的增大二极管中PN结的尺寸。
但是，由于PN结的尺寸的增加，会导致相应的肖特基结的面积的减小。由于在二极管的正常电流工作情况下，二极管仅通过肖特基结进行电流导通，因此，二极管的正常电流导通性能依赖于肖特基结的面积大小，若肖特基结的面积减小，则会导致二极管在正常电流工作情况下的导通压降升高，从而降低二极管的导通性能。
因此，为了保证二极管在正常电流工作情况下的导通性能，同时增强二极管的抗浪涌电流能力，二极管中PN结的尺寸需进行合理设置。
图2为本申请实施例提供的一种肖特基二极管剖视图。图3为本申请实施例提供的另一种肖特基二极管剖视图。
如图2所示，二极管10可包括衬底12、外延层13以及金属层19。
具体的，二极管10中可包括含有杂质且为第一导电类型的碳化硅衬底12；衬底12上形成有第一导电类型的外延层13；外延层13背离衬底12的一侧设有若干第二导电类型的区域14，第二导电类型的区域14与第一导电类型的外延层13之间形成PN结15；外延层13背离衬底12的一侧形成有金属层19，在外延层13背离衬底12一侧的表面，第二导电类型的区域14与金属层19之间形成第一欧姆接触18，外延层13的该表面除第一欧姆接触18之外的区域，与金属层19形成肖特基结16。
其中，第二导电类型的区域14包括若干第一区域141和第二区域142。第一区域141沿外延层13表面的宽度W大于第二区域142的宽度P。在本申请实施例中，二极管10中第一区域141在外延层13的表面形成的形状可为规则形状，包括正多边形、圆形等。因此，第一区域141的宽度通常指正多边形的内切圆的直径所表示的长度，或者圆形的直径所表示的长度。而第二区域142的宽度则表示，第二区域142沿两个相邻的第一区域141之间的连接方向上的长度。每两个相邻的第一区域141之间设有若干第二区域142，第一区域141按照第一预设间隔S排布，第二区域142按照第二预设间隔N排布。
如图3及图4所示，图3为二极管的横向剖视图，即在外延层13表面所形成的第一区域141、第二区域142以及肖特基结16的排布示意图，图4为二极管沿图3中AA’方向的剖视图。图3中的正六边形为第一区域141，围绕着正六边形的环六边形(即图中所示环形结构)为第二区域142。由此，图3中的第一区域141的宽度即正六边形内切圆的直径，第二区域142的宽度即沿两个相邻的正六边形的连接方向的，环形结构的宽度。
需要说明的是，图3中示出的第一区域141以及第二区域142的形状及布局方式等，仅为本申请实施例提出的一种示例，本申请对第一区域以及第二区域所采用的具体形状及布局方式等不做限定。
此外，由于外延层13的作用是承担二极管10的反向阻断电压，而二极管10的反向阻断电压与外延层13的掺杂浓度成负相关关系，因此，为了增加二极管10在反向阻断下的耐压，外延层13的掺杂浓度可较低，具体可为1x1014～1x1017cm-3。而衬底12对二极管10的反向阻断电压不产生影响，且衬底12会引入额外的电阻，因此，衬底12的掺杂浓度可较高，具体可为1x1017～1x1019cm-3。于是，外延层13的掺杂浓度可低于衬底12的掺杂浓度。
在本申请实施例中，第一预设间隔可基于第一区域141的宽度与肖特基结16的面积确定，第二预设间隔可基于二极管10的反向漏电流大小确定。
若二极管中存在不同尺寸的PN结，在二极管遭遇浪涌电流时，不同尺寸的PN结会按照尺寸从大到小的顺序依次开启。因此，在本申请实施例中，二极管10遭遇浪涌电流时，第一区域141会先开启。于是，第一区域141的宽度可决定二极管10的抗浪涌电流能力。
在本申请实施例中，为了保证二极管10在正常电流工作情况下的导通性能，同时增强二极管10的抗浪涌电流能力，在设置第一区域141时，可基于第一区域141的宽度以及肖特基结16的面积来确定第一预设间隔。其中，第一区域141的宽度可设置为2～21微米。
具体的，如图3、图4所示，本申请实施例以2A，1200V条件下，第一区域141在外延层表面形成的形状为正六边形的二极管为例进行说明。图5为二极管的正常导通压降以及PN结开启电压关系示意图。如图5所示，横坐标轴表示二极管的正常压降，纵坐标轴表示二极管中PN结的开启压降，图中的曲线表示二极管在第一区域具有相应的宽度W以及第一预设间隔S的情况下，经过实验所得的对应的二极管的正常压降以及PN结的开启压降(对应二极管的抗浪涌电流能力)。由图5可知，为了使二极管具有良好的导通能力，同时具有良好的抗浪涌电流能力，图中的“☆”符号所在的点对应的二极管的第一区域的宽度以及第一预设间隔，为二极管在正常的导通能力与抗浪涌电流能力之间权衡的最适宜的点。
因此，在本申请实施例中，在2A，1200V条件下，如图3所示，二极管10中的第一区域141在外延层13的表面形成正六边形的形状，并且均匀排布在外延层13中。在这种情况下，由图5可得，当第一区域141的宽度W(即，正六边形的内切圆的直径)为16微米，第一预设间隔S为16.5微米时，二极管10可以同时获得较低的正常导通压降以及较低的PN结开启压降(即较高的抗浪涌电流能力)。
需要说明的是，本申请实施例仅以2A，1200V条件下，二极管的第一区域在外延层的表面形成正六边形的形状为例进行说明，对于其他本申请实施例未提及的第一区域的形状以及布局方式等，可通过上述相同的方法确定出相应的第一区域的宽度以及第一预设间隔。
在本申请实施例中，通过综合考虑第一区域的宽度以及肖特基结的面积，来确定两个相邻的第一区域之间的第一预设间隔。这种排布方式能够在二极管的芯片的有限的面积的基础上，合理的设置第一区域的宽度，并根据确定出的第一预设间隔合理的排布第一区域的位置，使二极管能够同时获得良好的正常导通性能以及良好的抗浪涌电流能力，能够优化二极管的结构，提高二极管的工作性能。
具体的，图6为本申请实施例提供的二极管10的第二区域142的第二预设间隔与二极管的正常导通压降的关系示意图。如图6所示，横坐标轴表示二极管的正常导通压降，纵坐标轴表示二极管的导通电流，曲线表示具有不同的第二预设间隔的二极管对应的正常导通压降与导通电流。由图6可知，在第二区域的宽度不变的情况下，随着二极管的第二预设间隔的增大，二极管的正常导通压降减小，也就是二极管的正向导通性能提升。
但是，二极管的第二预设间隔还与二极管的反向漏电流有关。图7为本申请实施例提供的二极管在反向阻断工作模式下的电流与电压关系示意图。如图7所示，横坐标轴为二极管的反向压降，纵坐标轴为二极管的反向漏电流，N表示二极管的第二区域的第二预设间隔，图中曲线表示，在第二区域的宽度不变的情况下，不同第二预设间隔的二极管在相应的反向压降下的反向漏电流。由图7可知，当第二预设间隔从2微米增加到5微米时，二极管在1200V电压下的反向漏电流大小增加了两个数量级。也就是说，在第二区域的宽度不变的情况下，第二预设间隔的大小与二极管的反向漏电流的大小成正相关关系。随着第二预设间隔的增大，二极管的反向漏电流增大。
因此，在本申请实施例中，第二区域的宽度P可尽可能取较小的值，而第二区域之间的第二预设间隔N可基于二极管的反向漏电流大小确定。具体的，可针对二极管的不同应用需求，来确定对二极管的反向漏电流大小的需求，从而确定二极管的第二预设间隔。其中，第二区域的宽度可为0～3微米。
例如电路中不同的母线电压设计会对二极管提出不同的耐压等级需求，并且电路在关断模式下对功率损耗的限值决定了其对二极管的漏电流大小的要求。当二极管的漏电流大小要求在1uA以下时，第二区域的第二预设间隔可为3微米，当二极管的漏电流大小要求在10uA以下，第二区域的第二预设间隔可为4～5微米。
在本申请实施例中，通过减小第二区域的宽度，能够降低二极管中的芯片面积，降低二极管的成本。通过增大第二区域的第二预设间隔，可以降低二极管的正向导通压降，从而有利于提高二极管的正向导通性能。
在本申请实施例中，如图3所示，第二区域142可在外延层13的表面围绕第一区域141形成环形结构，并且，针对每个第一区域141，可存在若干第二区域142以该第一区域141为中心，按照中心向四周发散的方向依次排列，且每两个相邻的第一区域141之间的第二区域142可均匀排布。其中，每两个相邻的第一区域141之间的第二区域142可为条形结构，邻近的两个条形结构相互延长，可交于一点，从而形成围绕第一区域的环形结构的第二区域。
具体的，第一区域141的形状通常为规则形状，包括正多边形、圆形等。由于当二极管处于反向阻断状态时，在二极管中PN结的位置会建立电场，而电场存在曲率效应。也就是说，PN结的边界所形成的角度越小，电场越容易集中，电场强度增大，二极管的反向漏电流也会相应的增大。因此，为了避免增大二极管的反向漏电流，第一区域141在外延层13表面所形成的形状应尽量避免锐角。也就是说，当第一区域141为正n边形时，n>3。
其中，当第一区域141在外延层13表面形成的形状为正六边形时，由于正六边形的内角为120度，可以被360度整除，因此，若干第一区域141可在外延层13的表面实现密铺结构。这样的设计更加简单，且能够尽量增大第一区域在外延层表面的宽度以及面积，从而增强二极管的抗浪涌电流能力。
具体的，每两个相邻的第一区域之间的第二区域的数量可通过S＝P*X+N*(X+1)确定，其中，S为第一预设间隔，P为第二区域的宽度，N为第二预设间隔，X为两个相邻的第一区域之间的第二区域的数量。如图3所示，每两个相邻的第一区域之间可设有3个第二区域，如图8所示，每两个相邻的第一区域之间可设有2个第二区域。
具体的，第一导电类型的区域可为N型半导体，所述第二导电类型的区域可为P型半导体。
具体的，如图2所示，二极管10还包括阴极电极11，阴极电极11形成于衬底12背离外延层13的一侧；阴极电极11与衬底12之间形成第二欧姆接触17。
以上为本申请实施例提供的肖特基二极管，基于同样的发明思路，本申请实施例还提供了相应的肖特基二极管的制备方法，具体包括：
形成衬底。具体的，可使用N型碳化硅做衬底。
在衬底上形成第一导电类型的外延层。具体的，外延层可由N型碳化硅制成。其中，外延层的掺杂浓度低于衬底的掺杂浓度。
在外延层背离衬底的一侧形成若干第二导电类型的区域，第二导电类型的区域与第一导电类型的外延层之间形成PN结。其中，第二导电类型的区域包括若干第一区域和第二区域，第一区域沿外延层表面的宽度大于第二区域的宽度，每两个相邻的第一区域之间设有若干第二区域，第一区域按照第一预设间隔排布，第二区域按照第二预设间隔排布。
具体的，可在外延层上沉积掩模层，光刻并蚀刻掩模层形成图案转移。再进行离子注入，从而在外延层的表面的特定部位形成第二导电类型的区域。其中，第二导电类型的区域可以是P型杂质掺杂，掺杂杂质类型可以是铝或硼。
之后，可在第二导电类型的区域上方形成欧姆接触金属。具体的，可在保留有上一步工艺中的掩模层图案的外延层表面沉积金属，对金属进行退火，在金属与外延层表面直接接触的界面形成欧姆接触，最后用湿法腐蚀去掉掩模层和其上的多余金属。
S104：在外延层背离衬底的一侧形成肖特基接触金属。具体的，可在外延层的顶部沉积金属，再低温退火，在外延层的表面形成肖特基接触。
之后，可在衬底下沉积金属，对衬底下的金属进行退火，在金属与衬底表面之间形成欧姆接触。
需要说明的是，本制备方法中未详细描述的部分，如第一区域以及第二区域的宽度、排布方式等，可参照上文中的相关描述，本申请在此不再赘述。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。
Claims (10)
1.一种肖特基二极管，其特征在于，包括衬底、外延层和金属层；
所述外延层形成于所述衬底上，且所述外延层为第一导电类型的区域；
所述外延层背离所述衬底的一侧设有若干第二导电类型的区域，所述第二导电类型的区域与所述第一导电类型的区域之间形成PN结；其中，所述第二导电类型区域包括若干第一区域和第二区域，所述第一区域沿所述外延层表面的宽度大于所述第二区域的宽度，每两个相邻的第一区域之间设有若干第二区域，所述第一区域按照第一预设间隔排布，所述第二区域按照第二预设间隔排布；
所述金属层形成于所述外延层背离所述衬底的一侧，所述外延层的表面除所述第二导电类型的区域之外的区域，与所述金属层形成肖特基结。
2.根据权利要求1所述的方法，其特征在于，
所述第一预设间隔基于所述第一区域的宽度和所述肖特基结的面积确定，所述第二预设间隔基于所述二极管的反向漏电流大小确定。
3.根据权利要求1所述的方法，其特征在于，
所述第一区域在所述外延层的表面形成正多边形或者圆形，且若干第一区域均匀排布；
所述第二区域在所述外延层的表面围绕所述第一区域形成环形结构，且针对各第一区域，若干第二区域以该第一区域为中心依次排列，每两个相邻的第一区域之间的第二区域均匀排布。
4.根据权利要求2所述的方法，其特征在于，
每两个相邻的第一区域之间的第二区域的数量通过S＝P*X+N*(X+1)确定，其中，S为所述第一预设间隔，P为所述第二区域的宽度，N为所述第二预设间隔，X为两个相邻的第一区域之间的第二区域的数量。
5.根据权利要求1所述的方法，其特征在于，
所述第一区域的宽度为2～21微米，所述第二区域的宽度为0～3微米。
6.根据权利要求3所述的方法，其特征在于，
所述第一区域在所述外延层的表面形成正六边形，所述正六边形的内切圆直径为16微米，所述第一预设间隔为16.5微米。
7.根据权利要求1所述的方法，其特征在于，
所述第一导电类型的区域为N型半导体，所述第二导电类型的区域为P型半导体。
8.根据权利要求1所述的方法，其特征在于，
所述第二导电类型的区域与所述金属层之间形成欧姆接触。
9.根据权利要求1所述的方法，其特征在于，
所述二极管还包括阴极电极，所述阴极电极与所述衬底背离所述外延层的一侧连接；所述阴极电极与所述衬底之间形成欧姆接触。
10.一种肖特基二极管制备方法，其特征在于，包括：
形成衬底；
在所述衬底上形成第一导电类型的外延层；
在所述外延层背离所述衬底的一侧形成若干第二导电类型的区域，所述第二导电类型的区域与所述第一导电类型区域之间形成PN结；其中，所述第二导电类型区域包括若干第一区域和第二区域，所述第一区域沿所述外延层表面的宽度大于所述第二区域的宽度，每两个相邻的第一区域之间设有若干第二区域，所述第一区域按照第一预设间隔排布，所述第二区域按照第二预设间隔排布；
在所述外延层背离所述衬底的一侧形成肖特基接触金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910708545.0A CN110534583B (zh) | 2019-08-01 | 2019-08-01 | 一种肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910708545.0A CN110534583B (zh) | 2019-08-01 | 2019-08-01 | 一种肖特基二极管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110534583A true CN110534583A (zh) | 2019-12-03 |
| CN110534583B CN110534583B (zh) | 2023-03-28 |
Family
ID=68661203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910708545.0A Active CN110534583B (zh) | 2019-08-01 | 2019-08-01 | 一种肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110534583B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111640782A (zh) * | 2020-04-20 | 2020-09-08 | 北京天岳京成电子科技有限公司 | 多种元胞设计的复合PiN肖特基二极管 |
| CN111682060A (zh) * | 2020-04-20 | 2020-09-18 | 北京天岳京成电子科技有限公司 | 多种元胞设计的复合PiN肖特基二极管 |
| CN116779648A (zh) * | 2023-08-18 | 2023-09-19 | 深圳平创半导体有限公司 | 一种肖特基二极管版图结构及其制作方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0077004A2 (en) * | 1981-10-07 | 1983-04-20 | Hitachi, Ltd. | Semiconductor rectifier diode |
| CN102084487A (zh) * | 2008-05-21 | 2011-06-01 | 克里公司 | 具有电流浪涌能力的结势垒肖特基二极管 |
| US20110175106A1 (en) * | 2010-01-21 | 2011-07-21 | Kabushiki Kaisha Toshiba | Semiconductor rectifier |
| CN102354704A (zh) * | 2011-11-04 | 2012-02-15 | 丹东安顺微电子有限公司 | 具有高反向阻断性能肖特基二极管及其制造方法 |
| US20120223333A1 (en) * | 2011-03-03 | 2012-09-06 | Kabushiki Kaisha Toshiba | Semiconductor rectifier device |
| CN103443907A (zh) * | 2011-03-18 | 2013-12-11 | 克里公司 | 包括具有重叠掺杂区的肖特基二极管的半导体器件及其制造方法 |
| CN103515452A (zh) * | 2012-06-27 | 2014-01-15 | 飞兆半导体公司 | 功率整流器件和其制造方法及其相关半导体产品 |
| CN103782393A (zh) * | 2011-09-11 | 2014-05-07 | 科锐 | 肖特基二极管 |
| CN104011865A (zh) * | 2011-11-17 | 2014-08-27 | 阿沃吉有限公司 | 在GaN材料中制造浮置保护环的方法及系统 |
| CN106067415A (zh) * | 2015-04-24 | 2016-11-02 | 富士电机株式会社 | 碳化硅半导体装置的制造方法 |
| CN107579121A (zh) * | 2016-07-05 | 2018-01-12 | 现代自动车株式会社 | 肖特基势垒二极管及其制造方法 |
| CN107924953A (zh) * | 2015-07-03 | 2018-04-17 | Abb瑞士股份有限公司 | 具有增强的浪涌电流能力的结势垒肖特基二极管 |
-
2019
- 2019-08-01 CN CN201910708545.0A patent/CN110534583B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0077004A2 (en) * | 1981-10-07 | 1983-04-20 | Hitachi, Ltd. | Semiconductor rectifier diode |
| CN102084487A (zh) * | 2008-05-21 | 2011-06-01 | 克里公司 | 具有电流浪涌能力的结势垒肖特基二极管 |
| US20110175106A1 (en) * | 2010-01-21 | 2011-07-21 | Kabushiki Kaisha Toshiba | Semiconductor rectifier |
| US20120223333A1 (en) * | 2011-03-03 | 2012-09-06 | Kabushiki Kaisha Toshiba | Semiconductor rectifier device |
| CN103443907A (zh) * | 2011-03-18 | 2013-12-11 | 克里公司 | 包括具有重叠掺杂区的肖特基二极管的半导体器件及其制造方法 |
| CN103782393A (zh) * | 2011-09-11 | 2014-05-07 | 科锐 | 肖特基二极管 |
| CN102354704A (zh) * | 2011-11-04 | 2012-02-15 | 丹东安顺微电子有限公司 | 具有高反向阻断性能肖特基二极管及其制造方法 |
| CN104011865A (zh) * | 2011-11-17 | 2014-08-27 | 阿沃吉有限公司 | 在GaN材料中制造浮置保护环的方法及系统 |
| CN103515452A (zh) * | 2012-06-27 | 2014-01-15 | 飞兆半导体公司 | 功率整流器件和其制造方法及其相关半导体产品 |
| CN106067415A (zh) * | 2015-04-24 | 2016-11-02 | 富士电机株式会社 | 碳化硅半导体装置的制造方法 |
| CN107924953A (zh) * | 2015-07-03 | 2018-04-17 | Abb瑞士股份有限公司 | 具有增强的浪涌电流能力的结势垒肖特基二极管 |
| CN107579121A (zh) * | 2016-07-05 | 2018-01-12 | 现代自动车株式会社 | 肖特基势垒二极管及其制造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111640782A (zh) * | 2020-04-20 | 2020-09-08 | 北京天岳京成电子科技有限公司 | 多种元胞设计的复合PiN肖特基二极管 |
| CN111682060A (zh) * | 2020-04-20 | 2020-09-18 | 北京天岳京成电子科技有限公司 | 多种元胞设计的复合PiN肖特基二极管 |
| CN111640782B (zh) * | 2020-04-20 | 2022-07-12 | 元山(济南)电子科技有限公司 | 多种元胞设计的复合PiN肖特基二极管 |
| CN111682060B (zh) * | 2020-04-20 | 2022-11-29 | 元山(济南)电子科技有限公司 | 多种元胞设计的复合PiN肖特基二极管 |
| CN116779648A (zh) * | 2023-08-18 | 2023-09-19 | 深圳平创半导体有限公司 | 一种肖特基二极管版图结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110534583B (zh) | 2023-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101877352B (zh) | 反向导通半导体器件 | |
| EP2710635B1 (en) | Sic devices with high blocking voltage terminated by a negative bevel | |
| CN110534583A (zh) | 一种肖特基二极管及其制备方法 | |
| US20210305422A1 (en) | Sillicon carbide power mosfet with enhanced body diode | |
| CN110571282B (zh) | 一种肖特基二极管及其制造方法 | |
| US20210036166A1 (en) | MERGED PiN SCHOTTKY (MPS) DIODE WITH MULTIPLE CELL DESIGN AND MANUFACTURING METHOD THEREOF | |
| CN217306514U (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN112234095A (zh) | 含有增强元胞设计的功率mosfet器件 | |
| CN210956686U (zh) | 瞬变电压抑制二极管 | |
| CN105870078A (zh) | 一种有效增加pn结结面积的芯片结构及其制造方法 | |
| CN104425630A (zh) | 肖特基势垒二极管和用于制造肖特基势垒二极管的方法 | |
| CN203351612U (zh) | 肖特基二极管 | |
| US20210013309A1 (en) | Silicon carbide semiconductor device | |
| CN111653609A (zh) | 具有阶梯形结构的jbs两级管器件结构及其制造方法 | |
| CN202307905U (zh) | 具有高反向阻断性能肖特基二极管 | |
| CN111164759B (zh) | 具有高电流容量的馈线设计 | |
| CN217847964U (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN114400255A (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN114400256A (zh) | 一种集成结势垒肖特基的mosfet器件 | |
| CN114400258A (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN111640783B (zh) | 多种元胞设计的复合PiN肖特基二极管 | |
| US20210036167A1 (en) | MERGED PiN SCHOTTKY (MPS) DIODE WITH PLASMA SPREADING LAYER AND MANUFACTURING METHOD THEREOF | |
| CN112216746B (zh) | 碳化硅半导体器件 | |
| US20210036165A1 (en) | MERGED PiN SCHOTTKY (MPS) DIODE WITH ENHANCED SURGE CURRENT CAPACITY | |
| CN210325808U (zh) | 一种碳化硅二极管元胞结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230809 Address after: Huaiyin District of Ji'nan City, Shandong Province, 250118 US 1929 miles Patentee after: JINAN XINGHUO TECHNOLOGY DEVELOPMENT Co.,Ltd. Address before: 250118 Zou Zhuangnan, Meilihu Office, Huaiyin District, Jinan City, Shandong Province Patentee before: Shandong Tianyue Electronic Technology Co.,Ltd. |