CN210956686U - 瞬变电压抑制二极管 - Google Patents
瞬变电压抑制二极管 Download PDFInfo
- Publication number
- CN210956686U CN210956686U CN201922321643.7U CN201922321643U CN210956686U CN 210956686 U CN210956686 U CN 210956686U CN 201922321643 U CN201922321643 U CN 201922321643U CN 210956686 U CN210956686 U CN 210956686U
- Authority
- CN
- China
- Prior art keywords
- substrate
- transient voltage
- ion
- suppression diode
- voltage suppression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001052 transient effect Effects 0.000 title claims abstract description 48
- 230000001629 suppression Effects 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 99
- 239000002184 metal Substances 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 238000005468 ion implantation Methods 0.000 claims abstract description 3
- 230000002457 bidirectional effect Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 18
- 230000002349 favourable effect Effects 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000002360 preparation method Methods 0.000 abstract description 5
- 239000000463 material Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- QQMBHAVGDGCSGY-UHFFFAOYSA-N [Ti].[Ni].[Ag] Chemical compound [Ti].[Ni].[Ag] QQMBHAVGDGCSGY-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型实施例公开了一种瞬变电压抑制二极管。该瞬变电压抑制二极管包括：衬底，所述衬底的一侧包括第一离子掺杂区，所述第一离子掺杂区通过对所述衬底一侧的平面进行掺杂形成；所述第一离子掺杂区与所述衬底的接触面的面积大于所述第一离子掺杂区在所述衬底上的垂直投影的面积；第一金属电极，位于所述第一离子掺杂区远离所述衬底的一侧；第二金属电极，位于所述衬底远离所述第一离子掺杂区的一侧。与现有技术相比，本实用新型实施例在确保瞬变电压抑制二极管体积不变的基础上，增大了瞬变电压抑制二极管的浪涌能力，且可以采用简单的工艺步骤制作完成，从而有利于降低瞬变电压抑制二极管的制作成本。
Description
技术领域
本实用新型实施例涉及半导体技术领域，尤其涉及一种瞬变电压抑制二极管。
背景技术
瞬变电压抑制二极管(Transient Voltage Suppressor，TVS)又称作瞬态二极管或瞬态电压抑制二极管，是一种二极管形式的高效能保护器件，通常作为浪涌防护器件使用。TVS是一种电压嵌位型保护器件，当其两端的电压超过反向击穿电压时，TVS迅速由高阻态变为低阻态，将电压稳定在嵌位电压，从而保护了与其并联的其他电子器件。
在现有技术中，为了提升TVS的浪涌能力，通常需要增大TVS的体积，从而增大PN结的面积，提升TVS的浪涌能力。然而，这种提升浪涌能力的方法需要增大TVS的体积，不利于TVS的小型化，无法应用于具有高密度电子元器件的电路板上，限制了TVS的应用范围。
实用新型内容
本实用新型实施例提供一种瞬变电压抑制二极管，以在提升瞬变电压抑制二极管的浪涌能力的同时，确保TVS的小型化。
本实用新型实施例提供了一种瞬变电压抑制二极管，包括：
衬底，所述衬底的一侧包括第一离子掺杂区，所述第一离子掺杂区通过对所述衬底一侧的平面进行掺杂形成；所述第一离子掺杂区与所述衬底的接触面的面积大于所述第一离子掺杂区在所述衬底上的垂直投影的面积；
第一金属电极，位于所述第一离子掺杂区远离所述衬底的一侧；
第二金属电极，位于所述衬底远离所述第一离子掺杂区的一侧。
可选地，所述衬底靠近所述第一离子掺杂区的表面包括凹槽；所述第一离子掺杂区靠近所述衬底的一侧对应所述凹槽的位置包括凸起。
可选地，所述凸起的形状包括：凸条状、凸点状或者凸环状。
可选地，所述凸起的数量为多个。
可选地，位于所述凹槽内的所述第一离子掺杂区的浓度和所述凹槽外的所述第一离子掺杂区的浓度相等。
可选地，所述瞬变电压抑制二极管为单向瞬变电压抑制二极管；
所述衬底远离所述第一离子掺杂区的一侧还包括：第二离子掺杂区，所述第二离子掺杂区位于所述衬底和所述第二金属电极之间；且所述第二离子掺杂区掺杂的离子类型与所述第一离子掺杂区掺杂的离子类型不同。
可选地，所述瞬变电压抑制二极管为台面结构。
可选地，所述瞬变电压抑制二极管为平面结构。
可选地，所述瞬变电压抑制二极管为双向瞬变电压抑制二极管；
所述衬底远离所述第一离子掺杂区的一侧还包括：第三离子掺杂区，所述第三离子掺杂区位于所述衬底和所述第二金属电极之间；所述第三离子掺杂区掺杂的离子类型和所述第一离子掺杂区掺杂的离子类型相同。
可选地，所述瞬变电压抑制二极管为台面结构。
可选地，所述瞬变电压抑制二极管为平面结构。
可选地，所述衬底为N型衬底，所述第一离子掺杂区为P型掺杂区；或者，
所述衬底为P型衬底，所述第一离子掺杂区为N型掺杂区。
本实用新型实施例通过设置瞬变电压抑制二极管的第一离子掺杂区与衬底的接触面的面积大于第一离子掺杂区在衬底上的垂直投影的面积，在确保瞬变电压抑制二极管体积不变的基础上，增加了PN结的面积，从而增大了瞬变电压抑制二极管的浪涌能力。以及，本实用新型实施例提供的第一离子掺杂区在衬底一侧的平面采用掺杂工艺形成带非平面的第一离子掺杂区，与现有技术相比，没有增加过多的工艺步骤，因此，本实用新型实施例提供的瞬变电压抑制二极管可以采用简单的工艺流程制作完成。综上，本实用新型实施例在确保瞬变电压抑制二极管体积不变的基础上，增大了瞬变电压抑制二极管的浪涌能力，且可以采用简单的工艺步骤制作完成，从而有利于降低瞬变电压抑制二极管的制作成本。
附图说明
图1为本实用新型实施例提供的一种TVS的剖面结构示意图；
图2为本实用新型实施例提供的一种TVS的凹槽形状的平面结构示意图；
图3为本实用新型实施例提供的另一种TVS的凹槽形状的平面结构示意图；
图4为本实用新型实施例提供的又一种TVS的凹槽形状的平面结构示意图；
图5为本实用新型实施例提供的另一种TVS的剖面结构示意图；
图6为本实用新型实施例提供的又一种TVS的剖面结构示意图；
图7为本实用新型实施例提供的又一种TVS的剖面结构示意图。
具体实施方式
下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。
图1为本实用新型实施例提供的一种TVS的剖面结构示意图。参见图1，该TVS包括：衬底100、第一金属电极200和第二金属电极300。衬底100的一侧包括第一离子掺杂区400，第一离子掺杂区400通过对衬底100一侧的平面进行掺杂形成；第一离子掺杂区400与衬底100的接触面的面积大于第一离子掺杂区400在衬底100上的垂直投影的面积；第一金属电极200位于第一离子掺杂区400远离衬底100的一侧；第二金属电极300位于衬底100远离第一离子掺杂区400的一侧。
其中，衬底100例如可以是N型衬底或者P型衬底，第一离子掺杂区400的导电类型和衬底100的导电类型不同，以在衬底100和第一离子掺杂区400的交界面形成PN结。示例性地，衬底100为N型衬底，第一离子掺杂区400为P型掺杂区，又称为P阱层，N型衬底和P型掺杂区的交界面形成PN结；或者，衬底100为P型衬底，第一离子掺杂区400为N型掺杂区，又称为N阱层，P型衬底和N型掺杂区的交界面形成PN结。
第一离子掺杂区400与衬底100的接触面的面积大于第一离子掺杂区400在衬底100上的垂直投影的面积是指，第一离子掺杂区400与衬底100的接触面为非平面，例如，衬底100靠近第一离子掺杂区400的表面包括凹槽；第一离子掺杂区400靠近衬底100的一侧对应凹槽的位置包括凸起410。第一离子掺杂区400的凸起410和平面420，共同构成了第一离子掺杂区400。示例性地，在TVS的制造过程中，第一离子掺杂区400采用两道高温推阱工艺形成，在第一道高温推阱工艺中，对衬底100一侧的平面进行掺杂，在衬底100表面形成凹槽，即形成第一离子掺杂区400的凸起410；在第二道高温推阱工艺中，继续对衬底100进行掺杂，在衬底100表面形成第一离子掺杂区400的平面420。这两道高温推阱工艺可以在同一工艺设备中完成，从而有利于简化工艺步骤。
本实用新型实施例通过设置TVS的第一离子掺杂区400与衬底100的接触面的面积大于第一离子掺杂区400在衬底100上的垂直投影的面积，在确保TVS体积不变的基础上，增加了PN结的面积，从而增大了TVS的浪涌能力。以及，本实用新型实施例提供的第一离子掺杂区400在衬底100一侧的平面采用掺杂工艺形成带非平面的第一离子掺杂区400，与现有技术相比，没有增加过多的工艺步骤，因此，本实用新型实施例提供的TVS可以采用简单的工艺流程制作完成。综上，本实用新型实施例在确保TVS体积不变的基础上，增大了TVS的浪涌能力，且可以采用简单的工艺步骤制作完成，从而有利于降低TVS的制作成本。
需要说明的是，在图1中示例性地示出了凸起410的数量为多个，并非对本实用新型的限定，在其他实施例中，还可以根据需要设置凸起410的数量为1个或2个，在实际应用中可以根据需要进行设定。
在上述各实施例中，凸起410的形状有多种，即衬底100的凹槽的形状有多种，本实用新型不做限定，示例性地，如图2所示，凸起410的形状包括凸条状；或者，如图3所示，凸起410的形状包括凸点状；或者，如图4所示，凸起410的形状包括凸环状。
在上述各实施例的基础上，可选地，位于凹槽内的第一离子掺杂区400的浓度和凹槽外的第一离子掺杂区400的浓度相等，这样设置，可以使得PN各处的导电能力相同，当有浪涌电流时，PN结各处同时通过电流，进一步提升了TVS的浪涌能力。
继续参见图1，在上述各实施例的基础上，可选地，TVS为单向TVS。衬底100远离第一离子掺杂区400的一侧还包括第二离子掺杂区500，第二离子掺杂区500位于衬底100和第二金属电极300之间；且第二离子掺杂区500掺杂的离子类型与第一离子掺杂区400掺杂的离子类型不同。示例性地，衬底100为N型衬底，第一离子掺杂区400为P型掺杂区，第二离子掺杂区500为N+掺杂区。本实用新型实施例在衬底100和第二金属电极300之间设置重掺杂的第二离子掺杂区500，有利于第二金属电极300和衬底100的欧姆接触。
继续参见图1，在上述各实施例的基础上，可选地，TVS为台面结构。示例性地，台面结构的TVS还包括氧化层600，氧化层600位于第一金属电极200的两侧，氧化层600对PN结进行侧面保护，以承受较高的工作电压。可选地，第一金属电极200和第二金属电极300的材料包括镍(Ni)，氧化层600的材料包括玻璃。
需要说明的是，在上述各实施例中示例性地示出了TVS为台面结构，并非对本实用新型的限定，在其他实施例中，还可以设置TVS为平面结构。图5为本实用新型实施例提供的另一种TVS的剖面结构示意图。参见图5，可选地，TVS为平面结构。示例性地，平面结构的TVS还包括氧化层600，氧化层600位于第一金属电极200的两侧，呈平面状。可选地，第一金属电极200和第二金属电极300的材料包括钛-镍-银(TiNiAg)，氧化层600的材料包括氧化物(Oxide)。
需要说明的是，在上述各实施例中，示例性地示出了TVS为单向TVS，并非对本实用新型的限定，在其他实施例中，还可以设置TVS为双向TVS，下面就双向TVS的结构进行说明。
图6为本实用新型实施例提供的又一种TVS的剖面结构示意图。参见图6，在本实用新型的一种实施方式中，可选地，TVS为台面结构的双向TVS。衬底100远离第一离子掺杂区400的一侧还包括第三离子掺杂区700，第三离子掺杂区700位于衬底100和第二金属电极300之间；第三离子掺杂区700掺杂的离子类型和第一离子掺杂区400掺杂的离子类型相同。示例性地，衬底100为N型衬底，第一离子掺杂区400为P型掺杂区，第三离子掺杂区700为P型掺杂区，N型衬底和两侧的P型掺杂区的交界面形成两个PN结。与第一离子掺杂区400对应，第三离子掺杂区700与衬底100的接触面的面积大于第一离子掺杂区400在衬底100上的垂直投影的面积。与第一离子掺杂区400类似，衬底100靠近第三离子掺杂区700的表面包括凹槽；第三离子掺杂区700靠近衬底100的一侧对应凹槽的位置包括凸起710。第三离子掺杂区700的凸起710和平面720，共同构成了第三离子掺杂区700。因此，本实用新型实施例在确保双向TVS体积不变的基础上，增大了双向TVS的浪涌能力，且可以采用简单的工艺步骤制作完成，从而有利于降低双向TVS的制作成本。
继续参见图6，可选地，台面结构的TVS还包括氧化层600，氧化层600位于第一金属电极200的两侧，以及位于第二金属电极300的两侧，氧化层600对PN结进行侧面保护，以承受较高的工作电压。示例性地，第一金属电极200和第二金属电极300的材料包括镍(Ni)，氧化层600的材料包括玻璃。
图7为本实用新型实施例提供的又一种TVS的剖面结构示意图。参见图7，在本实用新型的一种实施方式中，可选地，TVS为平面结构的双向TVS。衬底100远离第一离子掺杂区400的一侧还包括第三离子掺杂区700，第三离子掺杂区700位于衬底100和第二金属电极300之间；第三离子掺杂区700掺杂的离子类型和第一离子掺杂区400掺杂的离子类型相同。示例性地，衬底100为N型衬底，第一离子掺杂区400为P型掺杂区，第三离子掺杂区700为P型掺杂区，N型衬底和两侧的P型掺杂区的交界面形成两个PN结。与第一离子掺杂区400对应，第三离子掺杂区700与衬底100的接触面的面积大于第一离子掺杂区400在衬底100上的垂直投影的面积。与第一离子掺杂区400对应，衬底100靠近第三离子掺杂区700的表面包括凹槽；第三离子掺杂区700靠近衬底100的一侧对应凹槽的位置包括凸起710。第三离子掺杂区700的凸起710和平面720，共同构成了第三离子掺杂区700。因此，本实用新型实施例在确保双向TVS体积不变的基础上，增大了双向TVS的浪涌能力，且可以采用简单的工艺步骤制作完成，从而有利于降低双向TVS的制作成本。
继续参见图7，可选地，平面结构的TVS还包括氧化层600，氧化层600位于第一金属电极200的两侧，以及位于第二金属电极300的两侧，氧化层呈平面。示例性地，第一金属电极200和第二金属电极300的材料包括钛-镍-银(TiNiAg)，氧化层600的材料包括氧化物(Oxide)。
注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。
Claims (12)
1.一种瞬变电压抑制二极管，其特征在于，包括：
衬底，所述衬底的一侧包括第一离子掺杂区，所述第一离子掺杂区通过对所述衬底一侧的平面进行掺杂形成；所述第一离子掺杂区与所述衬底的接触面的面积大于所述第一离子掺杂区在所述衬底上的垂直投影的面积；
第一金属电极，位于所述第一离子掺杂区远离所述衬底的一侧；
第二金属电极，位于所述衬底远离所述第一离子掺杂区的一侧。
2.根据权利要求1所述的瞬变电压抑制二极管，其特征在于，所述衬底靠近所述第一离子掺杂区的表面包括凹槽；所述第一离子掺杂区靠近所述衬底的一侧对应所述凹槽的位置包括凸起。
3.根据权利要求2所述的瞬变电压抑制二极管，其特征在于，所述凸起的形状包括：凸条状、凸点状或者凸环状。
4.根据权利要求2所述的瞬变电压抑制二极管，其特征在于，所述凸起的数量为多个。
5.根据权利要求2所述的瞬变电压抑制二极管，其特征在于，位于所述凹槽内的所述第一离子掺杂区的浓度和所述凹槽外的所述第一离子掺杂区的浓度相等。
6.根据权利要求1所述的瞬变电压抑制二极管，其特征在于，所述瞬变电压抑制二极管为单向瞬变电压抑制二极管；
所述衬底远离所述第一离子掺杂区的一侧还包括：第二离子掺杂区，所述第二离子掺杂区位于所述衬底和所述第二金属电极之间；且所述第二离子掺杂区掺杂的离子类型与所述第一离子掺杂区掺杂的离子类型不同。
7.根据权利要求6所述的瞬变电压抑制二极管，其特征在于，所述瞬变电压抑制二极管为台面结构。
8.根据权利要求6所述的瞬变电压抑制二极管，其特征在于，所述瞬变电压抑制二极管为平面结构。
9.根据权利要求1所述的瞬变电压抑制二极管，其特征在于，所述瞬变电压抑制二极管为双向瞬变电压抑制二极管；
所述衬底远离所述第一离子掺杂区的一侧还包括：第三离子掺杂区，所述第三离子掺杂区位于所述衬底和所述第二金属电极之间；所述第三离子掺杂区掺杂的离子类型和所述第一离子掺杂区掺杂的离子类型相同。
10.根据权利要求9所述的瞬变电压抑制二极管，其特征在于，所述瞬变电压抑制二极管为台面结构。
11.根据权利要求9所述的瞬变电压抑制二极管，其特征在于，所述瞬变电压抑制二极管为平面结构。
12.根据权利要求1所述的瞬变电压抑制二极管，其特征在于，所述衬底为N型衬底，所述第一离子掺杂区为P型掺杂区；或者，
所述衬底为P型衬底，所述第一离子掺杂区为N型掺杂区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922321643.7U CN210956686U (zh) | 2019-12-20 | 2019-12-20 | 瞬变电压抑制二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201922321643.7U CN210956686U (zh) | 2019-12-20 | 2019-12-20 | 瞬变电压抑制二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210956686U true CN210956686U (zh) | 2020-07-07 |
Family
ID=71383088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201922321643.7U Expired - Fee Related CN210956686U (zh) | 2019-12-20 | 2019-12-20 | 瞬变电压抑制二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210956686U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112242302A (zh) * | 2020-12-18 | 2021-01-19 | 浙江里阳半导体有限公司 | 瞬态抑制二极管及其制造方法 |
| CN113990925A (zh) * | 2021-10-26 | 2022-01-28 | 电子科技大学 | 一种提高耐压设计精度的暂态抑制二极管结构 |
| CN116013779A (zh) * | 2022-12-08 | 2023-04-25 | 江苏长晶科技股份有限公司 | 一种具有bptm结构的tvs器件及其制造方法 |
-
2019
- 2019-12-20 CN CN201922321643.7U patent/CN210956686U/zh not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112242302A (zh) * | 2020-12-18 | 2021-01-19 | 浙江里阳半导体有限公司 | 瞬态抑制二极管及其制造方法 |
| CN112242302B (zh) * | 2020-12-18 | 2021-03-30 | 浙江里阳半导体有限公司 | 瞬态抑制二极管及其制造方法 |
| CN113990925A (zh) * | 2021-10-26 | 2022-01-28 | 电子科技大学 | 一种提高耐压设计精度的暂态抑制二极管结构 |
| CN113990925B (zh) * | 2021-10-26 | 2023-11-24 | 电子科技大学 | 一种提高耐压设计精度的暂态抑制二极管结构 |
| CN116013779A (zh) * | 2022-12-08 | 2023-04-25 | 江苏长晶科技股份有限公司 | 一种具有bptm结构的tvs器件及其制造方法 |
| CN116013779B (zh) * | 2022-12-08 | 2024-01-30 | 江苏长晶科技股份有限公司 | 一种具有bptm结构的tvs器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN210956686U (zh) | 瞬变电压抑制二极管 | |
| CN102694011B (zh) | 半导体器件 | |
| CN106133889A (zh) | 半导体装置 | |
| CN202839623U (zh) | 半导体器件 | |
| WO2011101956A1 (ja) | Ｐｉｎダイオード | |
| KR200470298Y1 (ko) | 쇼트키 다이오드의 종단 영역 트렌치 구조 | |
| US9236500B2 (en) | Schottky barrier diode and method for manufacturing schottky barrier diode | |
| CN105870078A (zh) | 一种有效增加pn结结面积的芯片结构及其制造方法 | |
| CN203351612U (zh) | 肖特基二极管 | |
| CN110534583A (zh) | 一种肖特基二极管及其制备方法 | |
| CN210272376U (zh) | 半导体器件 | |
| CN109065541B (zh) | 一种双向瞬态电压抑制器及制备方法 | |
| CN107946374A (zh) | 一种带有表面杂质浓度调节区的肖特基整流器及制造方法 | |
| TW202103330A (zh) | 碳化矽半導體元件 | |
| CN103531620A (zh) | 一种基于n型注入层的igbt芯片及其制造方法 | |
| CN217847964U (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| WO2022178914A1 (zh) | 一种肖特基二极管及其制备方法 | |
| CN109326637B (zh) | 一种高压功率器件的阶梯结终端扩展结构 | |
| CN114400258A (zh) | 集成结势垒肖特基二极管的平面型功率mosfet器件 | |
| CN114400256A (zh) | 一种集成结势垒肖特基的mosfet器件 | |
| CN109346508B (zh) | 具有电流路径方向控制功能的半导体结构 | |
| JP5405029B2 (ja) | トライアック | |
| CN112216746A (zh) | 碳化硅半导体器件 | |
| CN111430468A (zh) | 双胞封装肖特基二极管芯片的双芯隔离结构及制造方法 | |
| JP4808044B2 (ja) | 半導体バルク抵抗素子および半導体バルク抵抗素子を有するモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20200707 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |