CN202839623U - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN202839623U
CN202839623U CN201220515731.6U CN201220515731U CN202839623U CN 202839623 U CN202839623 U CN 202839623U CN 201220515731 U CN201220515731 U CN 201220515731U CN 202839623 U CN202839623 U CN 202839623U
Authority
CN
China
Prior art keywords
guard ring
schottky diode
semiconductor device
semiconductor layer
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201220515731.6U
Other languages
English (en)
Inventor
约瑟夫·俄依恩扎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Monolithic Power Systems Co Ltd
Original Assignee
Chengdu Monolithic Power Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Monolithic Power Systems Co Ltd filed Critical Chengdu Monolithic Power Systems Co Ltd
Application granted granted Critical
Publication of CN202839623U publication Critical patent/CN202839623U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本实用新型公开了一种半导体器件，包括第一半导体层，形成于一半导体衬底之上，具有第二导电类型；阴极接触区，形成于第一半导体层上，为重掺杂，具有第一导电类型；保护环，形成于第一半导体层上，形成一肖特基窗口，具有第二导电类型，并与一保护环接触相连，其中保护环与所述第一半导体层的交界处为保护环界面；肖特基二极管金属接触，连接到第一半导体层，其与所述第一半导体层交界处为肖特基二极管界面，其中，肖特基二极管界面位于所述肖特基窗口内部，并与保护环隔开；以及电阻模块，耦接于肖特基二极管金属接触和保护环之间。此半导体器件在提升肖特基二极管正向电流的同时，不会牺牲低漏电流特性。

Description

半导体器件
技术领域
本实用新型涉及半导体器件领域，更具体地说，本实用新型涉及一种肖特基二极管。
背景技术
在集成电路领域中，肖特基二极管相比普通PN结二极管具有诸多优势，例如正向压降低，是多子器件，开关速度快等等。同时，肖特基二极管也需要强化或者提高某些方面的性能表现，比如提高正向电流，降低漏电流，以及提高击穿电压等等。
某些时候，为了提升肖特基二极管的某一项性能，会不得不需要牺牲其他一些性能。例如，低漏电流的肖特基二极管往往正向电流性能不佳。图1所示为现有技术中典型肖特基二极管100的剖面图。如图所示，肖特基二极管100通常包含一个P型保护环结构108用于提高击穿电压和降低漏电流。然而，P型保护环108也会带来一些寄生效应。例如，当一个较大的电流流经肖特基二极管100时，P型保护环108的存在可能会产生严重的少子注入效应和PNP晶体管寄生效应，并导致有害的寄生缺陷或发生破坏性故障。因此，低漏电流肖特基二极管的正向电流性能受到了限制。
实用新型内容
为了解决前面描述的一个问题或者多个问题，本实用新型的一个实施例公开了一种半导体器件。
根据本实用新型的实施例，一种半导体器件，包含：
第一半导体层，具有第一导电类型，其中所述第一半导体层形成于一半导体衬底之上，所述半导体衬底具有第二导电类型；
阴极接触区，形成于第一半导体层上，其中所述阴极接触区为重掺杂，具有第一导电类型；
保护环，形成于所述第一半导体层上，形成一肖特基窗口，其中所述保护环与所述第一半导体层的交界处为保护环界面，所述保护环具有第二导电类型，所述保护环与一保护环接触相连；
肖特基二极管金属接触，连接到所述第一半导体层，所述肖特基二极管金属接触与所述第一半导体层交界处为肖特基二极管界面，其中，所述肖特基二极管界面位于所述肖特基窗口内部，并与所述保护环隔开；以及
电阻模块，耦接于所述肖特基二极管金属接触和所述保护环之间。
根据本实用新型的实施例，所述的半导体器件进一步包含一个少子收集区，所述少子收集区形成于所述保护环的四周，与所述保护环隔离开，其中所述少子收集区连接到所述阴极接触区，且所述少子收集区具有第二导电类型。
根据本实用新型的实施例，所述肖特基二极管界面与所述保护环的最小间距为1.4μm。
根据本实用新型的实施例，所述电阻模块的电阻值与从所述保护环界面到所述肖特基二极管界面的路径电阻值之比为0.1-10。
根据本实用新型的实施例，所述电阻模块包含集成电阻。
根据本实用新型的实施例，所述集成电阻为一个扩散电阻。
根据本实用新型的实施例，所述扩散电阻进一步包含一个扩散区和三个排成一行的电阻接触，其中位于中间位置的所述电阻接触通过一第一金属连线连接到所述肖特基二极管金属接触，其它两个所述电阻接触通过一第二金属连线连接到所述保护环接触。
根据本实用新型的实施例，所述电阻模块进一步包含一个分立电阻，其中所述分立电阻包含第一端和第二端，所述第一端连接到肖特基二极管金属接触，所述第二端连接到所述保护环接触。
根据本实用新型的实施例，所述电阻模块进一步包含一个寄生电阻，其中所述寄生电阻包含一个具有第二导电类型的轻掺杂区和一个具有第二导电类型的重掺杂保护环接触区，所述轻掺杂区包围所述保护环的外侧，所述重掺杂保护环接触区位于所述轻掺杂区内并与所述保护环隔离开。
根据本实用新型的实施例，一种半导体器件，包含：
阴极端，连接到一半导体层，其中所述半导体层具有第一导电类型；
阳极端，连接到一肖特基二极管金属接触，其中所述肖特基二极管金属接触形成于所述半导体层之上，与所述半导体层交界处为肖特基二极管界面；以及
保护环端，连接到一保护环，其中所述保护环具有第二导电类型，所述保护环位于所述半导体层中且包围所述肖特基二极管界面，所述保护环与所述肖特基二极管界面相互隔离。
根据本实用新型的实施例，所述的半导体器件进一步包含一个电阻模块，所述电阻模块耦接于所述阳极端和所述保护环端之间。
与现有技术相比，本实用新型所公开的半导体器件在提升肖特基二极管正向电流能力的同时，依然能具有低漏电流特性。
附图说明
下列附图涉及有关本实用新型非限制性和非穷举性的实施例的描述。除非另有说明，否则同样的数字和符号在整个附图中代表同样或相似的部分。实施例中的尺寸比例可不同于附图所示比例。另外，实施例中的尺寸可能不同于图中所示相关部分尺寸。为更好地理解本实用新型，下述细节描述以及附图将被提供以作为参考。
图1所示为现有技术中典型肖特基二极管100的剖面图。
图2A所示为本实用新型的一个实施例中低漏电流的肖特基二极管20的剖面图。
图2B所示为图2A中所示实施例中肖特基二极管20的等效电路示意图。
图3A所示为根据本实用新型一实施例的低漏电流肖特基二极管30的版图示意图。
图3B所示为本实用新型一个实施例中，低漏电流肖特基二极管30沿图3A中剖面线A的剖面图。
图4A所示为根据本实用新型另一实施例的低漏电流肖特基二极管40的版图示意图。
图4B所示为本实用新型一个实施例中，低漏电流肖特基二极管晶片401沿图4A中剖面线B的剖面图。
图4C为本实用新型另外一个实施例中，另一肖特基二极管晶片402的剖面图。
图5A所示为根据本实用新型又一实施例的低漏电流肖特基二极管50的版图示意图。
图5B所示为本实用新型一个实施例中，低漏电流肖特基二极管50沿图5A中剖面线C的剖面图。
具体实施方式
下面将详细描述本实用新型的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本实用新型。在以下描述中，为了提供对本实用新型的透彻理解，阐述了大量特定细节。然而，对于本领域普通技术人员显而易见的是：不必采用这些特定细节来实行本实用新型。在其他实例中，为了避免混淆本实用新型，未具体描述公知的器件结构、材料或方法。
下述许多细节说明中会提及半导体衬底。此处的“半导体衬底”一词会在描述制造工艺时出现，包含但不限于：单个集成电路晶片，传感器晶片，分立器件晶片，和/或其他具有半导体特征的晶片。本领域内具有一般技术水平的人员同时应当理解，尽管为了说明本实用新型的特定实施例，下文中描述的半导体材料具有特定的导电类型，但在本实用新型其它实施例中，这些半导体材料可能具有相反的导电类型。
图2A所示为本实用新型的一个实施例中低漏电流的肖特基二极管20的剖面图。如图2A所示，低漏电流肖特基二极管形成于一个P型半导体衬底201上。N型掩埋层(NBL)202形成于P型半导体衬底201之上。在N型掩埋层之上继续形成了一层N型外延层作为N阱区203。N型掩埋层202用于降低寄生体串联电阻。在某些实施例中，N型掩埋层可能被省略掉。N阱区203通常是轻掺杂的(例如，约1016cm-3)。之后，在N阱区203之上形成肖特基二极管金属接触205，这样就一个肖特基二极管。其中肖特基二极管金属接触205作为所述肖特基二极管的阳极。肖特基二极管金属接触205与N阱区203的接触界面定义为肖特基二极管界面2050。另一金属接触区作为肖特基二极管的阴极206，连接到一个N+型阴极接触区207。阴极接触区207通常为重掺杂(例如1019-1020cm-3)，使阴极接触区207与阴极206的接触为欧姆接触。P型保护环208围绕肖特基二极管界面2050的边缘，用于至少减轻肖特基二极管界面2050边缘处的电场畸变。P型保护环208与N阱区203的界面部分2080靠近肖特基二极管界面2050。另一金属电极作为保护环电极210，与P型保护环208相连。电介质隔离层204将肖特基二极管金属接触205，阴极206和保护环电极210互相隔离开。在本实用新型范围内，上述金属电极的材料可能包括PtSi，TiSi2，NiSi，Pt，Ti，Al，Ni或者其它合适的材料。电介质隔离层204的材料可能包括SiO2，Si3N4或者其它合适的材料。所示实施例的其中一个特征是肖特基二极管金属接触205位于由P型保护环208所形成了一个肖特基窗口之内，因此肖特基二极管界面2050同P型保护环208之间处于隔离状态。隔离的距离应当被限制在一定范围内，以使得P型保护环208能够继续作用减小畸变电场。在一个实施例中，最小隔离距离是1.4μm。本领域具有一般水平的技术人员能够理解，在其它实施例中，该距离可以由具体的设计规则决定。肖特基二极管20还包含一个电阻模块209，耦接于肖特基二极管界面2050与保护环界面2080之间。在所示实施例中，电阻模块209连接于肖特基二极管金属接触205和保护环电极210之间，包括一对并联的电阻。本领域内具有一般水平的技术人员能够理解，在其它实施例中，电阻模块209可包含任意数量的电阻，或者被放置于其他合适的位置。此处“电阻”一词包含各种电阻性元件，例如集成电阻结构，外置分立电阻，寄生电阻结构等等。
图2B所示为图2A中所示实施例中肖特基二极管20的等效电路示意图。如图2B所示，二极管D1代表在肖特基二极管界面2050形成的一个肖特基二极管。位于P型保护环208和N阱区203交界处的P型保护环界面2080形成了寄生的P-N结二极管D2(肖特基二极管20结构内所有的寄生P-N结二极管组成D2)。电阻Rd1定义为从P型保护环界面2080到肖特基二极管界面2050的路径电阻，电阻Rd2为电阻模块209的电阻，并联在肖特基二极管D1的阳极和P-N结二极管D2的阳极之间。
本实用新型实施例的一个特征是电阻Rd2的阻值与Rd1匹配。在一个实施例中，Rd1和Rd2的电阻值数量级相同，即，电阻模块209的阻值同从保护环界面2080到肖特基二极管界面2050的路径电阻Rd2的比值在1/10到10之间。在一个实施例中，Rd1和Rd2的电阻值相同，在另一实施例中，Rd2的电阻值是Rd1的2倍。在又一实施例中，当环境参数变化时，Rd2的电阻值可以跟随Rd1的变化而变化。
当肖特基二极管D1工作时，电阻Rd2为P-N结寄生二极管D2的镇流电阻。一旦流过肖特基二极管D1的电流上升，电阻Rd1上的压降会相应上升。当肖特基二极管D(与Rd1)上的压降同P-N结寄生二极管D2(与Rd2)上的压降相近时，P-N结寄生二极管D2开始将少子注入阴极。然而，由于电阻Rd2的镇流作用，流过P-N结二极管D2上的电流有限，这样就至少减轻了少子注入和PNP寄生晶体管效应，使得增大肖特基二极管20的正向电流不会再带来明显的少子注入效应。在某些情况下，即使依然存在轻微的少子注入，也可以通过增加一个少子收集区(图2A未示出)来减弱少子注入效应。因此，依据本实用新型的实施例，可明显减弱不希望出现的PNP寄生效应，以及降低有害的闩锁效应的出现几率。肖特基二极管20可承受较大的正向电流而不牺牲其他性能。
图3A所示为根据本实用新型一实施例的低漏电流肖特基二极管30的版图示意图。如图3A所示，肖特基二极管30位于单个晶片上。肖特基二极管金属接触205生长于第一N阱区203A之上，形成了一个肖特基二极管。P型保护环208围出了一个或多个肖特基窗口，并与肖特基金属接触205相互隔开。N+型阴极区207为方框形，围绕着P型保护环208。在图示实施例中，肖特基二极管30还包含一个可选的P型少子收集区319，位于P型保护环208和N+阴极区207之间，用于进一步减弱少子注入效应。
P型少子收集区319环绕N+型阴极区207，通过收集少子，来阻挡少子注入，使得总的少子注入量降低到最小。在一个实施例中，P型少子收集区319可能与P型保护环的掺杂浓度相同。在其它实施例中，少子收集区可能被省略掉。图3A所示的半透明区域包含一阴极金属区317，覆盖在N+阴极区207的三边之上。在其它实施例中，阴极金属区317可能具有其它形状。阴极金属区317同时连接到少子收集区319。因此阴极区207短接到少子收集区319。阴极接触316沿着阴极金属区317排列。
如图3A所示，集成电阻309对应于图2A中所示的电阻模块209。集成电阻309为N阱扩散型集成电阻，包含三个电阻接触311。每个电阻接触311连接到一个N+型接触区310，以形成欧姆接触。N+型接触区310形成于一个第二N阱区203B之上。集成电阻309的电阻阻值取决于相邻的两个N+型接触区距离和第二N阱区203B的电阻率。在图示实施例中，集成电阻309为一个形成于第二N阱区203B的N阱电阻。P阱区320包围着第二N阱区203B，将第二N阱区203B与第一N阱区203A隔离开来。图3A所示的半透明部分还包括第一金属接线313和第二金属接线314。第一金属接线313的一端连接到肖特基二极管金属接触205，另一端连接到电阻接触311的其中一个，该接触位于正中位置。因此第一金属接线313在集成电阻309和肖特基二极管金属接触205之间建立了电连接。另一方面，第二金属接线314的一端连接到P型保护环接触区318，另一端连接到三个电阻接触311中的另外两个，即第二金属接线314在集成电阻309和P型保护环208之间建立了电连接。这样，集成电阻309所包含的两个并联电阻就串接在了肖特基二极管金属接触205和P型保护环208之间。位于正中位置的一个电阻接触311还同时作为低漏电流肖特基二极管的阳极。本领域内具有一般水平的技术人员能够理解，在其它实施例中，集成电阻309可能为其它种类的集成电阻，例如多晶硅电阻，离子注入型电阻，薄膜电阻，外延片电阻等等，或者具有相反的导电类型。
在其它实施例中，电阻接触311的数量，排布和连接安排可能不同于上述实施例。同时，尽管图3A所示的电阻接触311，肖特基二极管金属接触205，阴极接触316和保护环接触318均为方形，在其它实施例中，这些接触可能具有其它形状，例如长条形接触。
图3B所示为本实用新型一个实施例中，低漏电流肖特基二极管30沿图3A中剖面线A的剖面图。如图3B所示，半导体衬底201，N+型掩埋层202，N阱区203和阴极接触区207同图2A中所示相同。电介质隔离层204将各个接触分隔开来。肖特基二极管界面2050被P型保护环208所环绕。在图示实施例中，低漏电流肖特基二极管30还包含一个可选的重掺杂N+区307，一端与N+阴极接触区207相连，并伸入到N阱203中。重掺杂N+区307的另一端与N+型掩埋层202相连。重掺杂N+区307的一个功能能特征是降低阴极区串联电阻。阴极接触316同N+阴极接触区207，以及可选的少子接触区319相连，形成欧姆接触。阴极金属区317形成于阴极接触316之上。阴极接触316和阴极金属区317一起组成阴极206。
继续如图3B所示，集成电阻309包含第二N阱区203B，N+扩散区310和电阻接触311。在所示实施例中，集成电阻是一个N阱扩散型电阻。P阱区320和P型衬底201一起包围集成电阻309。因此集成电阻309同第一N阱区203A隔离开来。电阻接触311连接在N+区310和第一金属接线313的一端之间。第一金属接线313的另一端连接肖特基二极管金属接触205。本领域内具有一般水平的技术人员能够理解，集成电阻309与第一N阱区203A之间的距离取决于具体的设计规则。在其它实施例中，其它集成电路元件可能被安置在N+型阴极接触区207与集成电阻309之间。
图4A所示为根据本实用新型另一实施例的低漏电流肖特基二极管40的版图示意图。在所示实施例中，肖特基二极管40包含肖特基二极管晶片401和一个分立电阻409。分立电阻409对应图2中的电阻模块209，位于肖特基二极管晶片401之外。同图3A所示的实施例相似，肖特基二极管晶片401包含三种类型的金属接线，包括第一金属接线413，阴极金属区317和第二金属接线414。这些金属接线伸出肖特基二极管晶片401。阳极端头415通过第一金属接线413连接到肖特基二极管金属接触205。阴极端头416通过阴极金属区317连接到阴极接触316。保护环端头418通过第二金属接线414连接到保护环接触318。分立电阻409连接到阳极端头415和保护环端头418之间。
本领域内具有一般水平的技术人员能够理解，上述实施例中所示的端头可能包括各种连接元器件，例如导线，金属层，引线框，引脚或者其它合适的元件。本领域内具有一般水平的技术人员还能够理解，尽管图4A所示的分立电阻409为一个单个的分立电阻器件，但是在其它实施例中，分立电阻409可能包含有变阻器，或者多个分立电阻器件，使得分立电阻409的阻值能够根据不同的应用场合而变化。分立电阻409可能形成于一个半导体衬底上，或者使用其他材料例如金属或金属氧化物来制作。
图4B所示为本实用新型一个实施例中，低漏电流肖特基二极管晶片401沿图4A中剖面线B的剖面图。同图3A中所示的实施例相似，保护环208同肖特基二极管金属接触205隔离开来。
图4C为本实用新型另外一个实施例中，另一肖特基二极管晶片402的剖面图。与图4B中所示的肖特基二极管晶片401相比，可选的少子收集区319和重掺杂N+区307在肖特基二极管晶片402中被省略掉。
图5A所示为根据本实用新型又一实施例的低漏电流肖特基二极管50的版图示意图。肖特基二极管50的一个特征是其中至少包含一个寄生电阻结构作为电阻模块209。如图5A所示，一个P型阱区509位于N型阱203中，部分包围P型保护环208的外侧。P型阱区509与可选的少子收集区319相互隔离开。P+型保护环欧姆接触区508形成于P型阱区509中。在所示实施例中，P+型保护环欧姆接触区508靠近P阱区509的边缘，保护环接触318形成于P+型保护环欧姆接触区509中来实现欧姆接触。这样就得到了一个寄生的P阱型电阻作为电阻模块209。图5A中位于中心位置的半透明区域为金属区512。金属区512在保护环接触318和肖特基二极管金属接触518之间建立了电连接，并作为肖特基二极管50的阳极。P阱区509为轻掺杂(例如与N阱区203的掺杂浓度相同)，具有较高的电阻率。因此P阱区509连接在P型保护环208的边缘和肖特基二极管阳极之间，在作为寄生电阻实现电阻模块209功能的同时也避免了影响P型保护环208的功能。
图5B所示为本实用新型一个实施例中，低漏电流肖特基二极管50沿图5A中剖面线C的剖面图。如图5B所示，P阱区509毗连并包围着P+欧姆接触区508和P型保护环208的外围部分。保护环接触318与P+欧姆接触区508相连，并通过金属区512与肖特基金属接触205连接。P阱区509并不照顾直接接触P型保护环界面2080或者P型保护环208的中间部分。在其它实施例中，P阱区509可能有其它合适的结深和掺杂浓度，或者寄生P阱电阻可能具有可调制的电阻率。本领域内一般水平的技术人员能够理解，尽管在所示实施例中，寄生电阻结构为一个寄生P阱电阻，在其它实施例中，其它合适的寄生电阻结构也可能被用作电阻模块209。本领域内一般水平的技术人员还应理解，在某些实施例中，除寄生电阻结构外，还可能有其它类型的电阻结构同时被用作电阻模块209，例如上文所述的集成电阻以及分立电阻等等。
尽管上述实施例中所提及的器件结构或部分的导电类型具有N型或P型的限度，然而在其它实施例中，相应器件结构或部分可能具有相反的导电类型。
需要声明的是，上述实用新型内容及具体实施方式意在证明本实用新型所提供技术方案的实际应用，不应解释为对本实用新型保护范围的限定。本领域技术人员在本实用新型的精神和原理内，当可作各种修改、等同替换、或改进。本实用新型的保护范围以所附权利要求书为准。

Claims (11)

1.一种半导体器件，其特征在于，所述半导体器件包含：
第一半导体层，具有第一导电类型，其中所述第一半导体层形成于一半导体衬底之上，所述半导体衬底具有第二导电类型；
阴极接触区，形成于第一半导体层上，其中所述阴极接触区为重掺杂，具有第一导电类型；
保护环，形成于所述第一半导体层上，形成一肖特基窗口，其中所述保护环与所述第一半导体层的交界处为保护环界面，所述保护环具有第二导电类型，所述保护环与一保护环接触相连；
肖特基二极管金属接触，连接到所述第一半导体层，所述肖特基二极管金属接触与所述第一半导体层交界处为肖特基二极管界面，其中，所述肖特基二极管界面位于所述肖特基窗口内部，并与所述保护环隔开；以及
电阻模块，耦接于所述肖特基二极管金属接触和所述保护环之间。
2.如权利要求1所述的半导体器件，其特征在于，进一步包含一个少子收集区，所述少子收集区形成于所述保护环的四周，与所述保护环隔离开，其中所述少子收集区连接到所述阴极接触区，且所述少子收集区具有第二导电类型。
3.如权利要求1所述的半导体器件，其特征在于，所述肖特基二极管界面与所述保护环的最小间距为1.4μm。
4.如权利要求1所述的半导体器件，其特征在于，所述电阻模块的电阻值与从所述保护环界面到所述肖特基二极管界面的路径电阻值之比为0.1-10。
5.如权利要求1所述的半导体器件，其特征在于，所述电阻模块包含集成电阻。
6.如权利要求5所述的半导体器件，其特征在于，所述集成电阻为一个扩散电阻。
7.如权利要求6所述的半导体器件，其特征在于，所述扩散电阻进一步包含一个扩散区和三个排成一行的电阻接触，其中位于中间位置的所述电阻接触通过一第一金属连线连接到所述肖特基二极管金属接触，其它两个所述电阻接触通过一第二金属连线连接到所述保护环接触。
8.如权利要求1所述的半导体器件，其特征在于，所述电阻模块进一步包含一个分立电阻，其中所述分立电阻包含第一端和第二端，所述第一端连接到肖特基二极管金属接触，所述第二端连接到所述保护环接触。
9.如权利要求1所述的半导体器件，其特征在于，所述电阻模块进一步包含一个寄生电阻，其中所述寄生电阻包含一个具有第二导电类型的轻掺杂区和一个具有第二导电类型的重掺杂保护环接触区，所述轻掺杂区包围所述保护环的外侧，所述重掺杂保护环接触区位于所述轻掺杂区内并与所述保护环隔离开。
10.一种半导体器件，其特征在于，所述半导体器件包含：
阴极端，连接到一半导体层，其中所述半导体层具有第一导电类型；
阳极端，连接到一肖特基二极管金属接触，其中所述肖特基二极管金属接触形成于所述半导体层之上，与所述半导体层交界处为肖特基二极管界面；以及
保护环端，连接到一保护环，其中所述保护环具有第二导电类型，所述保护环位于所述半导体层中且包围所述肖特基二极管界面，所述保护环与所述肖特基二极管界面相互隔离。
11.如权利要求10所述的半导体器件，其特征在于，进一步包含一个电阻模块，所述电阻模块耦接于所述阳极端和所述保护环端之间。
CN201220515731.6U 2011-09-30 2012-09-29 半导体器件 Expired - Fee Related CN202839623U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/251,069 2011-09-30
US13/251,069 US8368167B1 (en) 2011-09-30 2011-09-30 Schottky diode with extended forward current capability

Publications (1)

Publication Number Publication Date
CN202839623U true CN202839623U (zh) 2013-03-27

Family

ID=47446586

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210374590.5A Active CN102867857B (zh) 2011-09-30 2012-09-29 半导体器件及其制作方法
CN201220515731.6U Expired - Fee Related CN202839623U (zh) 2011-09-30 2012-09-29 半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210374590.5A Active CN102867857B (zh) 2011-09-30 2012-09-29 半导体器件及其制作方法

Country Status (3)

Country Link
US (1) US8368167B1 (zh)
CN (2) CN102867857B (zh)
TW (1) TWI493727B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867857A (zh) * 2011-09-30 2013-01-09 成都芯源系统有限公司 半导体器件及其制作方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231121B2 (en) * 2013-01-17 2016-01-05 Monolithic Power Systems, Inc. High voltage circuit layout structure
CN103325735A (zh) * 2013-04-24 2013-09-25 苏州硅智源微电子有限公司 在集成电路隔离区形成扩散电阻的方法
CN104576763B (zh) * 2014-12-31 2017-07-11 杭州士兰集成电路有限公司 一种二极管结构及其制造方法
US9583561B2 (en) 2015-03-27 2017-02-28 Monolithic Power Systems, Inc. Schottky diodes with mesh style region and associated methods
CN107154448B (zh) * 2016-03-02 2019-06-11 北大方正集团有限公司 光电二极管的制备方法和光电二极管
CN107230623A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓肖特基二极管及其制作方法
JP6438175B1 (ja) * 2017-08-31 2018-12-12 新電元工業株式会社 半導体装置
CN109638084B (zh) 2018-12-11 2021-12-03 成都芯源系统有限公司 一种横向肖特基二极管及其制作方法
US11233117B2 (en) * 2019-10-31 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Ring structure for film resistor
US20210359124A1 (en) * 2020-05-12 2021-11-18 Monolithic Power Systems, Inc. Schottky contact region for hole injection suppression

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5418185A (en) * 1993-01-21 1995-05-23 Texas Instruments Incorporated Method of making schottky diode with guard ring
US5696025A (en) * 1996-02-02 1997-12-09 Micron Technology, Inc. Method of forming guard ringed schottky diode
US7229866B2 (en) * 2004-03-15 2007-06-12 Velox Semiconductor Corporation Non-activated guard ring for semiconductor devices
US7256460B2 (en) * 2004-11-30 2007-08-14 Texas Instruments Incorporated Body-biased pMOS protection against electrostatic discharge
JP2006310555A (ja) * 2005-04-28 2006-11-09 Nec Electronics Corp 半導体装置およびその製造方法
KR100932137B1 (ko) * 2007-06-08 2009-12-16 주식회사 동부하이텍 수평형 디모스 소자의 구조 및 그 제조방법
US20090028841A1 (en) * 2007-07-25 2009-01-29 Gohil Rameshchandra M Oxygen scavenging composition, coating composition and package containing free fatty acid
CN101419938B (zh) * 2007-10-26 2010-08-11 上海华虹Nec电子有限公司 集成肖特基二极管制造方法
US8338906B2 (en) * 2008-01-30 2012-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Schottky device
JP5224289B2 (ja) * 2009-05-12 2013-07-03 三菱電機株式会社 半導体装置
CN102315281B (zh) * 2010-09-07 2013-09-18 成都芯源系统有限公司 肖特基二极管及其制作方法
US8368167B1 (en) * 2011-09-30 2013-02-05 Chengdu Monolithic Power Systems, Inc. Schottky diode with extended forward current capability

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867857A (zh) * 2011-09-30 2013-01-09 成都芯源系统有限公司 半导体器件及其制作方法
CN102867857B (zh) * 2011-09-30 2015-11-04 成都芯源系统有限公司 半导体器件及其制作方法

Also Published As

Publication number Publication date
TW201330284A (zh) 2013-07-16
CN102867857B (zh) 2015-11-04
US8368167B1 (en) 2013-02-05
TWI493727B (zh) 2015-07-21
CN102867857A (zh) 2013-01-09

Similar Documents

Publication Publication Date Title
CN202839623U (zh) 半导体器件
KR101394913B1 (ko) 트렌치 소자분리를 사용한 래치업 없는 버티컬 ｔｖｓ 다이오드 어레이 구조
CN102856318B (zh) 单向瞬态电压抑制器
CN102683408B (zh) 超结高压功率器件结构
CN101937925B (zh) 一种半导体器件
CN103367412A (zh) 反向导通绝缘栅双极型晶体管
CN102790048B (zh) 内嵌肖特基二极管的双载子接面晶体管半导体结构
CN210956686U (zh) 瞬变电压抑制二极管
CN217306514U (zh) 集成结势垒肖特基二极管的平面型功率mosfet器件
CN107919355B (zh) 超低残压低容瞬态电压抑制器及其制造方法
CN114628530A (zh) 一种快恢复二极管、芯片及其制作方法
KR101848352B1 (ko) 반도체 장치
CN217847964U (zh) 集成结势垒肖特基二极管的平面型功率mosfet器件
JP4645069B2 (ja) 半導体装置
US20140001600A1 (en) Diode String
WO2008042096A2 (en) High breakdown voltage diode and method of forming same
CN114400255A (zh) 集成结势垒肖特基二极管的平面型功率mosfet器件
CN109346508B (zh) 具有电流路径方向控制功能的半导体结构
KR100945626B1 (ko) 과도 전압 억제 회로
CN212676278U (zh) 一种新型低电容tvs结构
CN202534651U (zh) 一种超结高压功率器件结构
JP5405029B2 (ja) トライアック
CN103579297A (zh) 一种高压肖特基二极管
CN110600468B (zh) 一种带有超低残压降容管且具有scr特性的tvs器件及其制造方法
US8557640B2 (en) Low voltage PNPN protection device

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130327

Termination date: 20160929