CN103325735A - 在集成电路隔离区形成扩散电阻的方法 - Google Patents
在集成电路隔离区形成扩散电阻的方法 Download PDFInfo
- Publication number
- CN103325735A CN103325735A CN2013101478707A CN201310147870A CN103325735A CN 103325735 A CN103325735 A CN 103325735A CN 2013101478707 A CN2013101478707 A CN 2013101478707A CN 201310147870 A CN201310147870 A CN 201310147870A CN 103325735 A CN103325735 A CN 103325735A
- Authority
- CN
- China
- Prior art keywords
- isolated area
- diffusion resistance
- forms
- integrated circuit
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
一种在集成电路隔离区形成扩散电阻的方法，集成电路的扩散电阻形成在低浓度杂质隔离区。
Description
技术领域
本发明涉及一般的集成电路上的电阻，特别的是在集成电路隔离区的扩散电阻。
背景技术
传统的集成电路包括在图1中隔离区的扩散电阻。晶体管11是一个NPN三极管，该NPN三极管形成在N型隔离区12和P型电阻上，在相邻N型隔离区13上产生的P型电阻的偏置电压等于正向电压，如VCC。电阻可以形成在隔离区，这样做的好处是隔离区已经具有适当的偏置电压。然而，在传统的集成电路中，高掺杂P型材料的隔离区与低掺杂的N型材料的隔离区相隔离开。普通电阻是由P型掺杂扩散到N型外延区所形成。可以在P型隔离区形成的唯一电阻是高掺杂的N型电阻。问题是这样的一个电阻将会有一个非常低的方块电阻和击穿电压。
发明内容
本发明目的是提供一个集成电路，其中电阻是由极性相反的掺杂扩散到轻掺杂的隔离区形成。
本发明的另一个目的是提供彼此相互隔离的电阻，当使用最小面积时，该电阻具有高击穿电压。
本发明的技术解决方案：
本发明上述的和其他目的已被一个集成电路实现，该集成电路包括一个导电型层，相反导电型区延长到导电层来形成导电型的隔离区。上述隔离区包括轻掺杂表面区，将上述导电型区嵌入到上述轻掺杂隔离区来形成电阻。
对比文献，发明专利：扩散集成电阻器，申请号：200880023452.4
附图说明
附图将对本发明的优点作进一步的描述。部分器件的参考字符已在图中标明。
图1显示了集成电路的现有技术。
图2显示了一个在N型衬底上形成的P型隔离区的集成电路。
图3显示了一个在P型衬底上形成的N型隔离区的集成电路。
具体实施方式：
图1显示集成电路中的扩散电阻形成于隔离区13。在这样的电路中，根据电阻的形成需要一个隔离区和一个反向偏置电压VCC掺杂区和额外的面积。
根据本发明，该集成电路中的电阻形成于半导体器件的低掺杂隔离区。
图2显示了一个半导体器件的N型衬底的高杂质N+区扩散到P型外延区14。此后，外扩散导致形成包埋的N+层16。随着N+层的外扩散，导致N-扩散区17向下扩散到N+区，形成一个N型隔离区中的P型隔离区18。这一向下扩散的步骤在N型隔离区也形成了晶体管的N型集电极区21。
将P型区扩散到N型集电极区21来形成晶体管的基极22，将P型区扩散到N型隔离区来形成一个P型扩散电阻23。在同一个N型隔离扩散过程中，基极26可以形成于另一隔离区，P型扩散形成发射极27。
电阻23与邻近区域完全隔离开，当隔离区产生多个电阻时，电阻就会彼此隔离。电阻23具有高击穿电压。由于它们形成于隔离区，所以使用的面积最小。在隔离区处不需要电阻，一个高掺杂的N型扩散区的形成用来增加隔离。需要指出的是扩散不仅形成隔离区和电阻，而且形成了NPN和PNP三极管区。
图3显示了一个P型衬底的集成电路。N型外延层生长在P型衬底上，此后，被扩散的P型隔离区形成隔离区31和32。N型电阻33形成在隔离区，同时，NPN和PNP三极管形成在隔离区31和32。
因此，阻值范围大的高击穿电压电阻形成在集成电路的低掺杂区。电阻的偏置电压Vbb由隔离区的电压产生，电阻只需最小的面积。
Claims (4)
1.一种在集成电路隔离区形成扩散电阻的方法，其特征是：形成扩散电阻半导体器件的方法步骤包括：
a、在导电型相反的衬底上，外延层生长在导电型的半导体区；
b、将导电型相反的掺杂剂扩散到外延生长的半导体层以形成一个低掺杂表面隔离区，在低掺杂表面隔离区中至少形成一个扩散电阻，形成的低掺杂表面隔离区通过外延层延长到上述导电型的隔离区；
c、将上述导电型的掺杂剂扩散到隔离区的低掺杂区，至少形成一个上述的扩散电阻。
2.根据权利要求1所述的一种在集成电路隔离区形成扩散电阻的方法，其特征是：形成扩散电阻半导体器件的方法步骤还包括在上述隔离区中的低掺杂区下方，形成包埋区和高掺杂区。
3.根据权利要求2所述的一种在集成电路隔离区形成扩散电阻的方法，其特征是：形成扩散电阻半导体器件的方法步骤还包括在上述隔离区中的低掺杂表面上形成一个导电型的高掺杂区，形成的高掺杂区以便能够间隔上述至少一个扩散电阻。
4.根据权利要求1所述的一种在集成电路隔离区形成扩散电阻的方法，其特征是：衬底是N型或P型半导体材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013101478707A CN103325735A (zh) | 2013-04-24 | 2013-04-24 | 在集成电路隔离区形成扩散电阻的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2013101478707A CN103325735A (zh) | 2013-04-24 | 2013-04-24 | 在集成电路隔离区形成扩散电阻的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103325735A true CN103325735A (zh) | 2013-09-25 |
Family
ID=49194405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2013101478707A Pending CN103325735A (zh) | 2013-04-24 | 2013-04-24 | 在集成电路隔离区形成扩散电阻的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103325735A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101730937A (zh) * | 2007-07-06 | 2010-06-09 | 意法半导体有限公司 | 扩散集成电阻器 |
| CN102867857A (zh) * | 2011-09-30 | 2013-01-09 | 成都芯源系统有限公司 | 半导体器件及其制作方法 |
| CN103021958A (zh) * | 2011-09-20 | 2013-04-03 | 万国半导体股份有限公司 | 集成高压器件的方法 |
-
2013
- 2013-04-24 CN CN2013101478707A patent/CN103325735A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101730937A (zh) * | 2007-07-06 | 2010-06-09 | 意法半导体有限公司 | 扩散集成电阻器 |
| CN103021958A (zh) * | 2011-09-20 | 2013-04-03 | 万国半导体股份有限公司 | 集成高压器件的方法 |
| CN102867857A (zh) * | 2011-09-30 | 2013-01-09 | 成都芯源系统有限公司 | 半导体器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102097465B (zh) | BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法 | |
| US8420475B2 (en) | Parasitic vertical PNP bipolar transistor and its fabrication method in BiCMOS process | |
| US9184257B2 (en) | Semiconductor device and related fabrication methods | |
| CN102412274B (zh) | 锗硅hbt工艺中垂直寄生型pnp器件及制造方法 | |
| CN1303696C (zh) | Ac性能改进的高电压npn双极型器件的生产方法 | |
| US20130277805A1 (en) | Semiconductor structure and method of manufacturing the same | |
| CN106898576A (zh) | 用于在集成电路内制造jfet晶体管的方法及对应的集成电路 | |
| WO2016077803A1 (en) | Improving lateral bjt characteristics in bcd technology | |
| CN104124152A (zh) | 鳍式双极结型晶体管及其形成方法 | |
| CN103325735A (zh) | 在集成电路隔离区形成扩散电阻的方法 | |
| US10529703B2 (en) | Overvoltage protection device | |
| TW200721483A (en) | Semiconductor device with a bipolar transistor and method of manufacturing such a device | |
| US20140266407A1 (en) | Bipolar junction transistor and operating and manufacturing method for the same | |
| CN106158924A (zh) | 一种稳压二极管及其制作方法 | |
| US6894367B2 (en) | Vertical bipolar transistor | |
| JP6259809B2 (ja) | 改善された降伏電圧とカットオフ周波数との積を有するＳｉＧｅヘテロ接合バイポーラトランジスタ | |
| KR101519548B1 (ko) | 정합 특성 향상을 위한 쌍극성 접합 트랜지스터 | |
| CN104078495B (zh) | 双极性结晶体管及其操作方法与制造方法 | |
| CN104124153A (zh) | 鳍式双极结型晶体管及其形成方法 | |
| US8823147B2 (en) | Semiconductor substrate including doped zones forming P-N junctions | |
| JP2007531292A (ja) | バイポーラトランジスタおよびバイポーラトランジスタの製造方法 | |
| CN102820332B (zh) | 与mos管集成的垂直型双极结型晶体管及其制备方法 | |
| CN204632763U (zh) | 半导体芯片版面结构 | |
| CN104576364A (zh) | 垂直型npn器件的制造方法 | |
| JP6284243B2 (ja) | 浅い外方拡散されたｐ＋エミッタ領域を備えたＳｉＧｅヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130925 |