CN104124152A - 鳍式双极结型晶体管及其形成方法 - Google Patents
鳍式双极结型晶体管及其形成方法 Download PDFInfo
- Publication number
- CN104124152A CN104124152A CN201310156946.2A CN201310156946A CN104124152A CN 104124152 A CN104124152 A CN 104124152A CN 201310156946 A CN201310156946 A CN 201310156946A CN 104124152 A CN104124152 A CN 104124152A
- Authority
- CN
- China
- Prior art keywords
- fin
- impurity
- region
- bipolar junction
- collector region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000012535 impurity Substances 0.000 claims description 163
- 239000000463 material Substances 0.000 claims description 155
- 230000015572 biosynthetic process Effects 0.000 claims description 47
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 27
- 238000011065 in-situ storage Methods 0.000 claims description 25
- 238000005229 chemical vapour deposition Methods 0.000 claims description 24
- 238000005240 physical vapour deposition Methods 0.000 claims description 24
- 239000012212 insulator Substances 0.000 claims description 22
- 229910052796 boron Inorganic materials 0.000 claims description 15
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 14
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 14
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 14
- 229910052785 arsenic Inorganic materials 0.000 claims description 14
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 14
- 229910052733 gallium Inorganic materials 0.000 claims description 14
- 229910052698 phosphorus Inorganic materials 0.000 claims description 14
- 239000011574 phosphorus Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 9
- 238000010438 heat treatment Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 238000002513 implantation Methods 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 239000012190 activator Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 240000008168 Ficus benjamina Species 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
一种鳍式双极结型晶体管及其形成方法，所述鳍式双极结型晶体管包括：基底；位于所述基底上的鳍部，所述鳍部为基区；所述鳍部包括相互隔开的第一区和第二区；位于所述第一区上的集电区；位于所述第二区上的发射区。由本发明提供的方法形成的鳍式双极结型晶体管，基区与发射区之间形成的PN结具有较大的面积，该PN结面积可调，且可调范围很大。
Description
技术领域
本发明属于半导体制造领域，特别是涉及鳍式双极结型晶体管及其形成方法。
背景技术
场效应晶体管由于工作电流和电压小，且在工艺上易于集成，因此在大规模集成电路中占主导地位。但是双极结型晶体管（Bipolar Junction Transistor，BJT）能够放大信号，并且具有较好的功率控制、高速工作以及耐久能力，所以仍然得到广泛的应用。双极结型晶体管是由两个彼此紧邻且背对背的PN结结合构成的，分为PNP和NPN两种组合结构；外部引出三个极：集电极、发射极和基极。基区为两PN结共用。
随着半导体尺寸的不断减小，晶体管的漏电流(leakage)等问题越来越突出。鳍式晶体管（FinFET）因可以大幅改善电路控制并减少漏电流，也可以大幅缩短晶体管的闸长，而且鳍式晶体管的制备工艺与常规晶体管的制造工艺具有很好的兼容性而得到了广泛的应用。
为了使制备双极结型晶体管的工艺与制备鳍式晶体管的工艺相兼容，现有技术中采用制备鳍式晶体管的工艺来制备鳍式双极结型晶体管。现有技术中鳍式双极结型晶体管的制备方法包括：
参照图1A和图1B，提供基底101，在基底101上形成鳍部102，所述鳍部102包括第一区1021、第二区1023和位于第一区1021与第二区1023之间的第三区1022。实际中第一区1021、第二区1023和第三区1022之间无界限，为了描述方便，图1A中使用界线将其区分开。图1A为在基底101上形成了鳍部102的立 体结构示意图，图1B为图1A中切线A-A’所切平面的剖面图。
参照图2A、图2B和图2C，在所述鳍部102上外延生长半导体材料103，所述半导体材料103生长于整条所述鳍部102上。图2A为在鳍部102上生长了半导体材料103的立体结构示意图，图2B为图2A中切线A-A’所切平面的剖面图，图2C为图2A中切线B-B’所切平面的剖面图。图2C中，所述半导体材料103由于被鳍部102遮挡，所以只露出一部分。
参考图3A、图3B和图3C，根据所需鳍式双极结型晶体管的类型对第一区1021、第二区1023和第三区1022分别进行离子注入，以形成NPN型鳍式双极结型晶体管。图3A所示为NPN型鳍式双极结型晶体管的立体结构示意图。图3B为图3A中切线A-A’所切平面的剖面图，图3C为图3A中切线B-B’所切平面的剖面图，图3C中，所述半导体材料103由于被鳍部102遮挡，所以只露出一部分。
参照图3A和图3D，p区与n区的交界面上形成PN结，交界面的面积为PN结面积，在图3D中以阴影部分的面积表示PN结面积，图示中仅起示意作用。由于所述鳍部102的宽度很小，在其上形成的半导体材料103垂直A-A’方向的横截面的面积也较小，所以鳍式双极结型晶体管中的PN结面积S1很小。双极结型晶体管放大信号的性能与晶体管发射区与基区之间形成的PN结面积有关，该PN结面积越大，单位电压下通过该PN结的电流越大，晶体管信号放大的能力就越强。现有技术中，由于鳍式双极结型晶体管中的PN结面积S1很小，限制了信号放大的能力。
实验还发现，通过上述工艺形成的鳍式双极结型晶体管，由于离子注入工艺参数的变动，形成的掺杂区域长度即基区、集电区和发射区的长度很难控制，容易造成鳍式双极结型晶体管的PN结位置变动。
发明内容
本发明解决的问题是现有技术中制备的鳍式双极结型晶体管中发射区与基区之间形成的PN结面积小；且容易造成鳍式双极结型晶体管的PN结位置变动。
为解决上述问题，本发明提供一种鳍式双极结型晶体管的形成方法，包括：提供基底;在所述基底上形成掺杂有杂质的鳍部，作为基区，且所述鳍部包括相互隔开的第一区和第二区；在所述第一区上形成集电区；在所述第二区上形成发射区。
可选的，在所述第一区上形成集电区的方法包括：使用外延生长法、化学气相沉积或物理气相沉积在所述第一区上形成集电区材料层；在形成所述集电区材料层期间进行原位掺杂，或在形成所述集电区材料层后，对所述集电区材料层进行掺杂；
在所述第二区上形成发射区的方法包括：使用外延生长法、化学气相沉积或物理气相沉积在第二区上形成发射区材料层；在形成所述发射区材料层期间进行原位掺杂，或在形成所述发射区材料层后，对所述发射区材料层进行掺杂。
可选的，在所述基底上形成掺杂有杂质的鳍部的方法为：使用图形化基底的方法形成鳍部；在形成所述鳍部后，对所述鳍部进行掺杂。
可选的，在所述基底上形成掺杂有杂质的鳍部的方法为：采用外延生长形成鳍部，在形成所述鳍部期间进行原位掺杂；或在形成所述鳍部后，对所述鳍部进行掺杂。
可选的，所述鳍式双极结型晶体管为PNP型晶体管，所述鳍部的材料为SiC，掺杂的杂质为n型杂质；所述集电区和发射区的材料为SiGe，掺杂的杂质为p型杂质；
或者，所述鳍式双极结型晶体管为NPN型晶体管，所述鳍部的材料为SiGe，掺杂的杂质为p型杂质；所述集电区和发射区的材料SiC，掺杂的杂质 为n型杂质。
可选的，所述n型杂质为磷或砷，所述p型杂质为硼或镓。
与现有技术相比，本发明具有以下优点：
本技术方案的鳍式双极结型晶体管的形成方法中，掺杂有杂质的鳍部作为基区，集电区和发射区形成在鳍部上，相对于现有技术，形成的基区与发射区的接触面积大，使基区与发射区之间形成的PN结面积也很大，较大的PN结面积能够提高所述晶体管的信号放大能力。基区与发射区之间形成的PN结的面积还可以通过调节发射区的长度进行调节，而且可调节的范围很大。另外，本技术方案鳍式双极结型晶体管的形成方法与鳍式场效应晶体管的制备方法相兼容，能够有效整合制备工艺，以降低生产成本和生产周期。
进一步，对基区、发射区和集电区进行原位掺杂，可以避免离子注入带来的掺杂不均的缺点，以得到均匀的掺杂的基区、发射区和集电区，有利于得到性能均一稳定的鳍式双极结型晶体管。使用离子注入法进行掺杂，掺杂后需要进行热处理来激活杂质离子，但热处理会带来离子的扩散，离子扩散后会导致PN结位置的变动。使用原位掺杂可以避免热处理带来的PN结的位置的变动问题，由于该方法形成的双极结型晶体管基区即为在基底上形成的鳍部，PN结形成于该鳍部第一区和第二区的侧表面和上表面，其位置固定，避免了PN结位置的变动。
本发明还提供另一种鳍式双极结型晶体管的形成方法，包括：提供基底；在所述基底上形成掺杂有杂质的鳍部，作为发射区，且所述鳍部包括相接触的第一区和第二区；在所述第一区上形成基区；在第二区上形成绝缘体层，然后在绝缘体层上形成集电区。
可选的，所述第一区和第二区的长度之和小于鳍部的长度。
可选的，在所述第一区上形成基区的形成方法包括：使用外延生长法、化学气相沉积或物理气相沉积在所述第一区形成基区材料层；在形成所述基 区材料层期间进行原位掺杂，或在形成所述基区材料层后，对所述基区材料层进行掺杂，形成基区；
在所述第二区上形成集电区的形成方法包括：在鳍部的第二区上形成绝缘体层；使用外延生长法、化学气相沉积或物理气相沉积在绝缘体层上形成集电区材料层；在形成所述集电区材料层期间进行原位掺杂，或在形成所述集电区材料层后，对所述集电区材料层进行掺杂，形成集电区。
可选的，在所述基底上形成掺杂有杂质的鳍部的方法为：使用图形化基底的方法形成鳍部；在形成所述鳍部后，对所述鳍部进行掺杂。
可选的，在所述基底上形成掺杂有杂质的鳍部的方法为：采用外延生长形成鳍部，在形成所述鳍部期间进行原位掺杂；或在形成所述鳍部后，对所述鳍部进行掺杂。
可选的，所述鳍式双极结型晶体管为NPN型晶体管，所述鳍部和集电区的材料为SiC，掺杂的杂质为n型杂质，所述基区的材料为SiGe，掺杂的杂质为p型杂质；
或者，所述鳍式双极结型晶体管为PNP型晶体管，所述基区的材料为SiC，掺杂的杂质为n型杂质，所述鳍部和集电区的材料为SiGe，掺杂的杂质为p型杂质。
可选的，所述n型杂质为磷或砷，所述p型杂质为硼或镓。
与现有技术相比，本发明具有以下优点：
本技术方案的鳍式双极结型晶体管的形成方法中，所述鳍部掺杂有杂质以形成发射区，相对于现有技术，形成的发射区与基区的接触面积大，发射区与基区之间形成的PN结面积也很大，较大的PN结面积能够提高所述晶体管的信号放大能力。PN结的面积可以通过调节基区的长度进行调节，而且可调节的范围很大。另外，本技术方案鳍式双极结型晶体管的形成方法与鳍式场效应晶体管的制备方法相兼容，能够有效整合制备工艺，以降低生产成本 和生产周期。
进一步，对基区、发射区和集电区进行原位掺杂，可以避免离子注入带来的掺杂不均的缺点，而得到均匀的掺杂的基区、发射区和集电区，有利于得到性能均一稳定的鳍式双极结型晶体管。使用离子注入法进行掺杂，掺杂后需要进行热处理来激活杂质离子，但热处理会带来离子的扩散，离子扩散后会导致PN结位置的变动。使用原位掺杂可以避免热处理带来的PN结位置的变动问题。
本发明还提供一种鳍式双极结型晶体管，包括：基底；位于所述基底上的鳍部，所述鳍部为基区；所述鳍部包括相互隔开的第一区和第二区；位于所述第一区上的集电区；位于所述第二区上的发射区。
可选的，所述鳍式双极结型晶体管为NPN型晶体管，所述鳍部的材料为SiGe，掺杂的杂质为p型杂质；所述集电区和发射区的材料SiC，掺杂的杂质为n型杂质；
或者，所述鳍式双极结型晶体管为NPN型晶体管，所述鳍部的材料为SiGe，掺杂的杂质为p型杂质；所述集电区和发射区的材料SiC，掺杂的杂质为n型杂质。
可选的，所述n型杂质为磷或砷，所述p型杂质为硼或镓。
与现有技术相比，本发明具有以下优点：
所述鳍部掺杂有杂质作为基区，相对于现有技术，形成的基区与发射区的接触面积大，基区与发射区之间形成的PN结面积也很大，较大的PN结面积能够提高所述晶体管的信号放大能力。基区与发射区之间形成的PN结的面积还可以通过调节发射区的长度进行调节，而且可调节的范围很大。
本发明还提供另一种鳍式双极结型晶体管，包括：基底；位于所述基底上的鳍部，所述鳍部为发射区，且所述鳍部包括相接触的第一区和第二区；位于所述第一区上的基区；位于所述第二区上集电区，所述集电区与鳍部之 间形成有绝缘体层。
可选的，所述第一区和第二区的长度之和小于鳍部的长度。
可选的，所述鳍式双极结型晶体管为NPN型晶体管，所述鳍部和集电区的材料为SiC，掺杂的杂质为n型杂质，所述基区的材料为SiGe，掺杂的杂质为p型杂质；
或者，所述鳍式双极结型晶体管为PNP型晶体管，所述基区的材料为SiC，掺杂的杂质为n型杂质，所述鳍部和集电区的材料为SiGe，掺杂的杂质为p型杂质。
可选的，所述n型杂质为磷或砷，所述p型杂质为硼或镓。
与现有技术相比，本发明具有以下优点：
所述鳍部掺杂有杂质作为发射区，相对于现有技术，形成的发射区与基区的接触面积大，发射区与基区之间形成的PN结面积也很大，较大的PN结面积能够提高所述晶体管的信号放大能力。PN结的面积可以通过调节基区的长度进行调节，而且可调节的范围很大。
附图说明
图1A至图3C是现有技术中制备鳍式双极结型晶体管的方法的结构示意图；
图3D是显示现有技术中鳍式双极结型晶体管的PN结面积的示意图；
图4A至图6B是本发明第一具体实施例的制备鳍式双极结型晶体管的方法的结构示意图；
图7A至图8B是本发明第三具体实施例的制备鳍式双极结型晶体管的方法的结构示意图。
具体实施方式
为使本发明的上述目的、特点和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
第一具体实施例
本实施例将详细描述制备鳍式双极结型晶体管的方法。
图4A至图6B是本具体实施例的制备鳍式双极结型晶体管的方法的结构示意图，下面将结合图4A至图6B对本发明的第一实施例进行详细说明。
首先参考图4A-4C，提供基底201；在所述基底201上形成掺杂有杂质的鳍部202，作为基区，且所述鳍部202包括相互隔开的第一区2021和第二区2023。
图4A为在基底201上形成了掺杂有杂质的鳍部202的立体结构示意图，图4B为图4A中切线A-A’所切平面的剖面图，图4C为图4A中切线B-B’所切平面的剖面图。
在具体实施例中，所述基底201的材料可以为硅、硅锗、绝缘体上硅（silicon on insulator，简称SOI），在其他实施例中，也可以为本领域所熟知的其他常规的半导体材料。
在具体实施例中，使用图形化基底201的方法形成鳍部202或采用外延生长形成所述鳍部202。使用图形化基底201以形成所述鳍部202时，基底201与鳍部202之间无分界线，图4A-4C为描述方便，形成了界线以示区分。
所述在基底201上外延生长形成所述鳍部202的方法为：先在基底201上形成图形化的掩膜层，图形化的掩膜层定义了鳍部202的位置；以图形化的掩膜层为掩膜，采用外延生长法在所述基底201上形成鳍部202。
所述鳍部202根据欲形成的鳍式双极结型晶体管类型掺杂有杂质以形成基区。在具体实施例中，所述鳍式双极结型晶体管为PNP型晶体管，所述鳍部202的材料为SiC，掺杂的杂质为n型杂质。在其他实施例中，所述鳍式双极结型晶体管为NPN型晶体管，所述鳍部202的材料为SiGe，掺杂的杂质为p型杂 质。在具体实施例中，所述n型杂质为磷或砷，在其他实施例中，也可以为其他本领域所熟知的其他n型杂质材料。在具体实施例中，所述p型杂质为硼或镓，在其他实施例中，也可以为其他本领域所熟知的其他p型杂质材料。在其他实施例中，所述鳍部202的材料可以为本领域所熟知的、满足鳍式双极结型晶体管类型要求的任意材料。
在具体实施例中，对所述鳍部202进行掺杂的方法可以是：使用图形化基底201的方法形成鳍部202，然后在形成所述鳍部202后，对所述鳍部202进行掺杂；或采用外延生长形成所述鳍部202，然后在形成所述鳍部202期间进行原位掺杂，或者在形成所述鳍部202后，对所述鳍部202进行掺杂。
在具体实施例中，在形成所述鳍部202后，对所述鳍部202进行掺杂的方法可以为离子注入或热扩散等本领域所熟知的掺杂方法。使用原位掺杂，可以避免离子注入带来的掺杂不均的缺点，以得到均匀掺杂的鳍部202，有利于得到性能均一稳定的鳍式双极结型晶体管。使用离子注入法进行掺杂，掺杂后需要进行热处理来激活杂质离子，但热处理会引起离子的扩散，离子扩散后会导致PN结位置的变动。使用原位掺杂可以避免热处理带来的PN结位置的变动问题。
参照图4A和4C，所述鳍部202包括第一区2021和第二区2023，为在鳍部202基区上形成接触电极，鳍部202上还包括第三区2022。在实际情况中，所述第一区2021、第二区2023和第三区2022之间并无界线，但为描述方便，图5中用线条将其相互分开。在其他实施例中第一区2021和第二区2023可在鳍部202上任意分布。
参考图5A和图5B，在所述第一区2021上形成集电区；在所述第二区2023上形成发射区。所述集电区的掺杂类型与鳍部的掺杂类型相反，所述发射区的掺杂类型与鳍部的掺杂类型相反。
图5A为在第一区2021上形成了集电区、在第二区2023上形成了的发射区 的立体结构示意图，图5B为图5A中切线A-A’所切平面的剖面图。
在具体实施例中，所述集电区203的形成方法包括：使用外延生长法、化学气相沉积或物理气相沉积在所述第一区2021上形成集电区材料层；在形成所述集电区材料层期间进行原位掺杂，或在形成所述集电区材料层后，对所述集电区材料层进行掺杂，形成集电区203。
所述发射区204的形成方法包括：使用外延生长法、化学气相沉积或物理气相沉积在第二区2023上形成发射区材料层；在形成所述发射区材料层期间进行原位掺杂，或在形成所述发射区材料层后，对所述发射区材料层进行掺杂，形成发射区204。
使用原位掺杂形成发射区和集电区，可以避免离子注入带来的掺杂不均的缺点，而得到均匀的掺杂，有利于得到性能均一稳定的鳍式双极结型晶体管。使用离子注入法进行掺杂，掺杂后需要进行热处理来激活杂质离子，但热处理会带来离子的扩散，离子扩散后会导致PN结位置的变动。使用原位掺杂可以避免热处理带来的PN的位置的变动问题，由于该方法形成的双极结型晶体管基区即为在基底上形成的鳍部202，PN结形成于该鳍部202第一区2021和第二区2023的侧表面和上表面，其位置固定，避免了PN结位置的变动。若在形成所述集电区材料层和发射区材料层后，对所述集电区材料层和发射区材料层进行掺杂，应当控制好掺杂工艺参数，防止掺杂的杂质进入鳍部202而对其造成影响。
在第一实施例中，集电区材料层和发射区材料层的材料相同，因此在同一工艺中，在第一区2021上形成集电区材料层、第二区2023上形成发射区材料层；之后，在同一工艺中对集电区材料层和发射区材料层进行掺杂，形成发集电区203和发射区204。在其他实施例中，集电区203和发射区204可以分别在不同的工艺中形成，具体可以为：在第一区2021上形成集电区材料层，对集电区材料层进行掺杂，形成集电区203；然后，在第二区2023上形成发射 区材料层，对发射区材料层进行掺杂，形成发射区204。形成集电区203和发射区204的顺序可以互换。
图5A所示的结构示意图为使用外延生长法在所述鳍部上形成的集电区材料层和发射区材料层，外延生长在特定方向上具有选择性生长的特性，图5A中仅示意出外延沉积形成的集电区材料层和发射区材料层的形状，图示中的形状不构成对集电区材料层和发射区材料层形状的限制。当使用化学气相沉积或物理气相沉积形成基区材料层时，集电区材料层和发射区材料层的形状会随之发生相应的变化。本发明中集电区材料层和发射区材料层的形状不构成对本发明技术方案的限制。在具体实施例中，所述鳍式双极结型晶体管为PNP型晶体管，所述鳍部202的材料为SiC，掺杂的杂质为n型杂质，集电区203和发射区204的材料为SiGe，掺杂的杂质为p型杂质。在其他实施例中，所述鳍式双极结型晶体管为NPN型晶体管，所述鳍部202的材料为SiGe，掺杂的杂质为p型杂质，集电区203和发射区204的材料为SiC，掺杂的杂质为n型杂质。在具体实施例中，所述n型杂质为磷或砷，在其他实施例中，也可以为其他本领域所熟知的其他n型杂质材料。在具体实施例中，所述p型杂质为硼或镓，在其他实施例中，也可以为其他本领域所熟知的其他p型杂质材料。在其他实施例中，只要满足可形成所需类型的鳍式双极结型晶体管，可以根据需要任意选择本领域所熟知的材料以形成集电区203和发射区204。
参照图5B，图中的虚线为发射区204底部的边界线，其被鳍部202挡住。参照图5A和图5B，基区与发射区204之间形成的PN结的面积为S2=L*H*2+L*W，其中，L为发射区204的长度，W为鳍部202的宽度，H为鳍部202与发射区204接触部分的高度。由于L远大于W，因此S2远大于现有技术的S1。较大的基区和发射区PN结面积能够提高所述晶体管的信号放大能力。基区与发射区204之间形成的PN结的面积还可以通过调节发射区204的长度L进行调节，而且可调节的范围很大。
使用原位掺杂形成集电区203和发射区204，由于该方法形成的鳍式双极结型晶体管的基区即为在基底201上形成的具有掺杂的鳍部202，鳍式双极结型晶体管的PN结形成于第一区2021和第二区2023的侧表面和上表面，其位置固定，避免了PN结位置的变动。
参照图6A和6B，在具体实施例中，形成集电区203和发射区204后，在所述集电区203上形成接触电极205、发射区204上形成接触电极205，和在第三区2022上形成接触电极205。在具体实施例中，接触电极205的材料为W。图6B为图6A中切线A-A’所切平面的剖面图。
第三区2022上形成的接触电极205不与集电区203和发射区204相接触，在具体实施例中，先在第三区2022上形成的图像化的掩膜层，然后以掩膜层为掩膜，在第三区上形成接触电极205。
第二具体实施例
本实施例为鳍式双极结型晶体管的实施例。
参照图5A-6B，鳍式双极结型晶体管包括：基底201；位于所述基底201上的鳍部202，所述鳍部202为基区；所述鳍部202包括相互隔开的第一区2021和第二区2023；位于所述第一区2021上的集电区；位于所述第二区上2023的发射区。
参照图6A和6B，所述鳍部202还包括位于第一区2021和第二区2023之间的第三区2022。
在具体实施例中，所述基底201的材料可以为硅、硅锗、绝缘体上硅，在其他实施例中，也可以为本领域所熟知的其他常规的半导体材料。
在具体实施例中，所述鳍式双极结型晶体管为PNP型晶体管，所述鳍部202的材料为SiC，掺杂的杂质为n型杂质。在其他实施例中，所述鳍式双极结型晶体管为NPN型晶体管，所述鳍部202的材料为SiGe，掺杂的杂质为p型杂质。在具体实施例中，所述n型杂质为磷或砷，在其他实施例中，也可以为其他本 领域所熟知的其他n型杂质材料。在具体实施例中，所述p型杂质为硼或镓，在其他实施例中，也可以为其他本领域所熟知的其他p型杂质材料。在其他实施例中，所述鳍部202的材料可以为本领域所熟知的、满足鳍式双极结型晶体管类型要求的任意材料。
在具体实施例中，所述鳍式双极结型晶体管为PNP型晶体管，所述鳍部202的材料为SiC，掺杂的杂质为n型杂质，集电区203和发射区204的材料为SiGe，掺杂的杂质为p型杂质；或者所述鳍式双极结型晶体管为NPN型晶体管，所述鳍部202的材料为SiGe，掺杂的杂质为p型杂质，集电区203和发射区204的材料为SiC，掺杂的杂质为n型杂质。在具体实施例中，所述n型杂质为磷或砷，在其他实施例中，也可以为其他本领域所熟知的其他n型杂质材料。在具体实施例中，所述p型杂质为硼或镓，在其他实施例中，也可以为其他本领域所熟知的其他p型杂质材料。在其他实施例中，只要满足可形成所需类型的鳍式双极结型晶体管，可以根据需要任意选择本领域所熟知的材料以形成集电区203和发射区204。
在具体实施例中，在所述集电区203上形成有接触电极205、发射区204上形成有接触电极205，和第三区2022上形成有接触电极205。在具体实施例中，接触电极205的材料为W。
第三具体实施例
本实施例将详细描述制备鳍式双极结型晶体管的方法。
图7A至图8B是本具体实施例的制备鳍式双极结型晶体管的结构示意图，下面将结合图7A至图8B，对本发明的技术方案进行详细说明。
首先参考图7A-7C，提供基底301；在基底301上形成掺杂有杂质的鳍部302，作为发射区，且所述鳍部302包括相接触的第一区3021和第二区3022。
在具体实施例中，所述第一区3021和第二区3022的总长度小于所述鳍部302的长度，以便在鳍部302上预留空间，并在鳍部302上形成接触电极；如果 无需为接触电极的形成预留空间，则所述第一区3021和第二区3022的总长度不必小于所述鳍部302的长度。
图7A为在具体实施例中在基底301上形成了鳍部302的立体结构示意图，图7B为图7A中切线A-A’所切平面的剖面图，图7C为图7A中切线B-B’所切平面的剖面图。由于所述第一区3021和第二区3022的总长度小于所述鳍部302的长度，所述鳍部302上还有第三区3023。图7A所示第一区3021的一端与鳍部302的一端对齐，在其他实施例中，只要满足第一区3021和第二区3022相互接触，其位置可以任意分布。
该步骤参照第一具体实施例的步骤S1和S2，不同之处仅在于鳍部302掺杂后作为发射区，因此，掺杂的杂质类型与第一具体实施例中的相反。以及，第一区3021和第二区3022相接触。
参照图8A-8B，在所述第一区3021上形成基区303；在第二区3022上形成绝缘体层，然后在绝缘体层上形成集电区304。所述基区303的掺杂类型与鳍部的掺杂类型相反，所述集电区的掺杂类型与鳍部的掺杂类型相同。
所述基区303的形成方法参照第一具体实施例中集电区203或发射区204的形成方法，差别仅在于掺杂的杂质类型相反。
所述集电区304的形成方法包括：在鳍部302的第二区3022上形成绝缘体层（未示出）；使用外延生长法、化学气相沉积或物理气相沉积在绝缘体层上形成集电区材料层；在形成所述集电区材料层期间进行原位掺杂，或在形成所述集电区材料层后，对所述集电区材料层进行掺杂，形成集电区304。
由于基区材料层和集电区材料层可能不同，且掺杂的杂质不同，所以可采用先图形化的第一掩膜层只暴露出第一区3021，然后在第一区3021上形成基区303。形成基区303后，去除所述第一掩膜层，并形成只暴露出第二区3022的第二掩膜层，在第二区3022上形成绝缘体层和绝缘体层上的集电区304。在其他实施例中，形成基区303和集电区304的先后顺序可以不同。
其他信息例如关于基区的材料、集电区的材料、发射区的材料，以及它们中掺杂的杂质等可以参考第一实施例。
第四具体实施例
本实施例为鳍式双极结型晶体管的实施例。
参照图8A-8B，鳍式双极结型晶体管包括：基底301；位于所述基底301上的鳍部302，所述鳍部302为发射区，且所述鳍部302包括相接触的第一区3021和第二区3022；位于所述第一区3021上的基区303；位于所述第二区上的集电区304，所述集电区304与鳍部302之间形成有绝缘体层。所述基区303的掺杂类型与鳍部302的掺杂类型相反，所述集电区304的掺杂类型与鳍部302的掺杂类型相同。
在具体实施例中，所述第一区3021和第二区3022的总长度小于所述鳍部302的长度；以便在鳍部302上留下空间以形成鳍部302的接触电极。
基区303和集电区304，所述基区303位于所述鳍部的第一区3021，所述集电区304位于第二区3022上，所述集电区304与鳍部302之间形成有绝缘体层。
在具体实施例中，所述基底301的材料可以为硅、硅锗、绝缘体上硅，在其他实施例中，也可以为本领域所熟知的其他常规的半导体材料。
在具体实施例中，所述鳍式双极结型晶体管为PNP型晶体管，所述鳍部302和集电区304的材料SiGe，掺杂的杂质为p型杂质，在具体实施例中，所述p型杂质为硼或镓，在其他实施例中，也可以为其他本领域所熟知的其他p型杂质材料。在其他实施例中，所述鳍部302和集电区304的材料可以为本领域所熟知的、满足鳍式双极结型晶体管类型要求的任意材料。基区303的材料为SiC，掺杂的杂质为n型杂质。在具体实施例中，所述n型杂质为磷或砷，在其他实施例中，也可以为其他本领域所熟知的其他n型杂质材料。所述基区303的材料也可以为本领域所熟知的、满足鳍式双极结型晶体管类型要求的任意材料。
在其他实施例中，所述鳍式双极结型晶体管为NPN型晶体管，所述鳍部 302和集电区304的材料为SiC，掺杂的杂质为n型杂质。在具体实施例中，所述n型杂质为磷或砷，在其他实施例中，也可以为其他本领域所熟知的其他n型杂质材料。在其他实施例中，所述鳍部302和集电区304的材料可以为本领域所熟知的、满足鳍式双极结型晶体管类型要求的任意材料。基区303的材料为SiGe，掺杂的杂质为p型杂质，在具体实施例中，所述p型杂质为硼或镓，在其他实施例中，也可以为其他本领域所熟知的其他p型杂质材料。所述基区303的材料也可以为本领域所熟知的、满足鳍式双极结型晶体管类型要求的任意材料。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (20)
1.一种鳍式双极结型晶体管的形成方法，其特征在于，包括：
提供基底;
在所述基底上形成掺杂有杂质的鳍部，作为基区，且所述鳍部包括相互隔开的第一区和第二区；
在所述第一区上形成集电区；
在所述第二区上形成发射区。
2.如权利要求1所述的鳍式双极结型晶体管的形成方法，其特征在于，在所述第一区上形成集电区的方法包括：
使用外延生长法、化学气相沉积或物理气相沉积在所述第一区上形成集电区材料层；
在形成所述集电区材料层期间进行原位掺杂，或在形成所述集电区材料层后，对所述集电区材料层进行掺杂；
在所述第二区上形成发射区的方法包括：
使用外延生长法、化学气相沉积或物理气相沉积在第二区上形成发射区材料层；
在形成所述发射区材料层期间进行原位掺杂，或在形成所述发射区材料层后，对所述发射区材料层进行掺杂。
3.如权利要求1所述的鳍式双极结型晶体管的形成方法，其特征在于，在所述基底上形成掺杂有杂质的鳍部的方法为：
使用图形化基底的方法形成鳍部；
在形成所述鳍部后，对所述鳍部进行掺杂。
4.如权利要求1所述的鳍式双极结型晶体管的形成方法，其特征在于，在所述基底上形成掺杂有杂质的鳍部的方法为：
采用外延生长形成鳍部，在形成所述鳍部期间进行原位掺杂；或在形成所述鳍部后，对所述鳍部进行掺杂。
5.如权利要求1所述的鳍式双极结型晶体管的形成方法，其特征在于，所述鳍式双极结型晶体管为PNP型晶体管，所述鳍部的材料为SiC，掺杂的杂质为n型杂质；所述集电区和发射区的材料为SiGe，掺杂的杂质为p型杂质；
或者，所述鳍式双极结型晶体管为NPN型晶体管，所述鳍部的材料为SiGe，掺杂的杂质为p型杂质；所述集电区和发射区的材料SiC，掺杂的杂质为n型杂质。
6.如权利要求5所述的鳍式双极结型晶体管的形成方法，其特征在于，所述n型杂质为磷或砷，所述p型杂质为硼或镓。
7.一种鳍式双极结型晶体管的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成掺杂有杂质的鳍部，作为发射区，且所述鳍部包括相接触的第一区和第二区；
在所述第一区上形成基区；
在第二区上形成绝缘体层，然后在绝缘体层上形成集电区。
8.如权利要求7所述的鳍式双极结型晶体管的形成方法，其特征在于，所述第一区和第二区的长度之和小于鳍部的长度。
9.如权利要求7所述的鳍式双极结型晶体管的形成方法，其特征在于，在所述第一区上形成基区的形成方法包括：
使用外延生长法、化学气相沉积或物理气相沉积在所述第一区形成基区材料层；
在形成所述基区材料层期间进行原位掺杂，或在形成所述基区材料层后，对所述基区材料层进行掺杂，形成基区；
在所述第二区上形成集电区的形成方法包括：
在鳍部的第二区上形成绝缘体层；
使用外延生长法、化学气相沉积或物理气相沉积在绝缘体层上形成集电区材料层；
在形成所述集电区材料层期间进行原位掺杂，或在形成所述集电区材料层后，对所述集电区材料层进行掺杂，形成集电区。
10.如权利要求7所述的鳍式双极结型晶体管的形成方法，其特征在于，在所述基底上形成掺杂有杂质的鳍部的方法为：使用图形化基底的方法形成鳍部；
在形成所述鳍部后，对所述鳍部进行掺杂。
11.如权利要求7所述的鳍式双极结型晶体管的形成方法，其特征在于，在所述基底上形成掺杂有杂质的鳍部的方法为：
采用外延生长形成鳍部，在形成所述鳍部期间进行原位掺杂；或在形成所述鳍部后，对所述鳍部进行掺杂。
12.如权利要求7所述的鳍式双极结型晶体管，其特征在于，所述鳍式双极结型晶体管为NPN型晶体管，所述鳍部和集电区的材料为SiC，掺杂的杂质为n型杂质；所述基区的材料为SiGe，掺杂的杂质为p型杂质；
或者，所述鳍式双极结型晶体管为PNP型晶体管，所述基区的材料为SiC，掺杂的杂质为n型杂质；所述鳍部和集电区的材料为SiGe，掺杂的杂质为p型杂质。
13.如权利要求12所述的鳍式双极结型晶体管的形成方法，其特征在于，所述n型杂质为磷或砷，所述p型杂质为硼或镓。
14.一种鳍式双极结型晶体管，其特征在于，包括：
基底；
位于所述基底上的鳍部，所述鳍部为基区；所述鳍部包括相互隔开的第一区和第二区；
位于所述第一区上的集电区；
位于所述第二区上的发射区。
15.如权利要求14所述的鳍式双极结型晶体管，其特征在于，所述鳍式双极结型晶体管为NPN型晶体管，所述鳍部的材料为SiGe，掺杂的杂质为p型杂质；所述集电区和发射区的材料SiC，掺杂的杂质为n型杂质；
或者，所述鳍式双极结型晶体管为NPN型晶体管，所述鳍部的材料为SiGe，掺杂的杂质为p型杂质；所述集电区和发射区的材料SiC，掺杂的杂质为n型杂质。
16.如权利要求15所述的鳍式双极结型晶体管的形成方法，其特征在于，所述
n型杂质为磷或砷，所述p型杂质为硼或镓。
17.一种鳍式双极结型晶体管，其特征在于，包括：
基底；
位于所述基底上的鳍部，所述鳍部为发射区，且所述鳍部包括相接触的第一区和第二区；
位于所述第一区上的基区；
位于所述第二区上集电区，所述集电区与鳍部之间形成有绝缘体层。
18.如权利要求17所述的鳍式双极结型晶体管的形成方法，其特征在于，所述第一区和第二区的长度之和小于鳍部的长度。
19.如权利要求17所述的鳍式双极结型晶体管，其特征在于，所述鳍式双极结型晶体管为NPN型晶体管，所述鳍部和集电区的材料为SiC，掺杂的杂质为n型杂质，所述基区的材料为SiGe，掺杂的杂质为p型杂质；
或者，所述鳍式双极结型晶体管为PNP型晶体管，所述基区的材料为SiC，掺杂的杂质为n型杂质，所述鳍部和集电区的材料为SiGe，掺杂的杂质为p型杂质。
20.如权利要求19所述的鳍式双极结型晶体管的形成方法，其特征在于，所述n型杂质为磷或砷，所述p型杂质为硼或镓。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310156946.2A CN104124152B (zh) | 2013-04-28 | 2013-04-28 | 鳍式双极结型晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310156946.2A CN104124152B (zh) | 2013-04-28 | 2013-04-28 | 鳍式双极结型晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104124152A true CN104124152A (zh) | 2014-10-29 |
| CN104124152B CN104124152B (zh) | 2016-12-28 |
Family
ID=51769522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310156946.2A Active CN104124152B (zh) | 2013-04-28 | 2013-04-28 | 鳍式双极结型晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104124152B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106952950A (zh) * | 2016-01-06 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 双极型晶体管及其形成方法 |
| CN107180861A (zh) * | 2016-03-09 | 2017-09-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108695374A (zh) * | 2017-04-10 | 2018-10-23 | 中芯国际集成电路制造(上海)有限公司 | 双极型晶体管及其形成方法 |
| CN108878418A (zh) * | 2017-05-12 | 2018-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置、检测器件发热的方法及制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7834403B2 (en) * | 2007-08-13 | 2010-11-16 | Infineon Technologies Ag | Bipolar transistor FINFET technology |
-
2013
- 2013-04-28 CN CN201310156946.2A patent/CN104124152B/zh active Active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106952950A (zh) * | 2016-01-06 | 2017-07-14 | 中芯国际集成电路制造(上海)有限公司 | 双极型晶体管及其形成方法 |
| CN107180861A (zh) * | 2016-03-09 | 2017-09-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN107180861B (zh) * | 2016-03-09 | 2020-10-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108695374A (zh) * | 2017-04-10 | 2018-10-23 | 中芯国际集成电路制造(上海)有限公司 | 双极型晶体管及其形成方法 |
| CN108878418A (zh) * | 2017-05-12 | 2018-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置、检测器件发热的方法及制造方法 |
| CN108878418B (zh) * | 2017-05-12 | 2021-02-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置、检测器件发热的方法及制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104124152B (zh) | 2016-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9673294B2 (en) | Bipolar transistor structure and a method of manufacturing a bipolar transistor structure | |
| CN103187438B (zh) | 鳍式bjt | |
| US8847224B2 (en) | Fin-based bipolar junction transistor and method for fabrication | |
| CN104979344A (zh) | 用于创建具有降低表面电场效果的具有在体衬底上的横向集电极的高电压互补bjt的方法 | |
| CN102088029B (zh) | SiGe BiCMOS工艺中的PNP双极晶体管 | |
| CN104124152A (zh) | 鳍式双极结型晶体管及其形成方法 | |
| CN106571359A (zh) | 静电放电保护结构及其形成方法 | |
| CN105633147A (zh) | 隧穿场效应晶体管及其制造方法 | |
| US10665702B2 (en) | Vertical bipolar transistors | |
| CN102412274A (zh) | 锗硅hbt工艺中垂直寄生型pnp器件及制造方法 | |
| CN104124153A (zh) | 鳍式双极结型晶体管及其形成方法 | |
| CN102386218B (zh) | BiCMOS工艺中的垂直寄生型PNP器件及其制造方法 | |
| CN102412284B (zh) | 锗硅hbt工艺中垂直寄生型pnp三极管及其制造方法 | |
| US7811894B2 (en) | Bipolar junction transistor and manufacturing method thereof | |
| CN102412283B (zh) | 锗硅hbt器件及其制造方法 | |
| US10290630B2 (en) | BiCMOS integration with reduced masking steps | |
| CN102412275A (zh) | 锗硅BiCMOS工艺中纵向PNP器件及制作方法 | |
| CN102412285A (zh) | 一种锗硅异质结三极管器件结构及其制造方法 | |
| CN102412279B (zh) | 锗硅bicmos工艺中垂直寄生型pnp三极管及制造方法 | |
| CN103178086B (zh) | 一种SiGe HBT工艺中的VPNP器件及其制造方法 | |
| CN103094328B (zh) | 一种SiGe BiCMOS工艺中的寄生PNP器件结构及其制造方法 | |
| CN102916041B (zh) | 基于soi的锗硅异质结双极晶体管及其制作方法 | |
| CN102412291B (zh) | 锗硅BiCMOS工艺中的可变电容及制造方法 | |
| CN103050520B (zh) | 一种SiGe HBT器件及其制造方法 | |
| CN104205336B (zh) | 具有浅层向外扩散p+发射极区的锗化硅异质结双极晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |