锗硅HBT器件及其制造方法
技术领域
本发明涉及一种半导体集成电路器件,特别是涉及一种锗硅HBT(SiGeHBT)器件。
背景技术
在射频(RF,radio frequency)应用中,需要越来越高的器件特征频率(cutoff frequency,即截止频率)。
RF CMOS工艺虽可实现较高频率,但仍难以完全满足射频要求,如很难实现40GHz以上的特征频率,而且其成本非常高。
化合物半导体(compound semiconductor)可实现非常高的特征频率,但存在材料成本高、尺寸小的缺点,加上大多数化合物半导体有毒,限制了其应用。
HBT(heterojunction bipolar transistor,异质结双极晶体管)则是超高频器件的很好选择。HBT由宽禁带的发射区,重掺杂、带隙较小的基区和宽禁带的集电区材料组成。例如,发射区由硅构成、基区由锗硅构成、集电区由硅构成的锗硅HBT。锗硅HBT的基区能带间隙比发射区小,提高了发射区的载流子注入效率,增大器件的电流放大倍数;并且利用基区的高掺杂,降低基区电阻,提高特征频率;另外与硅集成电路工艺高度兼容,因此锗硅HBT已经成为超高频器件的主力军。
请参阅图1a,这是一种现有的锗硅HBT的示意图。硅衬底11中具有埋层13、隔离结构14和集电区16。其中,埋层11在硅衬底11的内部(不在表面)。隔离结构14为介质,且其底部在埋层13之中。集电区16在隔离结构14之间,且其底部也在埋层13之中。硅衬底11之上具有表面隔离结构15(介质)和锗硅基区外延层18。其中,表面隔离结构15在隔离结构14之上。锗硅基区外延层18在集电区16、隔离结构14和表面隔离结构15之上。锗硅基区外延层18在硅材料(集电区16)之上的部分为单晶材料,称为单晶锗硅基区外延层18a;锗硅基区外延层18在非硅材料(隔离结构14、表面隔离结构15)之上的部分为多晶材料,称为多晶锗硅基区外延层18b。在单晶锗硅基区外延层18a之上具有发射极20,发射极20通常为多晶硅材料,且呈现上宽下窄的T型结构。在T形发射极20的肩膀部位下方、且在单晶锗硅基区外延层18a的上方具有介质19。在单晶锗硅基区外延层18a之上、且在介质19和发射极20的两侧具有侧壁21(介质)。
所述锗硅基区外延层18(包括单晶锗硅基区外延层18a和多晶锗硅基区外延层18b)具体又包括三层,如图1b所示,自上而下分别是:覆盖层181、锗硅层182和缓冲层183。
请参阅图2b,现有的锗硅HBT器件中,覆盖层181为n型掺杂的硅材料。锗硅层182为锗硅材料,自上而下分为四个部分,分别是第一n型掺杂、p型掺杂、第二n型掺杂、未掺杂,在图2b中分别标为①、②、③、④。所述第一n型掺杂部分及其下方的p型掺杂部分之间的分界线称为EB结,就是发射区20和基区18之间的PN结。图2b中未表现出CB结,即集电区16和基区18之间的PN结,这将由集电区16中的n型杂质扩散到锗硅基区外延层18来实现。锗硅基区外延层18中EB结与CB结之间的部分是实际的基区。缓冲层183为不掺杂的硅材料。
现有的锗硅HBT器件的制造方法包括如下步骤:
第1步,在硅衬底11中刻蚀出沟槽,就是图1中隔离结构14的位置,例如采用浅槽隔离(STI)工艺。
第2步,在所刻蚀沟槽的底部通过离子注入工艺形成埋层13,此时埋层可能为两个独立的部分,再经过退火工艺,使埋层13在硅衬底11的中间相连接。
第3步,以介质材料填充所刻蚀沟槽,例如采用STI工艺。
第4步,在硅衬底11中且在隔离结构14之间以离子注入工艺注入n型杂质形成集电区16。
第5步,在硅衬底11的表面淀积一层介质,并通过光刻和刻蚀工艺在所淀积的介质层上形成基区窗口,就是图1中锗硅基区外延层18与硅衬底11(集电区16)和隔离结构14相接触的部位,残留的介质作为表面隔离结构15。
第6步,在硅片表面通过外延工艺生长出锗硅基区外延层18,外延工艺中掺杂p型杂质(例如硼),该锗硅基区外延层18与硅(即集电区16)相接触的部位形成了单晶锗硅基区外延层18a,该锗硅基区外延层18与非硅材料相接触的部位(例如与介质材料相接触的部位)形成了多晶锗硅基区外延层18b。
第7步,在单晶锗硅基区外延层18a之上淀积一层介质层,并通过光刻和刻蚀工艺形成发射极窗口,即图1中T形发射极20的底部位置。
第8步,在硅片表面淀积一层多晶硅,并通过光刻和刻蚀工艺形成T形发射极20。剩余的第7步淀积的介质层就是图1中的介质19。这一步可以直接淀积具有n型杂质的多晶硅(在位掺杂),也可以先淀积未掺杂的多晶硅再进行n型杂质的离子注入。无论哪一种方式,随后都要进行退火工艺,以使得n型杂质在多晶硅中扩散均匀。
第9步,在硅片表面淀积一层介质,并通过干法反刻工艺形成位于介质19和发射极20两侧的侧墙21。
所述方法第8步在退火工艺前,沿图1中x轴硅片深度增加的方向的掺杂分布如图2a所示。就材料而言,只有锗硅层182为锗硅材料,其余均为硅材料。就掺杂而言,发射区(发射极20)为n型掺杂(例如为砷)。覆盖层181为p型掺杂(例如为硼)。锗硅层182自上而下分为两个部分,分别是p型掺杂部分和未掺杂部分,在图2a中分别标为①、②。缓冲层183未掺杂。集电区16为n型掺杂,其掺杂情况未图示。
所述方法第8步在退火工艺后,沿图1中x轴硅片深度增加的方向的掺杂分布如图2b所示。主要变化有两点:一是覆盖区181由退火前的p型掺杂变为退火后的n型掺杂。二是锗硅区182根据掺杂类型划分,由退火前的两部分变为退火后的四部分。这些变动是由于发射区20中的n型杂质扩散到基区18所致,整个锗硅HBT器件的EB结也是在退火工艺中形成。
采用锗硅HBT作为高频器件应用时,为了进一步提高特征频率,可以采用减薄基区和提高基区掺杂浓度这两个手段。但是,基区掺杂浓度的提高会带来EB结反向耐压降低的负面影响。而基区减薄对精确控制基区宽度也带来更高的要求,并且对工艺不稳定性的容忍度也减低。为了形成合适的基区宽度,一方面需要精确控制多晶硅退火工艺的温度和时间,使发射区中的n型杂质扩散进基区的深度适当。如果发射区中的n型杂质扩散进太少,电流增益会太小;反之则会造成增益太大,集电区和发射区的反向击穿电压BVceo太小,工艺稳定性不可控。另一方面,基区中的p型杂质也会在多晶硅退火工艺中产生扩散,这会导致基区变宽,直接影响截止频率,如何克服其影响将变得至关重要。
发明内容
本发明所要解决的技术问题是提供一种锗硅HBT器件,其采用优化的杂质掺杂设计,可以精确控制基区宽度,并提高了器件和工艺的稳定性。为此,本发明还要提供所述锗硅HBT器件的制造方法。
为解决上述技术问题,本发明锗硅HBT器件包括有锗硅基区外延层,所述锗硅基区外延层包括自上而下的覆盖层、锗硅层和缓冲层;
所述覆盖层为n型掺杂的硅材料;
所述锗硅层为锗硅材料,自上而下又分为三个部分,分别是第一n型掺杂部分、p型掺杂部分、第二n型掺杂部分;所述第一n型掺杂部分和p型掺杂部分之间的分界线作为EB结;所述p型掺杂部分和第二n型掺杂部分之间的分界线作为CB结;
所述缓冲层为n型掺杂的硅材料。
上述锗硅HBT器件的制造方法包括有外延生长形成锗硅基区外延层、淀积多晶硅形成T型发射极的步骤;
所述外延生长形成锗硅基区外延层的步骤中,在外延工艺中同时掺杂p型杂质和n型杂质,且所掺杂的p型杂质浓度高于所掺杂的n型杂质,以使得锗硅层的p型掺杂部分为p型掺杂,覆盖层、缓冲层、锗硅层的第一n型掺杂部分和第二n型掺杂部分为n型掺杂;
所述第一n型掺杂部分和p型掺杂部分之间的分界线形成了EB结;所述p型掺杂部分和第二n型掺杂部分之间的分界线形成了CB结;
所述淀积多晶硅形成T型发射极的步骤中,或者直接淀积具有n型杂质的多晶硅,或者先淀积未掺杂的多晶硅再进行n型杂质的离子注入,随后都要进行退火工艺,以使得n型杂质在多晶硅中扩散均匀。
本发明锗硅HBT器件及其制造方法通过优化基区的掺杂分布,在整个基区中掺杂n型杂质,藉由外延生长锗硅基区外延层的步骤中精确控制掺入n型杂质的浓度,与外延生长锗硅基区外延层的步骤中原本就存在的掺入p型杂质的纵向位置、浓度相配合,从而精确控制EB结和CB结的位置,也就精确控制了基区的宽度。这种制造工艺能增加器件和工艺稳定性,改善面内的均匀性,减少原本为控制EB结位置的热过程(退火温度、时间),可以精确控制锗硅HBT的EB结、CB结位置及两者的反向耐压。
附图说明
图1a是现有的锗硅HBT器件的剖面示意图;
图1b是图1a中基区的剖面示意图;
图2a是现有的锗硅HBT器件沿着x轴的剖面分布(多晶硅退火工艺前);
图2b是现有的锗硅HBT器件沿着x轴的剖面分布(多晶硅退火工艺后);
图3a是本发明锗硅HBT器件沿着x轴的剖面分布(多晶硅退火工艺前);
图3b是本发明锗硅HBT器件沿着x轴的剖面分布(多晶硅退火工艺后)。
图中附图标记说明:
11为硅衬底;13为埋层;14为隔离结构;15为表面隔离结构;16为集电区;18为锗硅基区外延层;18a为单晶锗硅基区外延层;18b为多晶锗硅基区外延层;181为覆盖层;182为锗硅层;183为缓冲层;19为介质;20为多晶硅发射极;21为侧壁。
具体实施方式
本发明锗硅HBT器件的主要结构未作变化,仍如背景技术部分所述及图1a、图1b所示。有变化的仅为锗硅基区外延层18中的掺杂类型。请参阅图3b,本发明锗硅HBT器件中,覆盖层181为n型掺杂的硅材料,其下表面与硅(集电区16)相接触。锗硅层182为锗硅材料,自上而下分为三个部分,分别是第一n型掺杂、p型掺杂、第二n型掺杂,在图3b中分别标为①、②、③。EB结就是所述第一n型掺杂部分及其下方的p型掺杂部分之间的分界线,就是发射区20和基区18之间的PN结。CB结为所述p型掺杂部分及其下方的第二n型掺杂部分之间的分界线,也就是集电区16和基区18之间的PN结。锗硅基区外延层18中且在EB结和CB结之间的区域为实际的基区。缓冲层183为n型掺杂的硅材料,其上表面与介质19的底面、T型发射极20的底面、侧壁21的底面相接触。整个基区18的n型掺杂杂质例如为砷、磷。
本发明锗硅HBT器件的制造方法的主要步骤未作变化,仍如背景技术部分所述。有变化的仅为以下步骤:
第6步,在硅片表面通过外延工艺生长出锗硅基区外延层18。现有方法在外延工艺中仅掺杂p型杂质(例如硼)。本发明所述方法在外延工艺中掺杂p型杂质和n型杂质(例如砷、磷)。所掺杂的p型杂质浓度高,用于控制基区18的掺杂浓度。所掺杂的n型杂质浓度低,用于调节EB结和CB结的位置。
第8步,在硅片表面淀积多晶硅并形成T形发射极20。这一步可以直接淀积具有n型杂质的多晶硅(在位掺杂),也可以先淀积未掺杂的多晶硅再进行n型杂质的离子注入。无论哪一种方式,随后都要进行退火工艺,以使得n型杂质在多晶硅中扩散均匀。现有方法是由该退火工艺来控制EB结在基区18中的位置(比如在锗硅层182中),其对退火的温度、时间和多晶硅中的掺杂浓度要求很高。本发明所述方法由于在基区18已掺入n型杂质,EB结的位置已经形成不需要依赖退火工艺来控制,因此对退火的温度和时间要求较低。
所述方法第6步需要在外延工艺中同时掺杂p型杂质、n型杂质,并需要控制杂质的纵向位置、浓度。这在工艺上可以通过如下方式实现:不同的杂质由通入不同气体源来实现;位置和浓度由外延生长过程中的相应时间段通入相应浓度的气体源来控制。
所述方法第8步的退火工艺,允许发射区20中的n型杂质扩散到覆盖层181,也允许其扩散到锗硅层182的第一n型掺杂部分,但不允许其扩散到锗硅层182的p型掺杂部分。这在工艺上可以通过控制退火时间和温度来实现。例如,为了实现少扩散,可以采用更低的退火温度。退火温度越低,杂质扩散的越慢,工艺上就越好实现和能够控制得更好。最终的杂质分布,可以通过SIMS(二次离子质谱仪)来确认,以保证它有没有扩散到锗硅层182的p型掺杂部分。
本发明所述方法第8步在退火工艺前,沿图1中x轴硅片深度增加的方向的掺杂分布如图3a所示。就材料而言,只有锗硅层182为锗硅材料,其余均为硅材料。就掺杂而言,发射区(发射极20)为n型掺杂(例如为砷)。覆盖层181为n型掺杂。锗硅层182自上而下分为三个部分,分别是第一n型掺杂部分、p型掺杂部分和第二n型掺杂部分,在图3a中分别标为①、②、③。此时EB结和CB结均已形成。缓冲层183为n型掺杂。集电区16为n型掺杂,其掺杂情况未图示。
所述方法第8步在退火工艺后,沿图1中x轴硅片深度增加的方向的掺杂分布如图3b所示。主要变化有两点:一是覆盖区181由退火前的较低浓度的n型掺杂变为退火后较高浓度的n型掺杂。二是锗硅区182根据掺杂类型划分在退火前后保持三部分不变,也就是EB结和CB结的位置均未改变,只是其中第一n型掺杂部分(图3a、图3b中均标为①)的n型掺杂浓度变高。这些变动是由于发射区20中的n型杂质扩散到基区18所致,整个锗硅HBT器件的EB结和CB结在退火工艺之前已形成,该退火工艺对EB结和CB结的位置没有影响。
本发明锗硅HBT器件中,EB结和CB结的位置是由锗硅层182中的p型杂质和n型杂质的纵向分布、浓度所决定的,与后续退火工艺无关,因而本发明的锗硅HBT器件精确控制了基区宽度。
本发明锗硅HBT器件的制造方法中,对多晶硅中的杂质进行扩散的退火工艺只要求实现多晶硅中的杂质分布均匀,并扩散进锗硅基区外延层中的覆盖层或锗硅层的第一n型掺杂部分即可。无需这一步退火来实现对EB结成型的控制。因此退火工艺的温度可降低,和/或退火时间可减少,大大提高工艺窗口,增加工艺稳定性。
以上仅为本发明的优选实施例,并不用于限定本发明。对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。