CN102412291B - 锗硅BiCMOS工艺中的可变电容及制造方法 - Google Patents

锗硅BiCMOS工艺中的可变电容及制造方法 Download PDF

Info

Publication number
CN102412291B
CN102412291B CN 201110052252 CN201110052252A CN102412291B CN 102412291 B CN102412291 B CN 102412291B CN 201110052252 CN201110052252 CN 201110052252 CN 201110052252 A CN201110052252 A CN 201110052252A CN 102412291 B CN102412291 B CN 102412291B
Authority
CN
China
Prior art keywords
trap
polysilicon layer
variable capacitance
shallow slot
injects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201110052252
Other languages
English (en)
Other versions
CN102412291A (zh
Inventor
钱文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN 201110052252 priority Critical patent/CN102412291B/zh
Publication of CN102412291A publication Critical patent/CN102412291A/zh
Application granted granted Critical
Publication of CN102412291B publication Critical patent/CN102412291B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种锗硅BiCMOS工艺中的可变电容,包括:N阱和P型多晶硅层。N阱形成于有源区中并和浅槽场氧底部的赝埋层相连并通过一深孔接触引出。多晶硅层形成于N阱上方并和N阱形成接触并形成一单边突变结,由所述单边突变结组成可变电容。本发明还公开了一种锗硅BiCMOS工艺中的可变电容的制造方法。本发明能改善可变电容的电压系数、提高可变电容的性能并能满足射频产品对可变电容的性能要求,能和锗硅BiCMOS工艺兼容并降低成本。

Description

锗硅BiCMOS工艺中的可变电容及制造方法
技术领域
本发明涉及半导体集成电路制造领域,特别是涉及一种锗硅BiCMOS工艺中的可变电容;本发明还涉及一种锗硅BiCMOS工艺中的可变电容的制造方法。
背景技术
可变电容是射频和模拟电路中广泛使用的一种无源器件,与普通电容不同,可变电容需要容值随外加电压的变化而变化。性能好的可变电容要求容值随外加电压呈线性反比关系,以方便电路设计。现有技术中常用的两种可变电容为MOS可变电容和结可变电容,这两种现有可变电容都不能实现容值与外加电压的反比线性关系,其中现有MOS可变电容的线性度更差。在现有结可变电容中,单边突变结的结电容与电压呈平方根反比关系,是可实现的可变电容中最接近反比线性关系的器件,而线性缓变结则呈立方根反比关系。因此高性能的可变电容应该制作成接近单边突变结的结可变电容。然而现有结电容绝大多数都是通过离子注入方式形成,都是缓变结,电容值和电压的反比线性关系都比较差,很难满足射频和模拟电路的需要。
发明内容
本发明所要解决的技术问题是提供一种锗硅BiCMOS工艺中的可变电容,能改善可变电容的电压系数、提高可变电容的性能并能满足射频产品对可变电容的性能要求,能和锗硅BiCMOS工艺兼容并降低成本;本发明所要解决的另一技术问题是提供一种锗硅BiCMOS工艺中的可变电容的制造方法。
为解决上述技术问题,本发明提供的锗硅BiCMOS工艺中的可变电容形成于硅衬底上,有源区由浅槽场氧隔离,可变电容包括:一N阱,形成于所述有源区中,所述N阱的深度大于所述浅槽场氧底部的深度;在所述浅槽场氧的底部形成有一N型赝埋层,所述赝埋层和所述N阱形成接触,在所述赝埋层顶部的所述浅槽场氧中形成有和所述赝埋层相接触的深孔接触,所述深孔接触为所述N阱的引出电极。一P型多晶硅层,形成于所述有源区表面并横向延伸到所述有源区周侧的所述浅槽场氧的上方,所述多晶硅层的掺杂浓度大于所述N阱的掺杂浓度,所述多晶硅层和所述N阱相接触并形成一单边突变结,由所述单边突变结组成可变电容;在所述多晶硅层上形成有金属接触,所述金属接触为所述多晶硅层的引出电极。
进一步的改进是,所述可变电容的容值由所述N阱的掺杂浓度决定,所述N阱的N型掺杂杂质包括多次不同注入能量的磷原子或砷原子,所述N阱的N型掺杂杂质的注入剂量1e12cm-2~5e14cm-2、注入能量为50KeV~500KeV。
进一步的改进是,所述多晶硅层的P型杂质的掺杂条件和锗硅BiCMOS工艺中的PMOS源漏注入的P型杂质的掺杂条件相同,所述PMOS源漏注入的P型杂质的注入剂量为大于1e15cm-2、注入能量为2keV~10keV、注入杂质为B或BF2
进一步的改进是,所述赝埋层的N型掺杂杂质的注入杂质为磷或砷、注入剂量为1e14cm-2~1e16cm-2、注入能量为1KeV~100KeV。
进一步的改进是,在所述多晶硅层的侧壁形成有侧墙。
为解决上述技术问题,本发明提供的锗硅BiCMOS工艺中的可变电容的制造方法包括如下步骤:
步骤一、在硅衬底上形成浅槽场氧的沟槽和有源区。
步骤二、在所述沟槽的底部进行N型离子注入形成一赝埋层。
步骤三、在所述沟槽中填入氧化硅形成所述浅槽场氧。
步骤四、在所述有源区中进行N型离子注入形成一N阱,所述N阱的深度大于所述浅槽场氧底部的深度,所述赝埋层和所述N阱在所述浅槽场氧的底部形成接触。
步骤五、在所述硅衬底表面上淀积多晶硅层,对所述多晶硅层进行刻蚀使所述多晶硅层覆盖于所述N阱上并横向延伸到所述N阱周侧的所述浅槽场氧上;采用离子注入工艺对所述多晶硅层进行P型掺杂,且所述多晶硅层的掺杂浓度大于所述N阱的掺杂浓度;所述多晶硅层和所述N阱相接触并形成一单边突变结,由所述单边突变结组成可变电容。
步骤六、在所述赝埋层顶部的所述浅槽场氧中形成一和所述赝埋层相接触的深孔接触,所述深孔接触为所述阱区的引出电极;在所述多晶硅层的上方形成金属接触,所述金属接触为所述多晶硅层的引出电极。
进一步的改进是,步骤二中所述赝埋层的N型离子注入的注入杂质为磷或砷、注入剂量为1e14cm-2~1e16cm-2、注入能量为1KeV~100KeV。
进一步的改进是,步骤四中所述N阱的N型离子注入按照不同注入能量分多步实现,所述N阱的N型离子注入的注入杂质为磷原子或砷原子、注入剂量1e12cm-2~5e14cm-2、注入能量为50KeV~500KeV。
进一步的改进是,步骤四中所述多晶硅层的P型杂质的离子注入工艺采用锗硅BiCMOS工艺中的PMOS源漏注入,所述PMOS源漏注入的P型杂质的注入剂量为大于1e15cm-2、注入能量为2keV~10keV、注入杂质为B或BF2
进一步的改进是,步骤五中还包括在所述多晶硅层的侧壁形成侧墙的步骤;以及在所述多晶硅层中进行硅化物生长的步骤。
现有技术中的结可变电容都是由离子注入形成的扩散结,近似于线性缓变结,结电容与外加电压呈立方根反比关系,与线性反比关系相差甚远,不满足射频电路的需求。作为射频工艺的典型代表,锗硅BiCMOS工艺中锗硅异质结双极晶体管工艺正广泛应用于射频技术中,锗硅异质结双极晶体管通常都采用多晶硅作为发射极。本发明正是利用锗硅异质结双极晶体管的P+掺杂的多晶硅发射极与N阱形成可变电容即本发明可变电容的多晶硅层和N阱分别采用锗硅异质结双极晶体管的多晶硅发射极与N阱。上述工艺形成的本发明可变电容的优点是:
1、由于硼在多晶硅中分布均匀,而且在多晶硅和单晶硅界面分布很陡峭,使得本发明可变电容接近单边突变结,该结电容与电压的相关性变成平方根反比关系,更加接近线性反比关系。
2、本发明可变电容的制造工艺能和锗硅BiCMOS工艺兼容,包括阱区形成、赝埋层制作、深孔接触、多晶硅发射极形成等。因此本发明可变电容能作为锗硅异质结双极晶体管应用的射频电路中的高性能、低成本的无源器件。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是本发明实施例可变电容的结构示意图;
图2-图9是本发明实施例制造方法中器件的结构示意图。
具体实施方式
如图1所示,是本发明实施例可变电容的结构示意图。本发明实施例锗硅BiCMOS工艺中的可变电容形成于硅衬底1上,有源区由浅槽场氧2隔离,可变电容包括:
一N阱7,形成于所述有源区中,所述N阱7的深度大于所述浅槽场氧2底部的深度。所述可变电容的容值由所述N阱7的掺杂浓度决定,所述N阱7的N型掺杂杂质包括多次不同注入能量的磷原子或砷原子,所述N阱7的N型掺杂杂质的注入剂量1e12cm-2~5e14cm-2、注入能量为50KeV~500KeV。
在所述浅槽场氧2的底部形成有一N型赝埋层5,所述赝埋层5的N型掺杂杂质的注入杂质为磷或砷、注入剂量为1e14cm-2~1e16cm-2、注入能量为1KeV~100KeV。所述赝埋层5和所述N阱7形成接触,在所述赝埋层5顶部的所述浅槽场氧2中形成有和所述赝埋层5相接触的深孔接触12,所述深孔接触12为所述N阱7的引出电极。
一P型多晶硅层9,形成于所述有源区表面并横向延伸到所述有源区周侧的所述浅槽场氧2的上方,所述多晶硅层9的掺杂浓度大于所述N阱7的掺杂浓度且所述多晶硅层9的P型杂质的掺杂条件和锗硅BiCMOS工艺中的PMOS源漏注入的P型杂质的掺杂条件相同,所述PMOS源漏注入的P型杂质的注入剂量为大于1e15cm-2、注入能量为2keV~10keV、注入杂质为B或BF2。在所述多晶硅层9的侧壁形成有侧墙10。所述多晶硅层9和所述N阱7相接触并形成一单边突变结,由所述单边突变结组成可变电容;在所述多晶硅层9上形成有金属接触13,所述金属接触13为所述多晶硅层9的引出电极。
如图2~图9所示,是本发明实施例制造方法中器件的结构示意图。本发明实施例锗硅BiCMOS工艺中的可变电容的制造方法包括如下步骤:
步骤一、如图2所示,在P型硅衬底1上依次淀积氧化硅3和氮化硅4,由所述氧化硅层3和氮化硅层4组成硬掩膜层。通过光刻和刻蚀制作形成浅槽场氧2的沟槽2A和有源区。
步骤二、如图2所示,利用所述硬质掩膜层的阻挡作用,在所述沟槽2A的底部进行低能量、高剂量的N型离子注入形成一赝埋层5。所述赝埋层5的N型离子注入的注入杂质为磷或砷、注入剂量为1e14cm-2~1e16cm-2、注入能量为1KeV~100KeV。
步骤三、如图3所示,去除所述硬质掩膜层并在所述沟槽2A中填入氧化硅形成所述浅槽场氧2。
步骤四、如图3所示,生长一牺牲氧化硅层,利用N阱光刻工艺打开可变电容的有源区,并在可变电容的有源区中进行N型离子注入形成一N阱7,所述N阱7的深度大于所述浅槽场氧2底部的深度,所述赝埋层5和所述N阱7在所述浅槽场氧2的底部形成接触。所述N阱7的离子注入的条件和锗硅BiCMOS工艺中CMOS N阱兼容,上述两个注入工艺可以在同一硅衬底上的可变电容区域和CMOS区域同时进行。所述N阱7的N型离子注入按照不同注入能量分多步实现,所述N阱7的N型离子注入的注入杂质为磷原子或砷原子、注入剂量1e12cm-2~5e14cm-2、注入能量为50KeV~500KeV。
当所述可变电容和锗硅BiCMOS工艺中的锗硅异质结双极晶体管一起形成于同一硅衬底1上时,在所述可变电容区域形成所述N阱之后,还需在所述锗硅异质结双极晶体管区域形成集电区以及锗硅基区。形成所述锗硅异质结双极晶体管区域形成集电区和锗硅基区的步骤如下:
如图4所示,淀积介质层6,采用光刻工艺打开所述锗硅异质结双极晶体管区域的集电区,而所述可变电容区域以及所述硅衬底1上的其它非所述锗硅异质结双极晶体管区域的集电区的区域都被所述介质层6覆盖;根据所述锗硅异质结双极晶体管的特性要求进行集电区离子注入,形成集电区;所述介质层6可以是单层绝缘介质,也可以是多层绝缘膜结构。
如图5所示,形成所述集电区后,接着采用外延工艺在所述硅衬底1上生长一层锗硅层,在所述锗硅异质结双极晶体管的有源区上方所述锗硅层为锗硅外延层,所述锗硅外延层组成了所述锗硅异质结双极晶体管的基区。在所述可变电容区域则所述锗硅层形成于所述介质层6上,所述锗硅层为图5所示的多晶锗硅层8。
如图6所示,形成了所述锗硅异质结双极晶体管的集电区和基区之后,采用刻蚀工艺去除形成于所述可变电容区域的所述介质层6和所述多晶硅层8。
步骤五、如图7所示,在所述硅衬底1表面上淀积多晶硅层9。该工艺可和所述锗硅异质结双极晶体管的多晶硅发射极的形成工艺兼容。当所述可变电容和所述锗硅异质结双极晶体管一起形成于同一硅衬底1上时,在所述锗硅异质结双极晶体管的区域需要形成一介质膜并刻蚀介质膜形成发射区窗口,而在所述可变电容的所述介质膜全部去除,之后,在所述硅衬底1表面上淀积多晶硅层9,使所述多晶硅层9同时形成于所述可变电容和所述锗硅异质结双极晶体管的区域。接着采用离子注入工艺对所述多晶硅层9进行掺杂,在所述锗硅异质结双极晶体管的区域是进行N型杂质的离子注入,在进行N型杂质的离子注入时,所述可变电容区域的多晶硅层9要进行屏蔽,使N型杂质不注入到所述可变电容区域的多晶硅层9中。对所述可变电容区域的多晶硅层9进行的是P型杂质的离子注入,所述多晶硅层9的P型杂质的离子注入工艺采用锗硅BiCMOS工艺中的PMOS源漏注入,当在同一硅衬底1上同时形成所述可变电容和所述PMOS时,所述可变电容区域的多晶硅层9和所述PMOS的源漏注入可以同时进行,所述PMOS源漏注入的P型杂质的注入剂量为大于1e15cm-2、注入能量为2keV~10keV、注入杂质为B或BF2。离子注入后,所述可变电容区域的所述多晶硅层9的掺杂浓度大于所述N阱7的掺杂浓度;所述多晶硅层9和所述N阱7相接触并形成一单边突变结,由所述单边突变结组成可变电容。
如图8所示,接着对所述多晶硅层9进行刻蚀使所述多晶硅层9覆盖于所述N阱7上并横向延伸到所述N阱7周侧的所述浅槽场氧2上。
如图9所示,接着在所述多晶硅层9的侧壁上形成侧墙10。所述侧墙10的材料为氧化硅或氮化硅。接着在所述多晶硅层9中进行硅化物生长,所述硅化物用于减少接触电阻。
步骤六、在所述赝埋层5顶部的所述浅槽场氧2中形成一和所述赝埋层5相接触的深孔接触12,所述深孔接触12为所述阱区的引出电极;在所述多晶硅层9的上方形成金属接触13,所述金属接触13为所述多晶硅层9的引出电极。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。

Claims (5)

1.一种锗硅BiCMOS工艺中的可变电容的制造方法,其特征在于,包括如下步骤:
步骤一、在硅衬底上形成浅槽场氧的沟槽和有源区;
步骤二、在所述沟槽的底部进行N型离子注入形成一赝埋层;
步骤三、在所述沟槽中填入氧化硅形成所述浅槽场氧;
步骤四、在所述有源区中进行N型离子注入形成一N阱,所述N阱的深度大于所述浅槽场氧底部的深度,所述赝埋层和所述N阱在所述浅槽场氧的底部形成接触;
步骤五、在所述硅衬底表面上淀积多晶硅层,对所述多晶硅层进行刻蚀使所述多晶硅层覆盖于所述N阱上并横向延伸到所述N阱周侧的所述浅槽场氧上;采用离子注入工艺对所述多晶硅层进行P型掺杂,且所述多晶硅层的掺杂浓度大于所述N阱的掺杂浓度;所述多晶硅层和所述N阱相接触并形成一单边突变结,由所述单边突变结组成可变电容;
步骤六、在所述赝埋层顶部的所述浅槽场氧中形成一和所述赝埋层相接触的深孔接触,所述深孔接触为所述阱区的引出电极;在所述多晶硅层的上方形成金属接触,所述金属接触为所述多晶硅层的引出电极。
2.如权利要求1所述锗硅BiCMOS工艺中的可变电容的制造方法,其特征在于:步骤二中所述赝埋层的N型离子注入的注入杂质为磷或砷、注入剂量为1e14cm-2~1e16cm-2、注入能量为1KeV~100KeV。
3.如权利要求1所述锗硅BiCMOS工艺中的可变电容的制造方法,其特征在于:步骤四中所述N阱的N型离子注入按照不同注入能量分多步实现,所述N阱的N型离子注入的注入杂质为磷原子或砷原子、注入剂量1e12cm-2~5e14cm-2、注入能量为50KeV~500KeV。
4.如权利要求1所述锗硅BiCMOS工艺中的可变电容的制造方法,其特征在于:步骤四中所述多晶硅层的P型杂质的离子注入工艺采用锗硅BiCMOS工艺中的PMOS源漏注入,所述PMOS源漏注入的P型杂质的注入剂量为大于1e15cm-2、注入能量为2keV~10keV、注入杂质为B或BF2
5.如权利要求1所述锗硅BiCMOS工艺中的可变电容的制造方法,其特征在于:步骤五中还包括在所述多晶硅层的侧壁形成侧墙的步骤;以及在所述多晶硅层中进行硅化物生长的步骤。
CN 201110052252 2011-03-04 2011-03-04 锗硅BiCMOS工艺中的可变电容及制造方法 Active CN102412291B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110052252 CN102412291B (zh) 2011-03-04 2011-03-04 锗硅BiCMOS工艺中的可变电容及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110052252 CN102412291B (zh) 2011-03-04 2011-03-04 锗硅BiCMOS工艺中的可变电容及制造方法

Publications (2)

Publication Number Publication Date
CN102412291A CN102412291A (zh) 2012-04-11
CN102412291B true CN102412291B (zh) 2013-09-11

Family

ID=45914270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110052252 Active CN102412291B (zh) 2011-03-04 2011-03-04 锗硅BiCMOS工艺中的可变电容及制造方法

Country Status (1)

Country Link
CN (1) CN102412291B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1741285A (zh) * 2004-08-27 2006-03-01 联华电子股份有限公司 结可变电容
CN101964365A (zh) * 2009-07-23 2011-02-02 上海华虹Nec电子有限公司 BiCMOS半导体结型可变电容及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310590A (ja) * 2005-04-28 2006-11-09 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US8216890B2 (en) * 2009-03-13 2012-07-10 International Business Machines Corporation Lateral hyperabrupt junction varactor diode in an SOI substrate

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1741285A (zh) * 2004-08-27 2006-03-01 联华电子股份有限公司 结可变电容
CN101964365A (zh) * 2009-07-23 2011-02-02 上海华虹Nec电子有限公司 BiCMOS半导体结型可变电容及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2006-310590A 2006.11.09

Also Published As

Publication number Publication date
CN102412291A (zh) 2012-04-11

Similar Documents

Publication Publication Date Title
CN102437180B (zh) 超高压锗硅hbt器件及其制造方法
CN101101922A (zh) Npn型的锗硅异质结双极晶体管及其制造方法
CN102088029B (zh) SiGe BiCMOS工艺中的PNP双极晶体管
CN102522425A (zh) 超高压锗硅hbt晶体管器件的结构及制备方法
US20140239451A1 (en) Semiconductor Devices Including A Lateral Bipolar Structure And Fabrication Methods
CN103840008B (zh) 基于bcd工艺的高压ldmos器件及制造工艺
US7968417B2 (en) Method for integrating high voltage and high speed bipolar transistors on a substrate and related structure
US20130099288A1 (en) SiGe HBT and Manufacturing Method Thereof
CN102412291B (zh) 锗硅BiCMOS工艺中的可变电容及制造方法
CN103137676B (zh) 一种锗硅异质结双极晶体管及其制造方法
CN102064190B (zh) SiGe BiCMOS工艺中的SiGe PNP双极晶体管
US8637959B2 (en) Vertical parasitic PNP device in a BiCMOS process and manufacturing method of the same
US8455975B2 (en) Parasitic PNP bipolar transistor in a silicon-germanium BiCMOS process
CN102655170B (zh) 锗硅异质结双极晶体管工艺中可变电容及制造方法
CN103035690A (zh) 超高压锗硅异质结双极晶体管及其制备方法
US8907453B2 (en) Parasitic lateral PNP transistor and manufacturing method thereof
CN102544082B (zh) 锗硅异质结npn三极管器件及制造方法
CN103137675B (zh) 具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法
CN103066115B (zh) 垂直寄生型pnp三极管及制造方法
CN103066119B (zh) 锗硅异质结双极晶体管及制造方法
US11817353B2 (en) Method for producing a diode
CN103178100B (zh) 纵向pnp型三极管及其制造方法
CN102543725A (zh) 高速锗硅异质结双极晶体管的制造方法
CN103165667B (zh) 锗硅hbt工艺中垂直寄生型pnp三极管及制作方法
CN103178086B (zh) 一种SiGe HBT工艺中的VPNP器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131219

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131219

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.