CN101964365A - BiCMOS半导体结型可变电容及其制造方法 - Google Patents

BiCMOS半导体结型可变电容及其制造方法 Download PDF

Info

Publication number
CN101964365A
CN101964365A CN2009100576320A CN200910057632A CN101964365A CN 101964365 A CN101964365 A CN 101964365A CN 2009100576320 A CN2009100576320 A CN 2009100576320A CN 200910057632 A CN200910057632 A CN 200910057632A CN 101964365 A CN101964365 A CN 101964365A
Authority
CN
China
Prior art keywords
collector area
bicmos
variable capacitance
indium
injection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009100576320A
Other languages
English (en)
Other versions
CN101964365B (zh
Inventor
钱文生
刘冬华
胡君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2009100576320A priority Critical patent/CN101964365B/zh
Publication of CN101964365A publication Critical patent/CN101964365A/zh
Application granted granted Critical
Publication of CN101964365B publication Critical patent/CN101964365B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种BiCMOS半导体结型可变电容，它包含以下部分：(a)衬底材料，包含N型的集电极区，该集电极区叠加在同导电类型的次集电极区；相应的集电极区上有多个隔离区；(b)N型穿通注入区，位于至少一对隔离区之间，并连接次集电极区；(c)覆盖在衬底材料之上的锗硅外延层，它包含非本征基区，导电类型是P型；该锗硅外延层覆盖在不包括穿通注入区的区域；(d)位于衬底上部的铟注入集电极区，位于非本征基区与次集电极区之间。此外，本发明还公开了该BiCMOS半导体结型可变电容的制造方法。本发明的可变电容具有高可调性、高线性度和高品质因子，且易于集成到现有的BiCMOS工艺中去。

Description

BiCMOS半导体结型可变电容及其制造方法
技术领域
本发明涉及一种半导体器件，尤其涉及一种BiCMOS半导体结型可变电容；此外，本发明还涉及该BiCMOS半导体结型可变电容的制造工艺方法。
背景技术
可变电容是一种电容值可变的电子器件，它的值由加载在两端的电压或者电流来控制。可变电容的主要应用是在所谓的电压可控振荡器(VCO)。比如，电压控制振荡器应用在需要可变的频率的电路中，或者一个信号需要同步到一个参考信号上去。
目前许多可变电容已经被开除来，并且有的已经成功地应用在集成电路技术中。比如，CMOS和BiCMOS中的pn-二极管，肖特基二极管的可变电容的集成依赖于集成电路技术的能力。通常高射频应用需要集成这种器件，比如BiCMOS技术(双极CMOS，由双极型门电路和互补金属氧化物半导体门电路构成，将双极工艺和CMOS工艺兼容)。但在这种技术中，可变电容不是一种标准的器件。通常是建议用三极管的基极-集电极的结电容来用作可变电容。
一个器件用作可变电容，一般来说必须满足以下几个标准中的一个，甚至两个或者更多：(1)高度的可调性，通常3个数量级或者更高；(2)品质因子，即Q，必须高，通常20个数量级或者更高；(3)器件必须展现线性度。
许多以前已知的可变电容并不能符合上述要求。比如传统的基极-集电极结可变电容依赖于NPN三极管的基极-集电极杂质分布，但它并没有针对可变电容的可调性进行优化，或者线性度不好。又如传统的MOS可变电容可调性高，然而现在通常需要更高的可调性。
纵观上述传统可变电容的缺点，仍然持续地需要提供一种新的、改善过的既能满足上述要求又能整合到BiCMOS技术中的器件。
发明内容
本发明所要解决的技术问题是提供一种BiCMOS半导体结型可变电容，它具有高可调性、高线性度和高品质因子，易于集成到现有的BiCMOS工艺中去。为此还提供这种可变电容的制造方法。
为解决上述技术问题，本发明提供一种BiCMOS半导体结型可变电容，它包含以下部分：
(a)衬底材料，包含N型的集电极区，该集电极区叠加在同导电类型的次集电极区；相应的集电极区上有多个隔离区；
(b)N型穿通注入区，位于至少一对隔离区之间，并连接次集电极区；
(c)覆盖在衬底材料之上的锗硅外延层，它包含非本征基区，导电类型是P型；该锗硅外延层覆盖在不包括穿通注入区的区域；
(d)位于衬底上部的铟注入集电极区，位于非本征基区与次集电极区之间。
所述的隔离区是STI(浅沟槽隔离)或者LOCOS(选择性氧化)或其它隔离方式。
所述的铟注入集电极区没有和所述非本征基区直接接触。
所述铟注入集电极区与次集电极区之间有磷注入集电极区。
此外，本发明还提供上述BiCMOS半导体结型可变电容的制造方法，包括如下步骤：
步骤1，在衬底较低的部分形成次集电极区；
步骤2，在衬底的上部形成一系列的隔离区；
步骤3，通过铟注入在衬底上部形成集电极区；
步骤4，在至少一对隔离区之间形成穿通注入区，用于连接次集电极区；
步骤5，在集电极区上面形成锗硅外延层和非本征基区，该锗硅外延层不覆盖穿通注入区。
步骤1中通过注入磷离子形成次集电极区，其中磷的剂量是1E13到1E16，注入能量从250keV到300keV。在所述注入磷离子之后加一次退火来激活注入的离子，退火温度为950度到1020度，时间为10秒钟。
步骤2中所述的隔离区是STI或者LOCOS。
步骤3通过铟和磷注入在所述次集电极区上面依次叠加形成磷注入集电极区和铟注入集电极区，该磷注入集电极区位于该铟注入集电极区与该次集电极区之间。所述铟注入中铟的剂量为1E13到1E14，注入能量为30keV到100keV；所述磷注入中磷的剂量为1E12到1E13，注入能量为200keV。
和现有技术相比，本发明具有以下有益效果：本发明所展现的基于BiCMOS技术的新型基极-集电极准高突变结可变电容具有高可调性，高线性度和高品质因子等优点，这是传统的类似结型可变电容所不具备的。同时这种结型可变电容也与现有的BiCMOS技术相兼容，在提高器件性能的同时并未增加工艺的复杂性和额外的生产成本。
附图说明
图1是本发明步骤1完成后的结构示意图；
图2是本发明步骤2完成后的结构示意图；
图3是本发明步骤3完成后的结构示意图；
图4是本发明步骤4完成后的结构示意图；
图5是本发明步骤5完成后的结构示意图。
其中，1是次集电极区；2是注入的磷离子，用于形成次集电极区1；3是隔离区；4是集电极区，由磷注入形成；5是集电极区，由铟注入形成；6是穿通注入区，连接次集电极区1；7是锗硅外延层；8是非本征基区。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
在BiCMOS制造工艺中，以兼容的工艺条件，通过铟注入到集电极区域，本发明提供了一种新型的结型可变电容。这种可变电容具有比传统可变电容更多的优点，更多地符合高性能可变电容的要求。其相关的制造方法，没有与现BiCMOS工艺不兼容之处，且该方法工艺步骤简单，成本较低，其主要步骤在于：
步骤1，在硅衬底材料上注入磷离子2，在衬底较低的部分形成次集电极区1，其导电类型为N型(如图1所示)；其中磷的剂量可以是1E13到1E16，注入能量可以从250keV(千电子伏特)到300keV；注入之后可以加一次退火来激活注入的离子，退火采用的温度大约为950℃到1020℃，时间大约10秒钟；
步骤2，在衬底上部形成一系列的隔离区3，例如STI(浅沟槽隔离)或者LOCOS(选择性氧化)或其它隔离方式(如图2所示)；如采用STI，STI的深度为3000埃到4000埃，侧边倾斜角从80度到88度左右，填充的电介质材料是二氧化硅，填充方法采用传统的HDPCVD(高密度等离子体化学气相淀积)；如采用LOCOS，则其厚度为3500埃左右；
步骤3，通过铟和磷注入在次集电极区1上面依次叠加形成集电极区4(由磷注入形成)和集电极区5(由铟注入形成)(如图3所示)；该步骤用铟注入来控制形成集电极区5是该基极-集电极准高突变结可变电容制造方法的关键步骤；其中，铟的剂量选择从1E13到1E14，注入能量从30keV到100keV；而磷的剂量选择是从1E12到1E13，注入能量大约为200keV；
步骤4，在至少一对隔离区3之间形成穿通注入区6，用于连接次集电极区1(如图4所示)；穿通注入采用磷注入，可以分两次进行，一次注入的较深，一次注入的较浅，它们的注入能量可以分别采用250keV和100keV；注入的剂量则尽可能高，以减小链接的电阻值；
步骤5，在集电极区5上面形成锗硅外延层7和P型非本征基区8，锗硅外延层7包含非本征基区8，导电类型是P型，这层锗硅外延层7不覆盖穿通注入区6，同时集电极区5没有和非本征基区8直接接触(如图5所示)；非本征基区8掺杂的杂质是硼，或者其它P型杂质，体浓度大约为5E20每立方厘米；掺杂的方式可以选择在位掺杂(in-situ doping)，也可以选择注入的方式；锗的含量可以从1％到10％。
如图5所示，本发明的BiCMOS半导体结型可变电容是一种由异质结三极管的基区和集电区构成的准高突变结可变电容，它包含以下部分：
(a)衬底材料，包含N型的集电极区，集电极区4和集电极区5叠加在同导电类型次集电极区1；相应的集电区上有许多隔离区3，这些隔离区3可以是STI或者LOCOS，以及其他。
(b)N型穿通注入区6，位于至少一对隔离区3之间，并连接次集电极区1。
(c)覆盖在衬底材料之上的锗硅外延层7，它包含非本征基区8，导电类型是P型(与集电极区的掺杂类型相反)；这层锗硅外延层7只是部分地覆盖在不包括穿通注入区6的区域。
(d)集电极区4(由磷注入形成)和集电极区5(由铟注入形成)，位于非本征基区8与次集电极区1之间，集电极区4位于集电极区5与次集电极区1之间，集电极区5没有和非本征基区8直接接触。由铟注入形成的集电极区5是形成准高突变结可变电容的重要组成部分。

Claims (10)

1.一种BiCMOS半导体结型可变电容，其特征在于，它包含以下部分：
(a)衬底材料，包含N型的集电极区，该集电极区叠加在同导电类型的次集电极区；相应的集电极区上有多个隔离区；
(b)N型穿通注入区，位于至少一对隔离区之间，并连接次集电极区；
(c)覆盖在衬底材料之上的锗硅外延层，它包含非本征基区，导电类型是P型；该锗硅外延层覆盖在不包括穿通注入区的区域；
(d)位于衬底上部的铟注入集电极区，位于非本征基区与次集电极区之间。
2.如权利要求1所述的BiCMOS半导体结型可变电容，其特征在于，所述的隔离区采用浅沟槽隔离或者选择性氧化隔离。
3.如权利要求1所述的BiCMOS半导体结型可变电容，其特征在于，所述的铟注入集电极区没有和所述非本征基区直接接触。
4.如权利要求1所述的BiCMOS半导体结型可变电容，其特征在于，所述铟注入集电极区与次集电极区之间有磷注入集电极区。
5.一种BiCMOS半导体结型可变电容的制造方法，其特征在于，包括如下步骤：
步骤1，在衬底较低的部分形成次集电极区；
步骤2，在衬底的上部形成一系列的隔离区；
步骤3，通过铟注入在衬底上部形成集电极区；
步骤4，在至少一对隔离区之间形成穿通注入区，用于连接次集电极区；
步骤5，在集电极区上面形成锗硅外延层和非本征基区，该锗硅外延层不覆盖穿通注入区。
6.如权利要求5所述的BiCMOS半导体结型可变电容的制造方法，其特征在于，步骤1中通过注入磷离子形成次集电极区，其中磷的剂量是1E13到1E16，注入能量从250keV到300keV。
7.如权利要求6所述的BiCMOS半导体结型可变电容的制造方法，其特征在于，在所述注入磷离子之后加一次退火来激活注入的离子，退火温度为950度到1020度，时间为10秒钟。
8.如权利要求5所述的BiCMOS半导体结型可变电容的制造方法，其特征在于，步骤2中所述的隔离区采用浅沟槽隔离或者选择性氧化隔离。
9.如权利要求5所述的BiCMOS半导体结型可变电容的制造方法，其特征在于，步骤3通过铟和磷注入在所述次集电极区上面依次叠加形成磷注入集电极区和铟注入集电极区，该磷注入集电极区位于该铟注入集电极区与该次集电极区之间。
10.如权利要求9所述的BiCMOS半导体结型可变电容的制造方法，其特征在于，所述铟注入中铟的剂量为1E13到1E14，注入能量为30keV到100keV；所述磷注入中磷的剂量为1E12到1E13，注入能量为200keV。
CN2009100576320A 2009-07-23 2009-07-23 BiCMOS半导体结型可变电容及其制造方法 Active CN101964365B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100576320A CN101964365B (zh) 2009-07-23 2009-07-23 BiCMOS半导体结型可变电容及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100576320A CN101964365B (zh) 2009-07-23 2009-07-23 BiCMOS半导体结型可变电容及其制造方法

Publications (2)

Publication Number Publication Date
CN101964365A true CN101964365A (zh) 2011-02-02
CN101964365B CN101964365B (zh) 2012-07-11

Family

ID=43517181

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100576320A Active CN101964365B (zh) 2009-07-23 2009-07-23 BiCMOS半导体结型可变电容及其制造方法

Country Status (1)

Country Link
CN (1) CN101964365B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412291A (zh) * 2011-03-04 2012-04-11 上海华虹Nec电子有限公司 锗硅BiCMOS工艺中的可变电容及制造方法
CN102655170A (zh) * 2011-03-04 2012-09-05 上海华虹Nec电子有限公司 锗硅异质结双极晶体管工艺中可变电容及制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4274891A (en) * 1979-06-29 1981-06-23 International Business Machines Corporation Method of fabricating buried injector memory cell formed from vertical complementary bipolar transistor circuits utilizing mono-poly deposition
JP2005032930A (ja) * 2003-07-10 2005-02-03 Toshiba Corp 半導体装置及びその製造方法
JP2007110150A (ja) * 2006-12-08 2007-04-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412291A (zh) * 2011-03-04 2012-04-11 上海华虹Nec电子有限公司 锗硅BiCMOS工艺中的可变电容及制造方法
CN102655170A (zh) * 2011-03-04 2012-09-05 上海华虹Nec电子有限公司 锗硅异质结双极晶体管工艺中可变电容及制造方法
CN102412291B (zh) * 2011-03-04 2013-09-11 上海华虹Nec电子有限公司 锗硅BiCMOS工艺中的可变电容及制造方法
CN102655170B (zh) * 2011-03-04 2014-08-13 上海华虹宏力半导体制造有限公司 锗硅异质结双极晶体管工艺中可变电容及制造方法

Also Published As

Publication number Publication date
CN101964365B (zh) 2012-07-11

Similar Documents

Publication Publication Date Title
CN102104062B (zh) 双极晶体管
CN102169902B (zh) 一种深槽和深注入型超结器件
CN104979344A (zh) 用于创建具有降低表面电场效果的具有在体衬底上的横向集电极的高电压互补bjt的方法
US8003475B2 (en) Method for fabricating a transistor structure
CN1322589C (zh) 具增加击穿电压的半导体结构及制造该半导体结构的方法
CN101964365B (zh) BiCMOS半导体结型可变电容及其制造方法
CN105633078A (zh) 双极结型晶体管及相关制造方法
CN100472802C (zh) 双极晶体管
US6607960B2 (en) Bipolar transistor manufacturing method
CN103681850A (zh) 功率mosfet及其形成方法
CN102376775A (zh) BiCMOS工艺中的寄生PIN器件及制造方法
CN102104063B (zh) 一种soi纵向双极晶体管及其制作方法
CN103066101A (zh) 锗硅hbt器件及制造方法
US8907453B2 (en) Parasitic lateral PNP transistor and manufacturing method thereof
CN100407441C (zh) 半导体器件及其制造方法
CN102386218A (zh) BiCMOS工艺中的垂直寄生型PNP器件及其制造方法
JPS59141261A (ja) 半導体集積回路装置の製造方法
CN1815758A (zh) 单片集成电容器及其制造方法
CN102655170B (zh) 锗硅异质结双极晶体管工艺中可变电容及制造方法
CN103035689A (zh) 锗硅hbt的集电区引出结构及其制造方法
CN102412291B (zh) 锗硅BiCMOS工艺中的可变电容及制造方法
CN102117795A (zh) 场氧化隔离工艺中的电极引出结构
CN103094361A (zh) 一种SiGe HBT工艺中的PIS电容器及其制造方法
US9257526B2 (en) Method for manufacturing a vertical bipolar transistor compatible with CMOS manufacturing methods
CN103066119A (zh) 锗硅异质结双极晶体管及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131216

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131216

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.