CN102104062B - 双极晶体管 - Google Patents
双极晶体管 Download PDFInfo
- Publication number
- CN102104062B CN102104062B CN2009102020117A CN200910202011A CN102104062B CN 102104062 B CN102104062 B CN 102104062B CN 2009102020117 A CN2009102020117 A CN 2009102020117A CN 200910202011 A CN200910202011 A CN 200910202011A CN 102104062 B CN102104062 B CN 102104062B
- Authority
- CN
- China
- Prior art keywords
- buried regions
- active area
- collector region
- bipolar transistor
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 238000002347 injection Methods 0.000 claims abstract description 8
- 239000007924 injection Substances 0.000 claims abstract description 8
- 239000012535 impurity Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 229910052760 oxygen Inorganic materials 0.000 claims description 9
- 239000001301 oxygen Substances 0.000 claims description 9
- 230000035755 proliferation Effects 0.000 claims description 5
- 229910052723 transition metal Inorganic materials 0.000 claims description 5
- 150000003624 transition metals Chemical class 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- NMJKIRUDPFBRHW-UHFFFAOYSA-N titanium Chemical compound [Ti].[Ti] NMJKIRUDPFBRHW-UHFFFAOYSA-N 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 abstract description 13
- 238000000034 method Methods 0.000 abstract description 10
- 238000001259 photo etching Methods 0.000 abstract description 9
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 230000005540 biological transmission Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000004224 protection Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- -1 phosphonium ion Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 231100000614 poison Toxicity 0.000 description 1
- 230000007096 poisonous effect Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
Abstract
本发明公开了一种双极晶体管，有源区由浅槽场氧隔离，包括：一集电区，由形成于有源区中的第一导电类型的杂质离子注入层构成，底部连接由两个第一导电类型的赝埋层连接而形成的埋层，所述赝埋层通过在有源区两侧的浅槽底部注入第一导电类型杂质离子形成；通过在所述赝埋层上场氧中制作深槽接触引出集电极；一基区，由形成于所述集电区上的第二导电类型的薄膜构成；一发射区，由形成于所述基区上的第一导电类型的多晶硅构成。本发明能缩小器件面积、降低寄生效应、减少光刻层数以及降低工艺成本低。
Description
技术领域
本发明涉及一种半导体集成电路器件，特别是涉及一种双极晶体管。
背景技术
在射频应用中，需要越来越高的器件特征频率，RFCMOS虽然在先进的工艺技术中可实现较高频率，但还是难以完全满足射频要求，如很难实现40GHz以上的特征频率，而且先进工艺的研发成本也是非常高；化合物半导体可实现非常高的特征频率器件，但由于材料成本高、尺寸小的缺点，加上大多数化合物半导体有毒，限制了其应用。Si双极结型晶体管(BJT)或SiGe异质结双极晶体管(HBT)则是超高频器件的很好选择。
以NPN晶体管为例，现有的BJT或HBT采用高掺杂的集电区埋层，以降低集电区电阻，采用高浓度高能量N型注入，连接集电区埋层，形成集电极引出端(collector pick-up)。集电区埋层上外延中低掺杂的集电区，在位P型掺杂的外延形成基区，然后重N型掺杂多晶硅构成发射极，最终完成晶体管的制作。在发射区窗口打开时可选择中心集电区局部离子注入，调节晶体管的击穿电压和特征频率。另外采用深槽隔离降低集电区和衬底之间的寄生电容，改善晶体管的频率特性。如图1所示，为现有双极晶体管器件结构示意图，包括了集电区114、基区111、发射区110。集电区114为形成于N型高掺杂埋层102上的中低掺杂的N型外延层，通过衬底101上的N型高掺杂埋层102和有源区中的N型高掺杂集电极引出端(collector pick-up)104以及在层间膜105上的深槽接触106连接到金属电极107，N型高掺杂集电极引出端104是通过高剂量、大能量的离子注入形成。集电区114两侧由浅槽氧化层103进行隔离，在器件之间还需在浅槽隔离底部加一个深槽115并填入多晶硅进行隔离。基区111为在位P型掺杂外延层，所述基区111通过多晶硅层108接电极引出，所述多晶硅层108底下为氧化硅介质层113。发射区110由一N型重掺杂多晶硅构成，形成于所述基区111上，发射极110的侧壁生长有氧化硅侧壁112，发射区110和所述基区111的接触面大小由氧化硅介质层109形成的窗口决定，在发射区窗口打开时可选择中心集电区局部离子注入，调节双极晶体管的击穿电压和特征频率。
现有双极晶体管的工艺成熟可靠，但主要缺点有：1、集电区外延成本高；2、collector pick-up的形成靠高剂量、大能量的离子注入，才能将集电区埋层引出，因此所占器件面积很大；3、深槽隔离工艺复杂，而且成本较高；4、晶体管工艺的光刻层数较多。
发明内容
本发明所要解决的技术问题是提供一种双极晶体管，能缩小器件面积、降低寄生效应、减少光刻层数以及降低工艺成本低。
为解决上述技术问题，本发明提供的双极晶体管，有源区由浅槽场氧隔离，包括：一集电区，由形成于有源区中的第一导电类型的杂质离子注入层构成，所述集电区的第一导电类型的杂质离子注入采用单步注入或多步注入；底部连接由两个第一导电类型的赝埋层连接而形成的埋层，所述赝埋层通过在有源区两侧的浅槽底部注入第一导电类型杂质离子形成；通过在所述赝埋层上场氧中制作深槽接触引出集电极，所述集电区的深槽接触是在深槽中填入钛-氮化钛过渡金属层以及金属钨形成；如赝埋层的掺杂浓度满足欧姆接触要求，可将深槽接触直接接触到赝埋层上，反之，需在所述集电区的深槽刻蚀后在所述深槽底部自对准注入第一导电类型杂质，实现集电极的欧姆接触。一基区，由形成于所述集电区上的第二导电类型的薄膜构成。一发射区，由形成于所述基区上的第一导电类型的多晶硅构成。
对于NPN晶体管，第一导电类型为N型、第二导电类型为P型；对于PNP晶体管，第一导电类型为P型、第二导电类型为N型。
在所述有源区小于0.5微米时，形成于所述有源区两侧的浅槽底部的两个赝埋层通过横向扩散而交汇于有源区，形成所述集电区的埋层；在所述有源区大于0.5微米时，在有源区内和所述两个赝埋层相同深度处注入与所述赝埋层导电类型相同的杂质，连接所述两个赝埋层，形成所述集电区的埋层。
本发明双极晶体管，省略了现有双极晶体管中的集电区埋层、集电区外延和重掺杂的集电极引出端，而以浅槽隔离底部注入的赝埋层作埋层，离子注入形成集电区，场氧中的深槽接触作为集电极引出端；因此相对于现有双极晶体管，本发明的双极晶体管能缩小器件面积、降低寄生效应、减少光刻层数以及降低工艺成本低。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有双极晶体管器件结构示意图；
图2是本发明双极晶体管器件结构示意图；
图3-图10是本发明双极晶体管制造过程中的器件结构示意图；
图11A是TCAD模拟的本发明双极晶体管器件结构图；
图11B是TCAD模拟的本发明双极晶体管的赝埋层的杂质横向分布图；
图12是TCAD模拟的本发明双极晶体管的器件特性。
具体实施方式
如图2所示，为本发明双极晶体管器件结构示意图，在硅衬底501上形成有由浅槽场氧503隔离的有源区，所述双极晶体管包括：一集电区514，一基区511、一发射区510。
所述集电区514是在有源区进行单步或多步注入第一导电类型的杂质离子形成。所述集电区514的底部连接一由有源区两侧的浅槽底部的两个赝埋层502连接形成的埋层；在所述有源区小于0.5微米时，两个赝埋层502通过横向扩散而交汇于有源区，形成所述集电区514的埋层；在所述有源区大于0.5微米时，在有源区内和所述两个赝埋层502相同深度处注入与所述赝埋层502导电类型相同的杂质，连接所述两个赝埋层502，形成所述集电区514的埋层。通过在所述赝埋层502上的场氧503中制作深槽接触504引出集电极从而和金属层507相连。所述深槽接触504采用钛-氮化钛过渡金属层以及金属钨填入；如赝埋层的掺杂浓度满足欧姆接触要求，可将深槽接触直接接触到赝埋层上，反之，需在所述集电区的深槽刻蚀后在所述深槽底部自对准注入第一导电类型杂质，实现集电极的欧姆接触。
所述基区511，由形成于所述集电区514上第二导电类型的薄膜构成，通过和其横向连接的多晶硅508再接一金属接触506引出所述基区511。
所述发射区510，由形成于所述基区511上的第一导电类型的多晶硅构成，直接通过一金属接触引出所述发射区510。所述发射区510的窗口由介质层509定义，所述发射区510的侧面有氧化硅侧墙512。
如图2至图10所示，制造本发明双极晶体管的主要工艺步骤为：
1、如图3所示，淀积浅槽(STI)刻蚀所需的硬掩膜层即第一层氧化硅膜517-第二层氮化硅膜518-第三层氧化硅膜519。总的厚度由赝埋层502离子注入能量决定，以注入不穿透硬掩模层为准，三层膜的厚度范围分别为：第一层氧化硅膜517为
第二层氮化硅膜518为
第三层氧化硅膜519为
2、如图3所示，利用有源区光刻，打开浅槽区域，并刻蚀浅槽。
3、如图3所示，热氧化浅槽衬垫氧化膜后淀积HTO氧化层516，并干刻形成浅槽内侧墙520。
4、如图3所示，光刻打开双极晶体管器件区域，向P型衬底501注入离子形成赝埋层502，双极晶体管以外区域由光刻胶515保护，所述赝埋层502磷注入的剂量范围为1e14～1e16cm-2。
5、如图4所示，湿法去除硬掩膜层中的第三层氧化硅膜519，穿透第一层氧化硅膜517和第二层氮化硅膜518注入杂质离子形成集电区514。此次注入可以是单次注入，也可以是多次注入，注入的能量和剂量由晶体管的击穿电压决定。
6、如图5所示，填入场氧(HDP)503，化学机械抛光，然后去除硬掩膜层，经过上述过程所述赝埋层502通过磷离子的横向扩散而连接起来。
7、如图5所示，在双极晶体管区域外制作CMOS相关工艺，包括栅氧、栅制作、MOS管侧墙制作等等。
8、如图6所示，淀积氧化硅形成定义基区窗口的第一层薄膜513、淀积多晶硅形成第二层薄膜508，其厚度范围分别为
9、如图6所示，光刻、刻蚀打开基区窗口。
10、如图7所示，生长第二导电类型的基区511，所述基区511可为Si、SiGe或SiGeC薄膜。
11、如图8所示，生长定义发射区窗口的介质层509，其厚度由发射区宽度决定。该介质层可以是单层氧化硅，也可以是氧化硅-氮化硅或氧化硅-多晶硅的两层结构。
12、如图8所示，光刻、刻蚀打开发射区510窗口。
13、如图9所示，淀积在位掺杂第一导电类型杂质的多晶硅发射区510，再注入浓度要大于1e15cm-2的杂质，注入能量由发射极厚度决定。
14、如图10所示，淀积并刻蚀形成发射区510的氧化硅侧墙512。
15、如图10所示，刻蚀所述基区511的连接层第一层薄膜513和第二层薄膜508。
16、如图2所示，淀积金属层与硅的层间膜(ILD)505，层间膜为硼磷玻璃(BPSG)或磷硅玻璃(PSG)。
17、如图2所示，在浅槽中刻蚀形成集电极的深槽接触504的深槽接触孔。
18、如图2所示，刻蚀形成基极和发射极的常规接触506的常规接触孔。
19、如图2所示，于接触孔内生长过渡金属层钛-氮化钛，填入金属钨，并进行化学机械抛光使其平坦化。
20、如图2所示，淀积第一层金属连线507，并光刻、刻蚀。
21、其它常规后道工艺。
图11A和图11B分别为TCAD模拟的本发明双极晶体管器件结构图和其赝埋层的杂质横向分布图，可以看出，通过浅槽低能量注入的赝埋层在以后的工艺热过程中横向扩散，并在有源区连接，形成埋层，而且杂质上扩到集电区表面的浓度很少，不会影响到双极晶体管的集电区和基区的结击穿电压。而且由于赝埋层注入是高剂量、低能量的注入，赝埋层的浓度较大，而结面积较小，埋层与衬底间的寄生结电容较小。另外由于浅槽底部的埋层浓度较高，过渡金属层Ti/TiN与埋层可形成良好的欧姆接触，保证了深槽接触的集电极有较小的接触电阻。
如图12所示，为TCAD模拟的本发明双极晶体管的器件特性，得到了较高的电流放大系数和特征频率，完全能与现有器件特性相比拟，验证了该器件工艺的可行性。尤其是较高的特征频率表明在没有集电区埋层、集电区外延以及深槽隔离的情况下，本发明双极晶体管仍然具有较低的寄生电容和寄生电阻，从而具备良好的射频特性。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (4)
1.一种双极晶体管，其特征在于，有源区由浅槽场氧隔离，包括：
一集电区，由形成于有源区中的第一导电类型的杂质离子注入层构成，底部连接由两个第一导电类型的赝埋层连接而形成的埋层，所述赝埋层通过在有源区两侧的浅槽底部注入第一导电类型杂质离子形成；通过在所述赝埋层上场氧中制作深槽接触引出集电极；
一基区，由形成于所述集电区上的第二导电类型的薄膜构成；
一发射区，由形成于所述基区上的第一导电类型的多晶硅构成；
在所述有源区的宽度小于0.5微米时，形成于所述有源区两侧的浅槽底部的两个赝埋层通过横向扩散而交汇于有源区，形成所述集电区的埋层；在所述有源区的宽度大于0.5微米时，在有源区内和所述两个赝埋层相同深度处注入与所述赝埋层导电类型相同的杂质，连接所述两个赝埋层，形成所述集电区的埋层；
所述集电区的深槽接触是在深槽中填入钛-氮化钛过渡金属层以及金属钨形成。
2.如权利要求1所述的双极晶体管，其特征在于：对于NPN晶体管，第一导电类型为N型、第二导电类型为P型；对于PNP晶体管，第一导电类型为P型、第二导电类型为N型。
3.如权利要求1所述的双极晶体管，其特征在于：所述集电区的第一导电类型的杂质离子注入是单步注入或多步注入。
4.如权利要求1所述的双极晶体管，其特征在于：在所述集电区的深槽刻蚀后在所述深槽底部自对准注入第一导电类型杂质，实现集电极的欧姆接触。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102020117A CN102104062B (zh) | 2009-12-21 | 2009-12-21 | 双极晶体管 |
| US12/966,241 US20110147892A1 (en) | 2009-12-21 | 2010-12-13 | Bipolar Transistor with Pseudo Buried Layers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102020117A CN102104062B (zh) | 2009-12-21 | 2009-12-21 | 双极晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102104062A CN102104062A (zh) | 2011-06-22 |
| CN102104062B true CN102104062B (zh) | 2012-08-01 |
Family
ID=44149889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102020117A Active CN102104062B (zh) | 2009-12-21 | 2009-12-21 | 双极晶体管 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20110147892A1 (zh) |
| CN (1) | CN102104062B (zh) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102117749B (zh) * | 2009-12-31 | 2012-07-11 | 上海华虹Nec电子有限公司 | 双极晶体管的集电区和集电区埋层的制造工艺方法 |
| CN102117748B (zh) * | 2009-12-31 | 2012-06-20 | 上海华虹Nec电子有限公司 | 双极晶体管的集电区和集电区埋层的制造方法 |
| CN102956480A (zh) * | 2011-08-31 | 2013-03-06 | 上海华虹Nec电子有限公司 | 有赝埋层的锗硅hbt降低集电极电阻的制造方法及器件 |
| CN102969349B (zh) * | 2011-09-01 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | 锗硅hbt工艺中的横向寄生型pnp器件及制造方法 |
| CN102412313B (zh) * | 2011-10-14 | 2014-04-16 | 上海华虹宏力半导体制造有限公司 | 一种采用SiGe HBT工艺的MOS可变电容及其制作方法 |
| CN103094318B (zh) * | 2011-11-03 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 一种SiGe HBT器件结构及其制造方法 |
| CN103094229A (zh) * | 2011-11-08 | 2013-05-08 | 上海华虹Nec电子有限公司 | 埋层引出结构及其制造方法 |
| CN103107188B (zh) * | 2011-11-11 | 2015-08-19 | 上海华虹宏力半导体制造有限公司 | 一种SiGe HBT工艺中的寄生PNP器件结构及其制造方法 |
| CN103123931B (zh) * | 2011-11-21 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | 一种BiCMOS工艺中寄生N-I-P型PIN器件结构及其制造方法 |
| CN103137675B (zh) * | 2011-11-23 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | 具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法 |
| CN103137676B (zh) * | 2011-11-23 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | 一种锗硅异质结双极晶体管及其制造方法 |
| CN103137663B (zh) * | 2011-11-30 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | 寄生横向型npn器件及制造方法 |
| CN103137673B (zh) * | 2011-11-30 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | 自对准双极晶体管及其制造方法 |
| CN103165667B (zh) * | 2011-12-09 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 锗硅hbt工艺中垂直寄生型pnp三极管及制作方法 |
| CN103165424B (zh) * | 2011-12-13 | 2015-12-16 | 上海华虹宏力半导体制造有限公司 | 在高压npn三极管中集成中压npn三极管的方法 |
| CN103178086B (zh) * | 2011-12-21 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | 一种SiGe HBT工艺中的VPNP器件及其制造方法 |
| CN102522425B (zh) * | 2011-12-23 | 2014-04-16 | 上海华虹宏力半导体制造有限公司 | 超高压锗硅hbt晶体管器件的结构及制备方法 |
| US20130307122A1 (en) * | 2012-05-16 | 2013-11-21 | Tsinghua University | Bipolar transistor with embedded epitaxial external base region and method of forming the same |
| CN103035576B (zh) * | 2012-05-28 | 2014-10-08 | 上海华虹宏力半导体制造有限公司 | 锗硅hbt和cmos器件集成的制造方法和器件结构 |
| CN102800590B (zh) * | 2012-08-24 | 2014-09-10 | 中国科学院上海微系统与信息技术研究所 | 一种基于SOI的SiGe-HBT晶体管的制备方法 |
| CN103050493B (zh) * | 2012-09-05 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | 锗硅多晶硅栅BiCMOS器件及制造方法 |
| CN103871873B (zh) * | 2014-04-04 | 2016-09-14 | 哈尔滨工业大学 | 基于发射区几何结构的双极器件抗辐照加固方法 |
| US10553633B2 (en) * | 2014-05-30 | 2020-02-04 | Klaus Y.J. Hsu | Phototransistor with body-strapped base |
| FR3087048B1 (fr) * | 2018-10-08 | 2021-11-12 | St Microelectronics Sa | Transistor bipolaire |
| FR3087047B1 (fr) | 2018-10-08 | 2021-10-22 | St Microelectronics Sa | Transistor bipolaire |
| US11374092B2 (en) * | 2019-09-23 | 2022-06-28 | Globalfoundries U.S. Inc. | Virtual bulk in semiconductor on insulator technology |
| FR3113539B1 (fr) | 2020-08-24 | 2022-09-23 | St Microelectronics Crolles 2 Sas | Transistor bipolaire |
| US11881395B2 (en) | 2021-09-01 | 2024-01-23 | Globalfoundries U.S. Inc. | Bipolar transistor structure on semiconductor fin and methods to form same |
| US11843044B2 (en) | 2021-09-29 | 2023-12-12 | Globalfoundries U.S. Inc. | Bipolar transistor structure on semiconductor fin and methods to form same |
| US11749747B2 (en) | 2022-01-13 | 2023-09-05 | Globalfoundries U.S. Inc. | Bipolar transistor structure with collector on polycrystalline isolation layer and methods to form same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5455190A (en) * | 1994-12-07 | 1995-10-03 | United Microelectronics Corporation | Method of making a vertical channel device using buried source techniques |
| CN101192537A (zh) * | 2006-11-24 | 2008-06-04 | 上海华虹Nec电子有限公司 | 垂直型双极晶体管的制作工艺方法及垂直型双极晶体管 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000252294A (ja) * | 1999-03-01 | 2000-09-14 | Nec Corp | 半導体装置及びその製造方法 |
| US6770952B2 (en) * | 2001-04-30 | 2004-08-03 | Texas Instruments Incorporated | Integrated process for high voltage and high performance silicon-on-insulator bipolar devices |
| US6724066B2 (en) * | 2001-04-30 | 2004-04-20 | Texas Instruments Incorporated | High breakdown voltage transistor and method |
| US7136268B2 (en) * | 2004-03-31 | 2006-11-14 | International Business Machines Corporation | Tunable ESD trigger and power clamp circuit |
| JP5096708B2 (ja) * | 2006-07-28 | 2012-12-12 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US8217380B2 (en) * | 2008-01-09 | 2012-07-10 | International Business Machines Corporation | Polysilicon emitter BJT access device for PCRAM |
-
2009
- 2009-12-21 CN CN2009102020117A patent/CN102104062B/zh active Active
-
2010
- 2010-12-13 US US12/966,241 patent/US20110147892A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5455190A (en) * | 1994-12-07 | 1995-10-03 | United Microelectronics Corporation | Method of making a vertical channel device using buried source techniques |
| CN101192537A (zh) * | 2006-11-24 | 2008-06-04 | 上海华虹Nec电子有限公司 | 垂直型双极晶体管的制作工艺方法及垂直型双极晶体管 |
Non-Patent Citations (1)
| Title |
|---|
| JP平2-90625A 1990.03.30 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102104062A (zh) | 2011-06-22 |
| US20110147892A1 (en) | 2011-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102104062B (zh) | 双极晶体管 | |
| CN102097464B (zh) | 高压双极晶体管 | |
| CN103035727B (zh) | Rfldmos器件及制造方法 | |
| CN102231379B (zh) | SiGe异质结双极晶体管多指结构 | |
| US7821099B2 (en) | Structure for low capacitance ESD robust diodes | |
| CN100375293C (zh) | 具有多晶硅源极接触结构的沟槽mosfet器件 | |
| CN104979344A (zh) | 用于创建具有降低表面电场效果的具有在体衬底上的横向集电极的高电压互补bjt的方法 | |
| CN102044560B (zh) | 超高频硅锗异质结双极晶体管 | |
| CN102088029B (zh) | SiGe BiCMOS工艺中的PNP双极晶体管 | |
| US20120032233A1 (en) | Silicon-germanium heterojunction bipolar transistor and manufacturing method of the same | |
| CN102446965A (zh) | 锗硅异质结双极晶体管 | |
| JP4489758B2 (ja) | バイポーラ・トランジスタ | |
| CN102104064B (zh) | SiGe HBT工艺中的寄生横向型PNP三极管及其制造方法 | |
| CN102376776A (zh) | BiCMOS工艺中的寄生PIN二极管及制造方法 | |
| US20130099288A1 (en) | SiGe HBT and Manufacturing Method Thereof | |
| CN102544081B (zh) | 锗硅异质结npn三极管及制造方法 | |
| CN102064190B (zh) | SiGe BiCMOS工艺中的SiGe PNP双极晶体管 | |
| CN103137673B (zh) | 自对准双极晶体管及其制造方法 | |
| CN102403344B (zh) | 锗硅BiCMOS工艺中的寄生PNP双极晶体管 | |
| CN103035690A (zh) | 超高压锗硅异质结双极晶体管及其制备方法 | |
| CN103035689B (zh) | 锗硅hbt的集电区引出结构及其制造方法 | |
| CN102117795B (zh) | 场氧化隔离工艺中的电极引出结构 | |
| CN102104065B (zh) | SiGe HBT工艺中的寄生横向型PNP三极管 | |
| CN103066119B (zh) | 锗硅异质结双极晶体管及制造方法 | |
| CN102468329B (zh) | 锗硅异质结双极晶体管多指结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20131218 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20131218 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |