CN103165424B - 在高压npn三极管中集成中压npn三极管的方法 - Google Patents
在高压npn三极管中集成中压npn三极管的方法 Download PDFInfo
- Publication number
- CN103165424B CN103165424B CN201110415340.7A CN201110415340A CN103165424B CN 103165424 B CN103165424 B CN 103165424B CN 201110415340 A CN201110415340 A CN 201110415340A CN 103165424 B CN103165424 B CN 103165424B
- Authority
- CN
- China
- Prior art keywords
- npn triode
- pressure npn
- high pressure
- region
- middle pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种在高压NPN三极管中集成中压NPN三极管的方法，包括步骤：提供一半导体衬底并形成浅沟槽和有源区；在各有源区两侧的浅沟槽的底部形成赝埋层；在中压NPN三极管区域进行磷离子注入；进行退火推进，磷离子通过横向和纵向扩散将中压NPN三极管的有源区两侧赝埋层在有源区的底部连接起来；高压NPN三极管的有源区两侧的赝埋层在有源区的底部不连接；形成高压NPN三极管和中压NPN三极管。本发明能降低中压NPN三极管的集电区的离子注入导致的掺杂散布，同时提高中压NPN三极管的集电区的底部的掺杂浓度，从而能优化中压NPN三极管的器件性能。
Description
技术领域
本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种在高压NPN三极管中集成中压NPN三极管的方法。
背景技术
在一些应用领域中，例如便携式应用，由于依靠电池驱动，因此希望器件的耐压能够满足电池需求。由于器件性能和器件耐压本身是一对矛盾，越高的耐压，会导致越低的性能。因此希望耐压能够在满足电池需求的基础上尽可能低。现有技术中，高压NPN三极管的耐压值通常为6V～7V，高速NPN三极管的耐压值通常为1.8V。现有技术中，一般希望器件的耐压达到电池供电电压的1.2倍左右，因此在高压NPN三极管和高速NPN三极管之间，希望能够实现一个耐压大约在4V左右的NPN三极管，称之为中压NPN三极管。现有中压三极管的制造方法和高速三极管类似，就是集电区进行一次注入实现，现有中压NPN三极管的集电区的注入的剂量介于高速管和高压管之间，通过调节器件的集电区掺杂来实现现有中压三极管的集电区的形成。对现有一些NPN三极管器件结构来说，由于没有外延，因此没有深埋层，中压NPN三极管的器件性能会受到影响。
现有高压、中压和高速NPN三极管的结构都类似，如图1所示，是现有高压NPN三极管的结构示意图。现有高压NPN三极管形成半导体衬底201上、有源区浅槽场氧203隔离即有源区的隔离结构为浅沟槽隔离，集电区214由形成于所述有源区的N型离子注入区组成，在集电区214的周侧的所述浅槽场氧203底部形成有N型赝埋层202，所述赝埋层202和所述集电区214相接触连接，并在所述赝埋层202顶部的所述浅槽场氧中形成有深孔接触204，该深孔接触204和所述赝埋层202接触并引出集电极。在所述有源区顶部形成有P型锗硅外延层，和所述集电区214相接触的所述锗硅外延迟为本征基区212，延伸到所述浅槽场氧203上的所述锗硅外延层为外基区208。基区窗口介质层213形成一基区窗口，该基区窗口定义出基区的位置。由形成于所述本征基区211上的一N型多晶硅组成发射区210，所述发射区210和所述本征基区211的接触区域由发射区窗口定义，所述发射区窗口由发射区窗口介质层209刻蚀后形成。在所述发射区210的侧面形成有侧墙212。在所述外基区208和所述发射区210上分别形成有金属接触206，并分别引出基极和发射极。在器件区域还形成有一层间膜205，该层间膜205用于在器件的底部区域和顶部金属层之间形成隔离。金属接触206和所述深孔接触204都穿过所述层间膜205。在所述层间膜205上还形成有金属层207，该金属层207实现器件的发射极、基极和集电极的连接。
现有高压、中压和高速NPN三极管的集电区214的掺杂都是在刻蚀所述基区窗口介质层213并形成所述基区窗口后进行离子注入来掺杂的，通过通过不同的光罩，不同的掺杂剂量来实现不同的耐压的器件。其中非常重要的是若要实现高耐压器件，所述赝埋层202的掺杂必须是低扩散速率的掺杂元素，否则一旦所述赝埋层202在热过程中横向或者纵向扩散发生，就会导致高压器件耐压不够，无法满足要求，如图1所示，在有源区两侧的所述赝埋层202是不会在所述有源区的底部实现连接的。
因此在此基础上调节高速和中压NPN三极管器件就必须通过合适的集电区214的注入来实现。但是由于集电区214注入的工艺本身并不能精准定位掺杂的分布，注入本身就会导致注入的掺杂元素会在一定的深度并呈现一定的分布。这就导致中压NPN三极管的集电区214的掺杂受到抑制，原因就是注入导致的掺杂在表面的散布抑制了耐压能力的提升，从而导致中压NPN三极管和高压NPN三极管相比，在BVCEO满足要求的情况下，BVCBO并没有减小。这就说明了现有中压NPN三极管来说，集电区的掺杂浓度分布不够合理，表面太浓，而底部还比较淡，导致提前发生BVCEO，使得中压NPN三极管的性能无法得到最优化。
发明内容
本发明所要解决的技术问题是提供一种在高压NPN三极管中集成中压NPN三极管的方法，能降低中压NPN三极管的集电区的离子注入导致的掺杂散布，同时提高中压NPN三极管的集电区的底部的掺杂浓度，从而能优化中压NPN三极管的器件性能。
为解决上述技术问题，本发明提供一种在高压NPN三极管中集成中压NPN三极管的方法包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底上分为高压NPN三极管区域和中压NPN三极管区域；采用光刻刻蚀工艺在所述半导体衬底上形成浅沟槽，所述浅沟槽隔离出有源区。
步骤二、采用N型离子注入工艺在各有源区两侧的所述浅沟槽的底部形成赝埋层。
步骤三、采用光刻刻蚀工艺在所述半导体衬底上形成一光刻胶图形，所述光刻胶图形将所述中压NPN三极管区域打开、将所述高压NPN三极管区域覆盖并保护起来；利用所述光刻胶图形为掩模，采用离子注入工艺在所述中压NPN三极管区域进行磷离子注入；去除所述光刻胶图形。
步骤四、对所述赝埋层和所述磷离子注入的杂质进行退火推进，磷离子通过横向和纵向扩散将所述中压NPN三极管的有源区两侧所述赝埋层在所述有源区的底部连接起来；所述高压NPN三极管的有源区两侧的所述赝埋层在所述有源区的底部不连接。
步骤五、在所述高压NPN三极管区域和所述中压NPN三极管区域中都采用相同的工艺步骤并分别形成高压NPN三极管和中压NPN三极管。
进一步的改进是，步骤三中所述磷离子注入的注入的能量为5Kev～10Kev，注入剂量为1E14cm-2～3E15cm-2。
进一步的改进是，步骤五中在所述高压NPN三极管区域和所述中压NPN三极管区域中采用的相同的工艺步骤为：
步骤5a、在所述浅沟槽中填充浅槽场氧。
步骤5b、在形成有所述浅槽场氧的所述半导体衬底表面淀积一层基区窗口介质层，刻蚀所述基区窗口介质层将所述有源区打开，在所述有源区中进行N型离子注入分别形成所述高压NPN三极管和所述中压NPN三极管的集电区；所述高压NPN三极管和所述中压NPN三极管的集电区的底部和对应的所述赝埋层相连接。
步骤5c、在所述半导体衬底上进行P型锗硅外延层生长分别形成所述高压NPN三极管和所述中压NPN三极管的基区，所述高压NPN三极管和所述中压NPN三极管的基区都分为本征基区和外基区；所述本征基区形成于所述有源区上部且和对应的所述集电区形成接触，所述外基区形成于所述浅槽场氧上部且用于形成基区电极。
步骤5d、在所述半导体衬底正面N型多晶硅并分别形成所述高压NPN三极管和所述中压NPN三极管的发射区；所述高压NPN三极管和所述中压NPN三极管的发射区都分别和对应的所述本征基区相接触。
步骤5e、在各所述赝埋层顶部的所述浅槽场氧中形成深孔接触，各所述深孔接触和所述赝埋层接触并分别引出所述高压NPN三极管和所述中压NPN三极管的集电极；在各所述外基区的顶部形成金属接触，该各金属接触和对应的所述外基区接触并分别引出所述高压NPN三极管和所述中压NPN三极管的基极；在各所述发射区的顶部形成金属接触，该各金属接触和对应的所述发射区接触并分别引出所述高压NPN三极管和所述中压NPN三极管的发射极。
进一步的改进是，步骤二中所述赝埋层的N型离子注入的杂质为砷。
本发明具有如下有益效果：
1、本发明的中压NPN三极管和高压NPN三极管的制造工艺绝大部分相同，能够实现中压NPN三极管和高压NPN三极管的良好集成并能降低制造成本。
2、本发明的中压NPN三极管的耐压能力的条件是通过在赝埋层注入之后增加一次磷离子注入实现的，该磷离子注入在后续热过程中能够进行横向和纵向的扩散并实现中压NPN三极管的赝埋层在集电区的底部连接，所以能够增加集电区的底部掺杂浓度。相对于现有技术中通过调节集电区的注入来调节中压NPN三极管的耐压能力的工艺方法，本发明能降低中压NPN三极管的集电区的离子注入导致的掺杂散布，同时提高中压NPN三极管的集电区的底部的掺杂浓度，从而能优化中压NPN三极管的器件性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有高压NPN三极管的结构示意图；
图2是本发明实施例在高压NPN三极管中集成中压NPN三极管的方法的流程图；
图3是本发明实施例的中压NPN三极管的结构示意图。
具体实施方式
如图2所示，是本发明实施例在高压NPN三极管中集成中压NPN三极管的方法的流程图；如图3所示是本发明实施例的中压NPN三极管的结构示意图。本发明实施例在高压NPN三极管中集成中压NPN三极管的方法包括如下步骤：
步骤一、提供一半导体衬底201，在本发明实施例中半导体衬底201为硅衬底。在所述半导体衬底201上分为高压NPN三极管区域和中压NPN三极管区域；采用光刻刻蚀工艺在所述半导体衬底201上形成浅沟槽，所述浅沟槽隔离出有源区。
步骤二、采用N型离子注入工艺在各有源区两侧的所述浅沟槽的底部形成赝埋层202。较佳选择为，所述赝埋层202的N型离子注入的杂质为砷。
步骤三、采用光刻刻蚀工艺在所述半导体衬底201上形成一光刻胶图形，所述光刻胶图形将所述中压NPN三极管区域打开、将所述高压NPN三极管区域覆盖并保护起来；利用所述光刻胶图形为掩模，采用离子注入工艺在所述中压NPN三极管区域进行磷离子注入；去除所述光刻胶图形。所述磷离子注入的注入的能量为5Kev～10Kev，注入剂量为1E14cm-2～3E15cm-2。
步骤四、对所述赝埋层202和所述磷离子注入的杂质进行退火推进。如图3所示，磷离子通过横向和纵向扩散将所述中压NPN三极管的有源区两侧所述赝埋层202在所述有源区的底部连接起来；如图1所示，所述高压NPN三极管的有源区两侧的所述赝埋层202在所述有源区的底部不连接。
步骤五、在所述高压NPN三极管区域和所述中压NPN三极管区域中都采用相同的工艺步骤并分别形成高压NPN三极管和中压NPN三极管；采用的相同的工艺步骤为：
步骤5a、在所述浅沟槽中填充浅槽场氧203。
步骤5b、在形成有所述浅槽场氧203的所述半导体衬底201表面淀积一层基区窗口介质层213，在本发明实施例中，基区窗口介质层213为氧化层。刻蚀所述基区窗口介质层213将所述有源区打开，在所述有源区中进行N型离子注入分别形成所述高压NPN三极管和所述中压NPN三极管的集电区214；所述高压NPN三极管和所述中压NPN三极管的集电区214的底部和对应的所述赝埋层202相连接。
步骤5c、在所述半导体衬底201上进行P型锗硅外延层生长分别形成所述高压NPN三极管和所述中压NPN三极管的基区，所述高压NPN三极管和所述中压NPN三极管的基区都分为本征基区211和外基区208；所述本征基区211形成于所述有源区上部且和对应的所述集电区214形成接触，所述外基区208形成于所述浅槽场氧203上部且用于形成基区电极。
步骤5d、在所述半导体衬底201正面N型多晶硅并分别形成所述高压NPN三极管和所述中压NPN三极管的发射区210；所述高压NPN三极管和所述中压NPN三极管的发射区210都分别和对应的所述本征基区211相接触。所述发射区210和所述本征基区211的接触区域由发射区窗口定义，所述发射区窗口由发射区窗口介质层209刻蚀后形成。在所述发射区210的侧面形成侧墙212。
步骤5e、形成一层间膜205，该层间膜205用于在器件的底部区域和顶部金属层之间形成隔离。在各所述赝埋层202顶部的所述浅槽场氧203中形成深孔接触，各所述深孔接触和所述赝埋层202接触并分别引出所述高压NPN三极管和所述中压NPN三极管的集电极；在各所述外基区208的顶部形成金属接触206，该各金属接触206和对应的所述外基区208接触并分别引出所述高压NPN三极管和所述中压NPN三极管的基极；在各所述发射区210的顶部形成金属接触206，该各金属接触206和对应的所述发射区210接触并分别引出所述高压NPN三极管和所述中压NPN三极管的发射极。金属接触206和所述深孔接触204都穿过所述层间膜205。在所述层间膜205上形成金属层207，该金属层207实现器件的发射极、基极和集电极的连接。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (4)
1.一种在高压NPN三极管中集成中压NPN三极管的方法，其特征在于，包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底上分为高压NPN三极管区域和中压NPN三极管区域；采用光刻刻蚀工艺在所述半导体衬底上形成浅沟槽，所述浅沟槽隔离出有源区；
步骤二、采用N型离子注入工艺在各有源区两侧的所述浅沟槽的底部形成赝埋层；
步骤三、采用光刻刻蚀工艺在所述半导体衬底上形成一光刻胶图形，所述光刻胶图形将所述中压NPN三极管区域打开、将所述高压NPN三极管区域覆盖并保护起来；利用所述光刻胶图形为掩模，采用离子注入工艺在所述中压NPN三极管区域进行磷离子注入；去除所述光刻胶图形；
步骤四、对所述赝埋层和所述磷离子注入的杂质进行退火推进，磷离子通过横向和纵向扩散将所述中压NPN三极管的有源区两侧所述赝埋层在所述有源区的底部连接起来；所述高压NPN三极管的有源区两侧的所述赝埋层在所述有源区的底部不连接；通过所述磷离子注入的退火推进增加所述中压NPN三极管的集电区的底部掺杂浓度从而调节所述中压NPN三极管的耐压能力；
步骤五、在所述高压NPN三极管区域和所述中压NPN三极管区域中都采用相同的工艺步骤并分别形成高压NPN三极管和中压NPN三极管。
2.如权利要求1所述的在高压NPN三极管中集成中压NPN三极管的方法，其特征在于：步骤三中所述磷离子注入的注入的能量为5Kev～10Kev，注入剂量为1E14cm-2～3E15cm-2。
3.如权利要求1所述的在高压NPN三极管中集成中压NPN三极管的方法，其特征在于：步骤五中在所述高压NPN三极管区域和所述中压NPN三极管区域中采用的相同的工艺步骤为：
步骤5a、在所述浅沟槽中填充浅槽场氧；
步骤5b、在形成有所述浅槽场氧的所述半导体衬底表面淀积一层基区窗口介质层，刻蚀所述基区窗口介质层将所述有源区打开，在所述有源区中进行N型离子注入分别形成所述高压NPN三极管和所述中压NPN三极管的集电区；所述高压NPN三极管和所述中压NPN三极管的集电区的底部和对应的所述赝埋层相连接；
步骤5c、在所述半导体衬底上进行P型锗硅外延层生长分别形成所述高压NPN三极管和所述中压NPN三极管的基区，所述高压NPN三极管和所述中压NPN三极管的基区都分为本征基区和外基区；所述本征基区形成于所述有源区上部且和对应的所述集电区形成接触，所述外基区形成于所述浅槽场氧上部且用于形成基区电极；
步骤5d、在所述半导体衬底正面N型多晶硅并分别形成所述高压NPN三极管和所述中压NPN三极管的发射区；所述高压NPN三极管和所述中压NPN三极管的发射区都分别和对应的所述本征基区相接触；
步骤5e、在各所述赝埋层顶部的所述浅槽场氧中形成深孔接触，各所述深孔接触和所述赝埋层接触并分别引出所述高压NPN三极管和所述中压NPN三极管的集电极；在各所述外基区的顶部形成金属接触，该各金属接触和对应的所述外基区接触并分别引出所述高压NPN三极管和所述中压NPN三极管的基极；在各所述发射区的顶部形成金属接触，该各金属接触和对应的所述发射区接触并分别引出所述高压NPN三极管和所述中压NPN三极管的发射极。
4.如权利要求1所述的在高压NPN三极管中集成中压NPN三极管的方法，其特征在于：步骤二中所述赝埋层的N型离子注入的杂质为砷。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110415340.7A CN103165424B (zh) | 2011-12-13 | 2011-12-13 | 在高压npn三极管中集成中压npn三极管的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110415340.7A CN103165424B (zh) | 2011-12-13 | 2011-12-13 | 在高压npn三极管中集成中压npn三极管的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103165424A CN103165424A (zh) | 2013-06-19 |
| CN103165424B true CN103165424B (zh) | 2015-12-16 |
Family
ID=48588411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110415340.7A Active CN103165424B (zh) | 2011-12-13 | 2011-12-13 | 在高压npn三极管中集成中压npn三极管的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103165424B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0499403A2 (en) * | 1991-02-13 | 1992-08-19 | Nec Corporation | Silicon bipolar transistor and method of fabricating the same |
| CN1227407A (zh) * | 1998-02-27 | 1999-09-01 | 联诚积体电路股份有限公司 | 制作双电压金属氧化物半导体晶体管的方法 |
| CN102104062A (zh) * | 2009-12-21 | 2011-06-22 | 上海华虹Nec电子有限公司 | 双极晶体管 |
| CN102117749A (zh) * | 2009-12-31 | 2011-07-06 | 上海华虹Nec电子有限公司 | 双极晶体管的集电区和集电区埋层的制造工艺方法 |
-
2011
- 2011-12-13 CN CN201110415340.7A patent/CN103165424B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0499403A2 (en) * | 1991-02-13 | 1992-08-19 | Nec Corporation | Silicon bipolar transistor and method of fabricating the same |
| CN1227407A (zh) * | 1998-02-27 | 1999-09-01 | 联诚积体电路股份有限公司 | 制作双电压金属氧化物半导体晶体管的方法 |
| CN102104062A (zh) * | 2009-12-21 | 2011-06-22 | 上海华虹Nec电子有限公司 | 双极晶体管 |
| CN102117749A (zh) * | 2009-12-31 | 2011-07-06 | 上海华虹Nec电子有限公司 | 双极晶体管的集电区和集电区埋层的制造工艺方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103165424A (zh) | 2013-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101877358B (zh) | 具有对称击穿电压的瞬时电压抑制器 | |
| CN102097464B (zh) | 高压双极晶体管 | |
| CN102110709B (zh) | BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法 | |
| CN103632974B (zh) | P型ldmos表面沟道器件提高面内均匀性的制造方法 | |
| CN102034707B (zh) | 一种igbt的制作方法 | |
| CN103050541B (zh) | 一种射频ldmos器件及其制造方法 | |
| CN105789047A (zh) | 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法 | |
| CN105074874A (zh) | 用于形成太阳能电池的空间定位扩散区的掺杂剂的离子注入 | |
| CN103578992B (zh) | 一种集成vdmos芯片及其制作方法 | |
| CN219513110U (zh) | 一种igbt器件 | |
| CN102130153B (zh) | 绝缘体上硅的n型横向绝缘栅双极晶体管及其制备方法 | |
| CN104659090B (zh) | Ldmos器件及制造方法 | |
| CN104638024A (zh) | 一种基于soi的横向恒流二极管及其制造方法 | |
| CN102376776B (zh) | BiCMOS工艺中的寄生PIN二极管及制造方法 | |
| CN103839999A (zh) | 一种功率场效应晶体管的结构与制备方法 | |
| CN103137679A (zh) | 绝缘栅双极型晶体管器件结构及其制作方法 | |
| CN102544081B (zh) | 锗硅异质结npn三极管及制造方法 | |
| CN102104026A (zh) | 集成有肖特基二极管的功率mos晶体管器件的制造方法 | |
| CN203721733U (zh) | 平面型功率mos器件 | |
| CN103165424B (zh) | 在高压npn三极管中集成中压npn三极管的方法 | |
| CN105514040A (zh) | 集成jfet的ldmos器件及工艺方法 | |
| CN103165443B (zh) | 一种绝缘栅晶体管器件及其制造工艺方法 | |
| CN106229349B (zh) | 一种超低电容低压半导体放电管芯片及其制造方法 | |
| CN205282480U (zh) | 一种具有双缓冲层的fs型igbt器件 | |
| CN102412275B (zh) | 锗硅BiCMOS工艺中纵向PNP器件及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140110 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140110 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |