CN103137673B - 自对准双极晶体管及其制造方法 - Google Patents

自对准双极晶体管及其制造方法 Download PDF

Info

Publication number
CN103137673B
CN103137673B CN201110389000.1A CN201110389000A CN103137673B CN 103137673 B CN103137673 B CN 103137673B CN 201110389000 A CN201110389000 A CN 201110389000A CN 103137673 B CN103137673 B CN 103137673B
Authority
CN
China
Prior art keywords
emitter window
region
base
dielectric layer
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110389000.1A
Other languages
English (en)
Other versions
CN103137673A (zh
Inventor
陈帆
陈雄斌
薛恺
周克然
潘嘉
李�昊
蔡莹
陈曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110389000.1A priority Critical patent/CN103137673B/zh
Publication of CN103137673A publication Critical patent/CN103137673A/zh
Application granted granted Critical
Publication of CN103137673B publication Critical patent/CN103137673B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种自对准双极晶体管,通过发射区窗口介质层定义出发射区窗口和外基区自对准注入区,能实现发射区和外基区之间的良好对准;发射区由形成于发射区窗口中的多晶硅和发射区窗口介质层的上层多晶硅膜组成,能使发射区窗口做的很小,从而能减少器件尺寸,并能减少发射区和外基区的耦合区域、从而能降低发射区和基区间的寄生电容,最后能提高器件的频率特性和性能。本发明还公开了一种自对准双极晶体管的制造方法,外基区注入为自对准注入,从而能够节省形成外基区的光刻层,降低工艺成本;形成发射区时对发射极多晶硅进行的回刻为全面回刻,也能节省一层光刻掩模板,降低工艺成本和复杂度。

Description

自对准双极晶体管及其制造方法
技术领域
本发明涉及半导体集成电路领域,特别是涉及一种自对准双极晶体管。本发明还涉及自对准双极晶体管的制造方法。
背景技术
在射频应用中,需要越来越高的器件特征频率,RFCMOS虽然在先进的工艺技术中可实现较高频率,但还是难以完全满足射频要求,如很难实现40GHz以上的特征频率,而且先进工艺的研发成本也是非常高;化合物半导体可实现非常高的特征频率器件,但由于材料成本高、尺寸小的缺点,加上大多数化合物半导体有毒,限制了其应用。锗硅(SiGe)异质结双极晶体管(HBT)则是超高频器件的很好选择,首先其利用SiGe与硅(Si)的能带差别,提高发射区的载流子注入效率,增大器件的电流放大倍数;其次利用SiGe基区的高掺杂,降低基区电阻,提高特征频率;另外SiGe工艺基本与硅工艺相兼容,因此SiGe HBT已经成为超高频器件的主力军。
现有的SiGe HBT采用高掺杂的集电区埋层,以降低集电区电阻,采用高浓度高能量N型注入,连接集电区埋层,形成集电极引出端(collector pick-up)。集电区埋层上外延中低掺杂的集电区,在位P型掺杂的SiGe外延形成基区,然后重N型掺杂多晶硅构成发射极,最终完成HBT的制作。在发射区窗口打开时可选择中心集电区局部离子注入,调节HBT的击穿电压和特征频率。另外采用深槽隔离降低集电区和衬底之间的寄生电容,改善HBT的频率特性。该器件工艺成熟可靠,但主要缺点有:1、集电区外延成本高;2、collector pick-up的形成靠高剂量、大能量的离子注入,才能将集电区埋层引出,因此所占器件面积很大;3、深槽隔离工艺复杂,而且成本较高;4、HBT工艺的光刻层数较多。
发明内容
本发明所要解决的技术问题是提供一种自对准双极晶体管,能实现发射区和外基区之间的良好对准,能减少发射区窗口的尺寸,能减少发射区和外基区的耦合区域、从而能降低发射区和基区间的寄生电容,最后能提高器件的频率特性和性能。为此,本发明还提供一种自对准双极晶体管的制造方法,能实现外基区的自对准注入,从而能够节省形成外基区的光刻层;发射区采用全面刻蚀工艺形成,也能节省一层光刻掩模板,降低工艺成本和复杂度。
为解决上述技术问题,本发明提供的自对准双极晶体管,形成于硅衬底上,有源区由浅槽场氧隔离,自对准双极晶体管包括:
一集电区,由形成于所述有源区中的一N型离子注入区组成,所述集电区深度大于所述浅槽场氧底部的深度。
一赝埋层,由形成于所述有源区两侧的浅槽场氧底部的N型离子注入区组成,所述赝埋层还延伸到所述有源区中并和所述集电区的底部相接触,在所述赝埋层顶部的所述浅槽场氧中形成有深孔接触,该深孔接触引出集电极。
一P型掺杂的基区,所述基区由形成于所述有源区上方的基区外延层组成,所述基区和所述集电区形成接触,所述基区还延伸到所述有源区外侧的所述浅槽场氧上。
一发射区窗口介质层,所述发射区窗口介质层包括内侧面和外侧面并组成一围绕式结构,所述发射区窗口介质层的内侧面围成的区域为发射区窗口,所述发射区窗口介质层的外侧面以外的区域为外基区自对准注入区;所述发射区窗口位于所述有源区的正上方、且所述发射区窗口的尺寸小于或等于所述有源区尺寸;所述发射区窗口将所述基区露出;所述发射区窗口介质层的外侧面和所述有源区相交使所述外基区自对准注入区和所述有源区的位置能交叠;所述发射区窗口介质层为一复合膜,所述发射区窗口介质层的复合膜包括下层氧化膜和上层多晶硅膜的复合膜,所述下层氧化膜和所述基区表面接触,所述上层多晶硅膜位于所述下层氧化膜上。
在所述发射区窗口中填充有发射极多晶硅,所述发射极多晶硅和所述上层多晶硅膜相接触且都N型掺杂,由所述发射极多晶硅和所述上层多晶硅膜一起组成发射区;所述发射极多晶硅和所述发射区窗口底部的所述基区接触;在所述发射区上形成有金属接触,该金属接触引出发射极。
根据形成于所述硅衬底上的位置不同所述基区分为本征基区和外基区,位于所述发射区窗口介质层的外侧面以内区域的所述基区为所述本征基区、所述本征基区外部的所述基区为所述外基区;所述外基区的P型掺杂杂质还包括自对准注入杂质,所述自对准注入杂质的自对准的阻挡区域为所述发射区窗口介质层的外侧面以内区域;在所述外基区上形成有金属接触,该金属接触引出基极。
进一步的改进是,所述基区的基区外延层的成分为Si,SiGe,SiGeC。
进一步的改进是,所述下层氧化膜的厚度为0.02微米~0.1微米,所述上层多晶硅膜的厚度为0.1微米~0.4微米。
进一步的改进是,所述发射区窗口的宽度为0.3微米~0.5微米;所述发射区窗口介质层的内侧面和外侧面之间的宽度为0.1微米~0.2微米。
进一步的改进是,在所述发射区和所述外基区的表面都覆盖有硅化物。
为解决上述技术问题,本发明提供的自对准双极晶体管的制造方法,包括如下步骤:
步骤一、在硅衬底上形成浅沟槽和有源区。
步骤二、在所述有源区周侧的所述浅沟槽的底部的进行N型离子注入形成赝埋层;所述赝埋层还延伸到所述有源区中。
步骤三、在所述浅沟槽中填入氧化硅形成浅槽场氧。
步骤四、在所述有源区中进行N型离子注入形成集电区,所述集电区深度大于所述浅槽场氧底部的深度,所述集电区和延伸到所述有源区中所述赝埋层相接触。
步骤五、淀积P型掺杂的基区外延层,光刻刻蚀所述基区外延层形成基区,所述基区位于所述有源区上方并和所述集电区相接触,所述基区还延伸上所述有源区外侧的所述浅槽场氧上。
步骤六、淀积发射区窗口介质层,所述发射区窗口介质层和所述基区接触并延伸到所述基区外部的所述浅槽场氧上;所述发射区窗口介质层为一复合膜,所述发射区窗口介质层的复合膜包括下层氧化膜和上层多晶硅膜的复合膜,所述下层氧化膜和所述基区表面接触,所述上层多晶硅膜位于所述下层氧化膜上。
步骤七、采用光刻刻蚀工艺对所述发射区窗口介质层进行刻蚀,刻蚀后的所述发射区窗口介质层包括内侧面和外侧面并组成一围绕式结构,所述发射区窗口介质层的内侧面围成的区域为发射区窗口,所述发射区窗口介质层的外侧面以外的区域为外基区自对准注入区;所述发射区窗口位于所述有源区的正上方、且所述发射区窗口的尺寸小于或等于所述有源区尺寸;所述发射区窗口介质层的外侧面和所述有源区相交;所述发射区窗口和所述外基区自对准注入区的底部还保留有一定厚度的所述发射区窗口介质层,使所述发射区窗口和所述外基区自对准注入区底部的所述基区不露出;位于所述发射区窗口介质层的外侧面以内区域的所述基区为所述本征基区、所述本征基区外部的所述基区为所述外基区。
步骤八、在形成有所述发射区窗口的所述硅衬底上淀积第一介质膜,所述第一介质膜厚度满足使所述发射区窗口的侧部表面上的所述第一介质膜在所述发射区窗口中合并,所述第一介质膜对所述发射区窗口介质层的湿法刻蚀选择比要大于1。
步骤九、对所述第一介质膜进行湿法回刻,控制湿法回刻量将所述发射区窗口外部的所述第一介质膜全部去除、而使所述发射区窗口内部的所述第一介质膜保留。
步骤十、在所述外基区中进行P型杂质的自对准注入,该自对准注入的阻挡层由所述发射区窗口介质层的外侧面以内的所述发射区窗口介质层和所述第一介质膜组成。
步骤十一、采用湿法刻蚀工艺将所述发射区窗口内的所述第一介质膜全部去除。
步骤十二、采用光刻胶形成的掩膜,用湿法刻蚀工艺将所述发射区窗口底部保留的所述发射区窗口介质层完全去除并将所述基区露出。
步骤十三、在所述硅衬底上全面淀积发射极多晶硅;所述发射极多晶硅的厚度满足将所述发射区窗口完全填充,所述发射极多晶硅在所述发射区窗口内和所述基区接触。
步骤十四、对所述发射极多晶硅进行回刻,将所述发射区窗口外部的所述发射极多晶硅全部去除,剩余的所述发射极多晶硅仅填充于所述发射区窗口中并和所述上层多晶硅膜相接触,由填充于所述发射区窗口中的所述发射极多晶硅和所述上层多晶硅膜组成发射区;对所述发射区的所述发射极多晶硅和所述上层多晶硅膜进行N型离子注入掺杂。
步骤十五、在所述赝埋层顶部的浅槽场氧中形成深孔接触引出所述集电极;在所述发射区顶部形成金属接触引出发射极;在所述外基区的顶部形成金属接触引出基极。
进一步的改进是,步骤六中所述下层氧化膜的厚度为0.02微米~0.1微米,所述上层多晶硅膜的厚度为0.1微米~0.4微米;步骤七中所述发射区窗口和所述外基区自对准注入区的底部还保留的所述发射区窗口介质层的厚度为0.01微米~0.03微米。
进一步的改进是,步骤八中所述第一介质膜为氮化膜、氧化膜、或氮氧化膜;所述第一介质膜的厚度为0.05微米~0.3微米;步骤九中回刻后所述发射区窗口中保留的所述第一介质膜的厚度为0.03微米~0.2微米。
进一步的改进是,步骤十六中对所述发射极多晶硅的回刻为全面回刻,不采用光刻掩模;采用终点刻蚀检测,使刻蚀停在所述发射区窗口介质层上,保证所述发射区窗口介质层上的多晶硅被刻蚀干净。
进一步的改进是,步骤十中所述自对准注入的注入杂质为硼或氟化硼,注入能量为3kev~20kev。
本发明具有如下有益效果:
1、本发明通过发射区窗口介质层定义出发射区窗口和外基区自对准注入区,能实现发射区和外基区之间的良好对准。发射区由形成于发射区窗口中的多晶硅加上发射区窗口介质层中的上层多晶硅膜组成,能使发射区窗口做的很小。故本发明不仅能减少器件尺寸,还能减少发射区和外基区的耦合区域、从而能降低发射区和基区间的寄生电容,最后能提高器件的频率特性和性能。
2、本发明方法中的外基区注入为自对准注入,从而能够节省形成外基区的光刻层,降低工艺成本。
3、本发明方法中形成发射区时对发射极多晶硅进行的回刻为全面回刻,也能节省一层光刻掩模板,降低工艺成本和复杂度。
4、本发明不需要在发射区窗口中形成内侧墙,能进一步的降低工艺成本和复杂度。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是本发明实施例自对准双极晶体管的结构示意图;
图2A-图2J是本发明实施例自对准双极晶体管的制造方法的各步骤中的器件结构示意图。
具体实施方式
如图1所示,是本发明实施例自对准双极晶体管的结构示意图。本发明实施例自对准双极晶体管形成于硅衬底上,有源区由浅槽场氧2隔离也即为一浅沟槽隔离(STI)结构,包括:
一集电区4,由形成于所述有源区中的一N型离子注入区组成,所述集电区4深度大于所述浅槽场氧2底部的深度。
一赝埋层1,由形成于所述有源区两侧的浅槽场氧2底部的N型离子注入区组成,所述赝埋层1还延伸到所述有源区中并和所述集电区4的底部相接触,在所述赝埋层1顶部的所述浅槽场氧2中形成有深孔接触13,该深孔接触13引出集电极。
一P型掺杂的基区,所述基区由形成于所述有源区上方的基区外延层组成,所述基区的基区外延层的成分为Si,SiGe,SiGeC。所述基区和所述集电区4形成接触,所述基区还延伸到所述有源区外侧的所述浅槽场氧2上。在所述基区的延伸段和所述浅槽场氧2之间还形成有基区窗口介质层3,该基区窗口介质层3围成一基区窗口并定义出所述基区区域。
一发射区窗口介质层,所述发射区窗口介质层为一复合膜,所述发射区窗口介质层的复合膜包括下层氧化膜6和上层多晶硅膜7的复合膜,所述下层氧化膜6和所述基区表面接触,所述上层多晶硅膜7位于所述下层氧化膜6上。所述下层氧化膜6的厚度为0.02微米~0.1微米,所述上层多晶硅膜7的厚度为0.1微米~0.4微米。所述发射区窗口介质层包括内侧面和外侧面并组成一围绕式结构,所述发射区窗口介质层的内侧面围成的区域为发射区窗口,所述发射区窗口介质层的外侧面以外的区域为外基区自对准注入区。所述发射区窗口介质层的内侧面和外侧面之间的宽度为0.1微米~0.2微米。
所述发射区窗口位于所述有源区的正上方、且所述发射区窗口的尺寸小于或等于所述有源区尺寸。所述发射区窗口将所述基区露出。所述发射区窗口介质层的外侧面和所述有源区相交使所述外基区自对准注入区和所述有源区的位置能交叠。
在所述发射区窗口中填充有发射极多晶硅10,所述发射极多晶硅10和所述上层多晶硅膜7相接触且都N型掺杂,由所述发射极多晶硅10和所述上层多晶硅膜7一起组成发射区。所述发射区窗口的宽度也即所述发射极多晶硅的宽度为0.3微米~0.5微米。在所述发射区的所述发射极多晶硅10和所述上层多晶硅膜7的表面覆盖有硅化物12,所述发射极多晶硅10和所述发射区窗口底部的所述基区接触,在所述发射区的侧面形成有侧墙11。在所述发射区上形成有金属接触13,该金属接触13引出发射极;
根据形成于所述硅衬底上的位置不同所述基区分为本征基区5和外基区9,位于所述发射区窗口介质层的外侧面以内区域的所述基区为所述本征基区5、所述本征基区5外部的所述基区为所述外基区9;所述外基区9的P型掺杂杂质还包括自对准注入杂质,所述自对准注入杂质的自对准的阻挡区域为所述发射区窗口介质层的外侧面以内区域。在所述外基区9的表面覆盖有硅化物12。在所述外基区9上形成有金属接触13,该金属接触13引出基极。层间膜16形成于所述硅衬底的正面并用于在器件的底部结构和顶层金属间进行隔离,最后通过金属层15实现器件的互连。
如图2A至图2J所示,是本发明实施例自对准双极晶体管的制造方法的各步骤中的器件结构示意图。本发明实施例自对准双极晶体管的制造方法包括如下步骤:
步骤一、如图2A所示,在硅衬底上形成浅沟槽和有源区。
步骤二、如图2A所示,在所述有源区周侧的所述浅沟槽的底部的进行N型离子注入形成赝埋层1;所述赝埋层1还延伸到所述有源区中。
步骤三、如图2A所示,在所述浅沟槽中填入氧化硅形成浅槽场氧2。
步骤四、如图2A所示,在所述有源区中进行N型离子注入形成集电区4,所述集电区4深度大于所述浅槽场氧2底部的深度,所述集电区4和延伸到所述有源区中所述赝埋层1相接触。
步骤五、如图2A所示,在所述硅衬底上淀积厚度为0.02微米~0.08微米的基区窗口介质层3,采用光刻刻蚀工艺对所述基区窗口介质层3进行刻蚀形成基区窗口;所述基区窗口位于所述有源区上方、且尺寸大于或等于所述有源区尺寸。所述基区窗口定义出基区区域,并将所述集电区4露出。所述基区窗口介质层3能为氧化膜。
如图2B所示,淀积P型掺杂的基区外延层,所述基区的基区外延层的成分为Si,SiGe,SiGeC。进行光刻刻蚀所述基区外延层形成基区5a,所述基区5a位于所述有源区上方并和所述集电区4相接触,所述基区5a还延伸上所述有源区外侧的所述浅槽场氧2上,所述基区5a的延伸部分和所述浅槽场氧2间隔离有所述基区窗口介质层3。
步骤六、如图2C所示,淀积发射区窗口介质层,所述发射区窗口介质层和所述基区5a接触并延伸到所述基区5a外部的所述浅槽场氧2上。所淀积的所述发射区窗口介质层为一复合膜,所述发射区窗口介质层的复合膜包括下层氧化膜6和上层多晶硅膜7的复合膜,所述下层氧化膜6和所述基区5表面接触,所述上层多晶硅膜7位于所述下层氧化膜6上。所述发射区窗口介质层还包括一形成于所述上层多晶硅膜7上的一介质膜。所述下层氧化膜6的厚度为0.02微米~0.1微米,所述上层多晶硅膜7的厚度为0.1微米~0.4微米。
步骤七、如图2D所示,采用光刻刻蚀工艺对所述发射区窗口介质层进行刻蚀,刻蚀后的所述发射区窗口介质层包括内侧面和外侧面并组成一围绕式结构。所述发射区窗口介质层的内侧面围成的区域为发射区窗口,所述发射区窗口介质层的外侧面以外的区域为外基区自对准注入区。所述发射区窗口介质层的内侧面和外侧面之间的宽度为0.1微米~0.2微米。所述发射区窗口的宽度为0.3微米~0.5微米。
所述发射区窗口位于所述有源区的正上方、且所述发射区窗口的尺寸小于或等于所述有源区尺寸。所述发射区窗口介质层的外侧面和所述有源区相交。
所述发射区窗口和所述外基区自对准注入区的底部还保留有一定厚度如0.01微米~0.03微米的所述发射区窗口介质层,使所述发射区窗口和所述外基区自对准注入区底部的所述基区不露出;位于所述发射区窗口介质层的外侧面以内区域的所述基区为所述本征基区5、所述本征基区5外部的所述基区为所述外基区9。
步骤八、如图2E所示,在形成有所述发射区窗口的所述硅衬底上淀积第一介质膜7,所述第一介质膜7厚度满足使所述发射区窗口的侧部表面上的所述第一介质膜7在所述发射区窗口中合并。所述第一介质膜7对所述发射区窗口介质层的湿法刻蚀选择比要大于1、且所述第一介质膜7选择氮化膜、氧化膜、或氮氧化膜中的一种。所述第一介质膜7的厚度能为0.05微米~0.3微米,具体厚度还满足使所述第一介质膜7在所述发射区窗口中合并,合并后,位于所述发射区窗口中的所述第一介质膜7的厚度基本上等于所述发射区窗口介质层的厚度加上在平坦区域淀积的所述第一介质膜7的厚度。
步骤九、如图2F所示,对所述第一介质膜7进行湿法回刻,由于所述发射区窗口中的所述第一介质膜7的厚度要厚,控制湿法回刻量能将所述发射区窗口外部的所述第一介质膜7全部去除、而使所述发射区窗口内部的所述第一介质膜7保留。回刻后所述发射区窗口中保留的所述第一介质膜7的厚度为0.03微米~0.2微米。
步骤十、如图2F所示,在所述外基区9中进行P型杂质的自对准注入,该自对准注入的阻挡层由所述发射区窗口介质层的外侧面以内的所述发射区窗口介质层和所述第一介质膜7组成。所述外基区9的自对准注入的注入杂质为硼或氟化硼、注入能量为3kev~20kev。
步骤十一、如图2G所示,采用湿法刻蚀工艺将所述发射区窗口内的所述第一介质膜7全部去除。
骤十二、如图2G所示,采用光刻胶形成的掩膜,用湿法刻蚀工艺将所述发射区窗口底部保留的所述发射区窗口介质层完全去除并将所述本征基区5露出。
步骤十三、如图2H所示,在所述硅衬底上全面淀积发射极多晶硅10a;所述发射极多晶硅10a的厚度为0.3微米~0.8微米,该厚度还要满足将所述发射区窗口完全填充,所述发射极多晶硅在所述发射区窗口内和所述基区接触。上述所述发射极多晶硅的厚度能使所述发射区窗口中的的所述发射极多晶硅10a的厚度基本上等于所述发射区窗口介质层的厚度加上在平坦区域淀积的所述发射极多晶硅10a的厚度。
步骤十四、如图2I所示,不采用光刻掩模,对所述发射极多晶硅10a进行全面回刻;采用终点刻蚀检测,使刻蚀停在所述发射区窗口介质层上,保证所述发射区窗口介质层上的多晶硅被刻蚀干净。刻蚀后,所述发射区窗口外部的所述发射极多晶硅10a全部去除,剩余的所述发射极多晶硅10a仅填充于所述发射区窗口中并和所述上层多晶硅膜7相接触,由填充于所述发射区窗口中的所述发射极多晶硅10和所述上层多晶硅膜7组成发射区;之后,去除所述发射区外部残留的所述发射区窗口介质层;利用光刻胶做掩模对所述发射区的所述发射极多晶硅10和所述上层多晶硅膜7进行N型离子注入掺杂。
如图2J所示,在所述发射区的所述发射极多晶硅10的侧面形成侧壁11。在所述发射区的所述发射极多晶硅10和所述上层多晶硅膜7和所述外基区9表面形成金属硅化物12。
步骤十五、如图1所示,在所述硅衬底的正面形成层间膜16,所述层间膜16用于在器件的底部结构和顶层金属间进行隔离。
在所述赝埋层1顶部的浅槽场氧2中形成深孔接触14引出所述集电极;在所述发射区10顶部形成金属接触13引出发射极;在所述外基区9的顶部形成金属接触13引出基极。最后形成金属层15实现器件的互连。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。

Claims (10)

1.一种自对准双极晶体管,形成于硅衬底上,有源区由浅槽场氧隔离,其特征在于,自对准双极晶体管包括:
一集电区,由形成于所述有源区中的一N型离子注入区组成,所述集电区深度大于所述浅槽场氧底部的深度;
一赝埋层,由形成于所述有源区两侧的浅槽场氧底部的N型离子注入区组成,所述赝埋层还延伸到所述有源区中并和所述集电区的底部相接触,在所述赝埋层顶部的所述浅槽场氧中形成有深孔接触,该深孔接触引出集电极;
一P型掺杂的基区,所述基区由形成于所述有源区上方的基区外延层组成,所述基区和所述集电区形成接触,所述基区还延伸到所述有源区外侧的所述浅槽场氧上;
一发射区窗口介质层,所述发射区窗口介质层包括内侧面和外侧面并组成一围绕式结构,所述发射区窗口介质层的内侧面围成的区域为发射区窗口,所述发射区窗口介质层的外侧面以外的区域为外基区自对准注入区;所述发射区窗口位于所述有源区的正上方、且所述发射区窗口的尺寸小于或等于所述有源区尺寸;所述发射区窗口将所述基区露出;所述发射区窗口介质层的外侧面和所述有源区相交使所述外基区自对准注入区和所述有源区的位置能交叠;所述发射区窗口介质层为一复合膜,所述发射区窗口介质层的复合膜包括下层氧化膜和上层多晶硅膜的复合膜,所述下层氧化膜和所述基区表面接触,所述上层多晶硅膜位于所述下层氧化膜上;
在所述发射区窗口中填充有发射极多晶硅,所述发射极多晶硅和所述上层多晶硅膜相接触且都N型掺杂,由所述发射极多晶硅和所述上层多晶硅膜一起组成发射区;所述发射极多晶硅和所述发射区窗口底部的所述基区接触;在所述发射区上形成有金属接触,该金属接触引出发射极;
根据形成于所述硅衬底上的位置不同所述基区分为本征基区和外基区,位于所述发射区窗口介质层的外侧面以内区域的所述基区为所述本征基区、所述本征基区外部的所述基区为所述外基区;所述外基区的P型掺杂杂质还包括自对准注入杂质,所述自对准注入杂质的自对准的阻挡区域为所述发射区窗口介质层的外侧面以内区域;在所述外基区上形成有金属接触,该金属接触引出基极。
2.如权利要求1所述的自对准双极晶体管,其特征在于:所述基区的基区外延层的成分为Si、SiGe和SiGeC之一。
3.如权利要求1所述的自对准双极晶体管,其特征在于:所述下层氧化膜的厚度为0.02微米~0.1微米,所述上层多晶硅膜的厚度为0.1微米~0.4微米。
4.如权利要求1所述的自对准双极晶体管,其特征在于:所述发射区窗口的宽度为0.3微米~0.5微米;所述发射区窗口介质层的内侧面和外侧面之间的宽度为0.1微米~0.2微米。
5.如权利要求1所述的自对准双极晶体管,其特征在于:在所述发射区和所述外基区的表面都覆盖有硅化物。
6.一种自对准双极晶体管的制造方法,其特征在于,包括如下步骤:
步骤一、在硅衬底上形成浅沟槽和有源区;
步骤二、在所述有源区周侧的所述浅沟槽的底部进行N型离子注入形成赝埋层;所述赝埋层还延伸到所述有源区中;
步骤三、在所述浅沟槽中填入氧化硅形成浅槽场氧;
步骤四、在所述有源区中进行N型离子注入形成集电区,所述集电区深度大于所述浅槽场氧底部的深度,所述集电区和延伸到所述有源区中所述赝埋层相接触;
步骤五、淀积P型掺杂的基区外延层,光刻刻蚀所述基区外延层形成基区,所述基区位于所述有源区上方并和所述集电区相接触,所述基区还延伸到所述有源区外侧的所述浅槽场氧上;
步骤六、淀积发射区窗口介质层,所述发射区窗口介质层和所述基区接触并延伸到所述基区外部的所述浅槽场氧上;所述发射区窗口介质层为一复合膜,所述发射区窗口介质层的复合膜包括下层氧化膜和上层多晶硅膜的复合膜,所述下层氧化膜和所述基区表面接触,所述上层多晶硅膜位于所述下层氧化膜上;
步骤七、采用光刻刻蚀工艺对所述发射区窗口介质层进行刻蚀,刻蚀后的所述发射区窗口介质层包括内侧面和外侧面并组成一围绕式结构,所述发射区窗口介质层的内侧面围成的区域为发射区窗口,所述发射区窗口介质层的外侧面以外的区域为外基区自对准注入区;所述发射区窗口位于所述有源区的正上方、且所述发射区窗口的尺寸小于或等于所述有源区尺寸;所述发射区窗口介质层的外侧面和所述有源区相交;所述发射区窗口和所述外基区自对准注入区的底部还保留有一定厚度的所述发射区窗口介质层,使所述发射区窗口和所述外基区自对准注入区底部的所述基区不露出;位于所述发射区窗口介质层的外侧面以内区域的所述基区为本征基区、所述本征基区外部的所述基区为所述外基区;
步骤八、在形成有所述发射区窗口的所述硅衬底上淀积第一介质膜,所述第一介质膜厚度满足使所述发射区窗口的侧部表面上的所述第一介质膜在所述发射区窗口中合并,所述第一介质膜对所述发射区窗口介质层的湿法刻蚀选择比要大于1;
步骤九、对所述第一介质膜进行湿法回刻,控制湿法回刻量将所述发射区窗口外部的所述第一介质膜全部去除、而使所述发射区窗口内部的所述第一介质膜保留;
步骤十、在所述外基区中进行P型杂质的自对准注入,该自对准注入的阻挡层由所述发射区窗口介质层的外侧面以内的所述发射区窗口介质层和所述第一介质膜组成;
步骤十一、采用湿法刻蚀工艺将所述发射区窗口内的所述第一介质膜全部去除;
步骤十二、采用光刻胶形成的掩膜,用湿法刻蚀工艺将所述发射区窗口底部保留的所述发射区窗口介质层完全去除并将所述基区露出;
步骤十三、在所述硅衬底上全面淀积发射极多晶硅;所述发射极多晶硅的厚度满足将所述发射区窗口完全填充,所述发射极多晶硅在所述发射区窗口内和所述基区接触;
步骤十四、对所述发射极多晶硅进行回刻,将所述发射区窗口外部的所述发射极多晶硅全部去除,剩余的所述发射极多晶硅仅填充于所述发射区窗口中并和所述上层多晶硅膜相接触,由填充于所述发射区窗口中的所述发射极多晶硅和所述上层多晶硅膜组成发射区;对所述发射区的所述发射极多晶硅和所述上层多晶硅膜进行N型离子注入掺杂;
步骤十五、在所述赝埋层顶部的浅槽场氧中形成深孔接触引出所述集电极;在所述发射区顶部形成金属接触引出发射极;在所述外基区的顶部形成金属接触引出基极。
7.如权利要求6所述的自对准双极晶体管的制造方法,其特征在于:步骤六中所述下层氧化膜的厚度为0.02微米~0.1微米,所述上层多晶硅膜的厚度为0.1微米~0.4微米;步骤七中所述发射区窗口和所述外基区自对准注入区的底部还保留的所述发射区窗口介质层的厚度为0.01微米~0.03微米。
8.如权利要求6所述的自对准双极晶体管的制造方法,其特征在于:步骤八中所述第一介质膜为氮化膜、氧化膜、或氮氧化膜;所述第一介质膜的厚度为0.05微米~0.3微米;步骤九中回刻后所述发射区窗口中保留的所述第一介质膜的厚度为0.03微米~0.2微米。
9.如权利要求6所述的自对准双极晶体管的制造方法,其特征在于:步骤十六中对所述发射极多晶硅的回刻为全面回刻,不采用光刻掩模;采用终点刻蚀检测,使刻蚀停在所述发射区窗口介质层上,保证所述发射区窗口介质层上的多晶硅被刻蚀干净。
10.如权利要求6所述的自对准双极晶体管的制造方法,其特征在于:步骤十中所述自对准注入的注入杂质为硼或氟化硼,注入能量为3kev~20kev。
CN201110389000.1A 2011-11-30 2011-11-30 自对准双极晶体管及其制造方法 Active CN103137673B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110389000.1A CN103137673B (zh) 2011-11-30 2011-11-30 自对准双极晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110389000.1A CN103137673B (zh) 2011-11-30 2011-11-30 自对准双极晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN103137673A CN103137673A (zh) 2013-06-05
CN103137673B true CN103137673B (zh) 2015-06-03

Family

ID=48497262

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110389000.1A Active CN103137673B (zh) 2011-11-30 2011-11-30 自对准双极晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN103137673B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097507B (zh) * 2014-05-15 2018-06-05 北大方正集团有限公司 一种多晶硅发射极晶体管及其制作方法
CN108630659B (zh) * 2017-03-15 2020-05-15 中芯国际集成电路制造(上海)有限公司 一种半导体器件的检测结构及其制备方法、检测方法
CN111883427A (zh) * 2020-07-16 2020-11-03 上海华虹宏力半导体制造有限公司 Hbt器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097463A (zh) * 2009-12-15 2011-06-15 上海华虹Nec电子有限公司 半自对准双极晶体管及其制造工艺方法
CN102130152A (zh) * 2010-01-18 2011-07-20 上海华虹Nec电子有限公司 自对准双极晶体管及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE497637T1 (de) * 2005-09-30 2011-02-15 Nxp Bv Halbleiterbauelement mit einem bipolaren transistor und herstellungsverfahren dafür
CN102097464B (zh) * 2009-12-15 2012-10-03 上海华虹Nec电子有限公司 高压双极晶体管
CN102104062B (zh) * 2009-12-21 2012-08-01 上海华虹Nec电子有限公司 双极晶体管

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102097463A (zh) * 2009-12-15 2011-06-15 上海华虹Nec电子有限公司 半自对准双极晶体管及其制造工艺方法
CN102130152A (zh) * 2010-01-18 2011-07-20 上海华虹Nec电子有限公司 自对准双极晶体管及其制作方法

Also Published As

Publication number Publication date
CN103137673A (zh) 2013-06-05

Similar Documents

Publication Publication Date Title
CN102231379B (zh) SiGe异质结双极晶体管多指结构
CN102104062B (zh) 双极晶体管
US8395188B2 (en) Silicon-germanium heterojunction bipolar transistor
CN102044560B (zh) 超高频硅锗异质结双极晶体管
CN103137673B (zh) 自对准双极晶体管及其制造方法
CN103117299B (zh) 自对准双极晶体管及其制作方法
CN102544081B (zh) 锗硅异质结npn三极管及制造方法
CN103066101B (zh) 锗硅hbt器件及制造方法
US8455975B2 (en) Parasitic PNP bipolar transistor in a silicon-germanium BiCMOS process
CN103066117B (zh) 半自对准双极晶体管及其制作方法
CN102544079B (zh) 锗硅异质结npn晶体管及制造方法
US8759880B2 (en) Ultra-high voltage SIGE HBT device and manufacturing method of the same
CN102104063A (zh) 一种soi纵向双极晶体管及其制作方法
CN102544082B (zh) 锗硅异质结npn三极管器件及制造方法
CN103137675B (zh) 具有高击穿电压的锗硅异质结双极晶体管结构及其制作方法
CN102104065B (zh) SiGe HBT工艺中的寄生横向型PNP三极管
CN103117300B (zh) 寄生横向型pnp器件及制造方法
CN103066119B (zh) 锗硅异质结双极晶体管及制造方法
CN103137678B (zh) 锗硅异质结双极晶体管及制造方法
CN103050518B (zh) 锗硅异质结双极型晶体管及其制造方法
CN102412311B (zh) BiCMOS工艺中的PN结变容器及制造方法
CN102412313B (zh) 一种采用SiGe HBT工艺的MOS可变电容及其制作方法
CN103094328B (zh) 一种SiGe BiCMOS工艺中的寄生PNP器件结构及其制造方法
CN103137677B (zh) 锗硅hbt工艺中的寄生横向型pnp三极管及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140107

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140107

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant