CN102104063A - 一种soi纵向双极晶体管及其制作方法 - Google Patents
一种soi纵向双极晶体管及其制作方法 Download PDFInfo
- Publication number
- CN102104063A CN102104063A CN2009102013325A CN200910201332A CN102104063A CN 102104063 A CN102104063 A CN 102104063A CN 2009102013325 A CN2009102013325 A CN 2009102013325A CN 200910201332 A CN200910201332 A CN 200910201332A CN 102104063 A CN102104063 A CN 102104063A
- Authority
- CN
- China
- Prior art keywords
- soi
- soi substrate
- base
- emitter
- bipolar transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 31
- 239000010703 silicon Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000012212 insulator Substances 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- 238000005516 engineering process Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 16
- 230000003647 oxidation Effects 0.000 claims abstract description 16
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 16
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 16
- 239000001301 oxygen Substances 0.000 claims abstract description 16
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 230000009977 dual effect Effects 0.000 claims description 18
- 238000002347 injection Methods 0.000 claims description 14
- 239000007924 injection Substances 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- 229920000831 ionic polymer Polymers 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 238000002955 isolation Methods 0.000 abstract description 12
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 230000000295 complement effect Effects 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 210000000746 body region Anatomy 0.000 abstract 1
- 230000010354 integration Effects 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000006213 oxygenation reaction Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7317—Bipolar thin film transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66265—Thin film bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种SOI纵向双极晶体管及其制作方法，该双极晶体管包括SOI衬底，所述SOI衬底由下至上依次为SOI衬底体区，SOI衬底隐埋氧化层，顶层硅膜，所述SOI衬底上采用集成电路STI工艺在顶层硅膜位置处形成有有源区，有源区位置处通过离子注入形成有集电区和基区，集电区靠近SOI衬底隐埋氧化层，基区靠近顶层硅膜表面；基区上形成有发射极和基极，发射极和基极分别被侧氧隔离墙包围。本发明它采用一种简单的双多晶硅技术，不仅提高晶体管性能，而且可以减小有源区面积提高集成度；此外本发明采用侧氧隔离工艺，提高SOI BJT与SOI CMOS的兼容性，使SOI BiCMOS工艺变得简单，从而降低成本。
Description
技术领域
本发明属于微电子与固体电子技术领域，涉及一种SOI纵向双极晶体管及其制作方法。
背景技术
由于移动通信产业的迅猛发展，使得对射频集成电路(RFIC)的需求量大大增加，同时也成为一个竞争激烈的技术领域。集成了双极型晶体管(BJT)和互补金属氧化物半导体晶体管(CMOS)的器件(BiCMOS)具有高的集成度，并且兼备BJT和MOS两方面的优点，使得其在竞争激烈的RFIC领域大放异彩。半导体工业已经寻找制造BiCMOS器件的解决办法长达数十年，普通体硅Bi/CMOS技术已被广泛采用。但是，CMOS为了较低的功率和较高的速度而采用薄的绝缘体上硅(以下称SOI)衬底，因此SOI BiCMOS被广泛关注。
为了易于与SOI CMOS集成，横向SOI BJT已经被提出和研究。虽然横向SOIBJT器件更容易与SOI CMOS集成，但是这种器件的性能非常有限，这是因为横向SOI BJT的基区宽度由光刻技术决定，而SOI BJT的基区宽度直接影响晶体管的增益，从而影响晶体管的直流特性；另一方面，载流子的渡越时间直接与基区宽度相关，晶体管截止频率与渡越时间成反比，因此基区宽度对晶体管的频率特性也有重大的影响。因此基区宽度对SOI BJT的特性影响非常大。横向SOI BJT也不容易按比例缩小。
相对于横向SOI BJT，纵向SOI BJT是另一种类型的SOI BJT，但是目前的纵向SOI BJT一般是转移体硅的BJT技术应用于SOI衬底，这样使得BJT与高性能的SOI CMOS器件的集成不适宜，主要有两方面的问题：一方面，浅沟槽隔离工艺复杂，使得集成的成本升高；另一方面，高浓度注入形成欧姆接触的电极引出，使得面积增大，这样降低了集成度。目前有一种采用感生背面栅极、少数载流子反型层作为集电极的新型SOI BJT。这样虽然能适度改进SOI BJT与高性能SOI CMOS的集成，但是对于普通SOI衬底，需要高达30V的衬底偏压才能通过背栅在SOI体区产生反型层。这种高压与普通SOI CMOS工艺不兼容，因此必须把SOI BJT对应的有源区SOI隐埋氧化层做的很薄，这需要采用图形化SOI衬底。而采用图形化SOI衬底有两方面的问题：(1)光刻对准很困难；(2)整个SOI BJT的工艺复杂度变得很高。
发明内容
本发明所要解决的技术问题是：提供一种集成度高兼容性好的SOI纵向双极晶体管及其制作方法。为解决上述技术问题，本发明采用如下技术方案。
一种SOI纵向双极晶体管，包括SOI衬底，所述SOI衬底由下至上依次为SOI衬底体区，SOI衬底隐埋氧化层，顶层硅膜，所述SOI衬底上采用集成电路STI工艺在顶层硅膜位置处形成有有源区，有源区位置处通过离子注入形成有集电区和基区，集电区靠近SOI衬底隐埋氧化层，基区靠近顶层硅膜表面；基区上形成有发射极和基极，发射极和基极分别被侧氧隔离墙包围。
作为本发明的一种优选方案，所述有源区通过浅沟槽隔离墙分隔。
作为本发明的另一种优选方案，所述发射极向基区扩散形成有浅发射结。
一种SOI纵向双极晶体管的制作方法，包括以下步骤：
步骤一，由下至上依次生长SOI衬底体区，SOI衬底隐埋氧化层，顶层硅膜构成SOI衬底；
步骤二，采用集成电路STI工艺在SOI衬底上的顶层硅膜位置处形成有源区；
步骤三，在有源区通过离子注入形成集电区和基区；
步骤四，在顶层硅膜上化学气相沉积一层多晶硅，然后制作一道掩膜板；
步骤五，正光刻胶进行双多晶硅离子注入，反光刻胶形成双多晶硅结构，分别为多晶硅发射极和多晶硅基极；
步骤六，热退化，促进多晶硅发射极向基区扩散形成浅发射结；
步骤七，制作侧氧隔离墙用以隔离双多晶硅。
作为本发明的一种优选方案，所述集电区是在有源区进行n型掺杂形成的，离子注入深度靠近SOI衬底隐埋氧化层。
作为本发明的另一种优选方案，所述基区是在有源区进行p型掺杂形成的，离子注入深度靠近顶层硅膜。
作为本发明的再一种优选方案，所述掺杂为先进行深注入再进行浅注入的倒掺杂工艺。
作为本发明的再一种优选方案，所述发射极是通过n+重掺杂注入和刻蚀工艺形成的。
作为本发明的再一种优选方案，所述基极是通过p+重掺杂形成的基极引出端。
本发明的有益效果在于：它采用一种简单的双多晶硅技术，不仅提高晶体管性能，而且可以减小有源区面积提高集成度；此外本发明采用侧氧隔离工艺，提高SOI BJT与SOI CMOS的兼容性，使SOI BiCMOS工艺变得简单，从而降低成本。
附图说明
图1为SOI衬底结构示意图；
图2为本发明的晶体管有源区结构示意图；
图3为本发明的双多晶硅截面示意图；
图4为本发明的侧氧隔离墙截面示意图；
图5为反映本发明的直流特性的Gummel图；
图6为反映本发明的直流特性的IcVc图；
图7为反映本发明的射频特性的截止频率图；
图8为反映本发明的射频特性的最大振荡频率图。
主要组件符号说明：
1、SOI衬底体区； 2、SOI衬底隐埋氧化层(BOX)；
3、SOI衬底的顶层硅膜； 4、浅沟槽隔离(STI)；
5、集电区； 6、基区；
7、发射极； 8、基极；
9、浅发射结； 10、侧氧隔离墙；
11、集电极。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步详细说明。
实施例一
本发明涉及一种绝缘体上硅(SOI)纵向双极晶体管结构以及制作方法。本发明的纵向SOI BJT实现SOI上BJT简单双多晶硅技术。一种多晶硅是指发射区n+多晶硅，这一方面是用来减小发射区的表面复合速度，以提高发射结注入效率，增大电流增益；另一方面n+多晶硅中杂质的外扩散来形成浅发射结。另外一种多晶硅是指基极p+多晶硅，用于做基区的引出，它可以减小器件的有效总面积。根据本发明，发射区与基极的隔离以及发射区与集电极的隔离，替代普遍采用的浅槽隔离工艺，采用集成电路MOS侧氧隔离工艺，实现自对准，减少光刻版的使用，并且能与SOI CMOS工艺更好的兼容，因此降低成本。
如图1至4所示，本实施例提供一种SOI纵向双极晶体管，包括SOI衬底，所述SOI衬底由下至上依次为SOI衬底体区1，SOI衬底隐埋氧化层2，顶层硅膜3，所述SOI衬底上采用集成电路STI工艺在顶层硅膜位置处形成有有源区，有源区位置处通过离子注入形成有集电区5和基区6，集电区靠近SOI衬底隐埋氧化层，基区靠近顶层硅膜表面；基区上形成有发射极7和基极8，发射极和基极分别被侧氧隔离墙10包围。所述有源区通过浅沟槽隔离墙4分隔。所述发射极向基区扩散形成有浅发射结9。侧氧隔离墙10还用以隔离多晶硅与集电极11。
一种SOI纵向双极晶体管的制作方法，包括以下步骤：
步骤一，由下至上依次生长SOI衬底体区，SOI衬底隐埋氧化层，顶层硅膜构成SOI衬底；
步骤二，采用集成电路STI工艺在SOI衬底上的顶层硅膜位置处形成有源区；
步骤三，在有源区通过离子注入形成集电区和基区；
步骤四，在顶层硅膜上化学气相沉积一层多晶硅，然后制作一道掩膜板；
步骤五，正光刻胶进行双多晶硅离子注入，反光刻胶形成双多晶硅结构，分别为多晶硅发射极和多晶硅基极；
步骤六，热退化，促进多晶硅发射极向基区扩散形成浅发射结；
步骤七，制作侧氧隔离墙用以隔离双多晶硅。
所述集电区是在有源区进行n型掺杂形成的，离子注入深度靠近SOI衬底隐埋氧化层。所述基区是在有源区进行p型掺杂形成的，离子注入深度靠近顶层硅膜。所述掺杂为先进行深注入再进行浅注入的倒掺杂工艺。所述发射极是通过n+重掺杂注入和刻蚀工艺形成的。所述基极是通过p+重掺杂形成的基极引出端。
图5至图8反映了本发明的直流特性和射频特性。
实施例二
本实施例提供一种具有侧氧隔离的NPN型双多晶硅纵向SOI BJT结构及其制作方法。
其制作步骤如下：
首先在SOI衬底上，采用集成电路STI工艺形成SOI BJT有源区。
然后在SOI BJT有源区通过离子注入形成集电区和基区：采用离子注入工艺在有源区进行n型掺杂用以形成集电区，在这一步中注入深度靠近SOI BOX；然后在有源区进行p型掺杂用以形成基区，注入深度靠近表面。集电区和基区的形成采用了倒掺杂工艺，也即是先进行深注入再进行浅注入，倒掺杂工艺能得到更薄的基区，从而提高晶体管电流增益；另一方面，集电区注入剂量要高于基区注入剂量，这样做可以提高集电区的收集系数，从而提高晶体管的电流增益。
接下来制作双多晶硅结构：首先在SOI顶层硅膜上化学气相沉积(CVD)一层多晶硅，然后制作一道掩膜板。正光刻胶进行双多晶硅离子注入：在发射极开口进行n+重掺杂注入形成发射区，这是第一个多晶硅区；在基极开口进行p+重掺杂形成基极引出端。反光刻胶进行多晶硅的制作：利用刻蚀工艺形成双多晶硅结构。
多晶硅工艺不仅与SOI CMOS多晶硅栅工艺相兼容，还可以提高发射区注入效率，减小器件的有效面积，提高集成度。在注入完成之后，再进行热退化，促进多晶硅发射区向基区扩散形成浅发射结。
双多晶硅制作好之后，制作侧氧隔离墙用以隔离双多晶硅，以及多晶硅与集电极。首先在SOI衬底上各向同性生长一层具有一定厚度的二氧化硅，然后再各向异性刻蚀同一厚度的二氧化硅。这种工艺可以与SOI CMOS侧氧隔离工艺相兼容，简化工艺从而降低成本。
这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例中。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明的精神或本质特征的情况下，本发明可以以其他形式、结构、布置、比例，以及用其他元件、材料和部件来实现。
Claims (9)
1.一种SOI纵向双极晶体管，包括SOI衬底，所述SOI衬底由下至上依次为SOI衬底体区，SOI衬底隐埋氧化层，顶层硅膜，其特征在于：所述SOI衬底上采用集成电路STI工艺在顶层硅膜位置处形成有有源区，有源区位置处通过离子注入形成有集电区和基区，集电区靠近SOI衬底隐埋氧化层，基区靠近顶层硅膜表面；基区上形成有发射极和基极，发射极和基极分别被侧氧隔离墙包围。
2.根据权利要求1所述的SOI纵向双极晶体管，其特征在于：所述有源区通过浅沟槽隔离墙分隔。
3.根据权利要求1所述的SOI纵向双极晶体管，其特征在于：所述发射极向基区扩散形成有浅发射结。
4.一种SOI纵向双极晶体管的制作方法，其特征在于，包括以下步骤：
步骤一，由下至上依次生长SOI衬底体区，SOI衬底隐埋氧化层，顶层硅膜构成SOI衬底；
步骤二，采用集成电路STI工艺在SOI衬底上的顶层硅膜位置处形成有源区；
步骤三，在有源区通过离子注入形成集电区和基区；
步骤四，在顶层硅膜上化学气相沉积一层多晶硅，然后制作一道掩膜板；
步骤五，正光刻胶进行双多晶硅离子注入，反光刻胶形成双多晶硅结构，分别为多晶硅发射极和多晶硅基极；
步骤六，热退化，促进多晶硅发射极向基区扩散形成浅发射结；
步骤七，制作侧氧隔离墙用以隔离双多晶硅。
5.根据权利要求4所述的SOI纵向双极晶体管的制作方法，其特征在于：所述集电区是在有源区进行n型掺杂形成的，离子注入深度靠近SOI衬底隐埋氧化层。
6.根据权利要求4所述的SOI纵向双极晶体管的制作方法，其特征在于：所述基区是在有源区进行p型掺杂形成的，离子注入深度靠近顶层硅膜。
7.根据权利要求5或6所述的SOI纵向双极晶体管的制作方法，其特征在于：所述掺杂为先进行深注入再进行浅注入的倒掺杂工艺。
8.根据权利要求4所述的SOI纵向双极晶体管的制作方法，其特征在于：所述发射极是通过n+重掺杂注入和刻蚀工艺形成的。
9.根据权利要求4所述的SOI纵向双极晶体管的制作方法，其特征在于：所述基极是通过p+重掺杂形成的基极引出端。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102013325A CN102104063B (zh) | 2009-12-17 | 2009-12-17 | 一种soi纵向双极晶体管及其制作方法 |
| US13/055,577 US8629029B2 (en) | 2009-12-17 | 2010-07-14 | Vertical SOI bipolar junction transistor and manufacturing method thereof |
| PCT/CN2010/075156 WO2011072527A1 (zh) | 2009-12-17 | 2010-07-14 | 一种soi纵向双极晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009102013325A CN102104063B (zh) | 2009-12-17 | 2009-12-17 | 一种soi纵向双极晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102104063A true CN102104063A (zh) | 2011-06-22 |
| CN102104063B CN102104063B (zh) | 2012-10-31 |
Family
ID=44156710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009102013325A Expired - Fee Related CN102104063B (zh) | 2009-12-17 | 2009-12-17 | 一种soi纵向双极晶体管及其制作方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8629029B2 (zh) |
| CN (1) | CN102104063B (zh) |
| WO (1) | WO2011072527A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101719508B (zh) * | 2009-11-10 | 2013-09-04 | 上海宏力半导体制造有限公司 | 一种薄soi纵向双极型晶体管及其制造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8766235B2 (en) | 2012-03-08 | 2014-07-01 | Micron Technology, Inc. | Bipolar junction transistors and memory arrays |
| CN102916041B (zh) * | 2012-11-15 | 2015-03-25 | 中国科学院上海微系统与信息技术研究所 | 基于soi的锗硅异质结双极晶体管及其制作方法 |
| KR20180066708A (ko) | 2016-12-09 | 2018-06-19 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5087580A (en) * | 1990-09-17 | 1992-02-11 | Texas Instruments Incorporated | Self-aligned bipolar transistor structure and fabrication process |
| DE4418206C2 (de) * | 1994-05-25 | 1999-01-14 | Siemens Ag | CMOS-kompatibler Bipolartransistor und Herstellungsverfahren desselben |
| US6849871B2 (en) * | 2000-10-20 | 2005-02-01 | International Business Machines Corporation | Fully-depleted-collector silicon-on-insulator (SOI) bipolar transistor useful alone or in SOI BiCMOS |
| US20060060941A1 (en) * | 2004-08-27 | 2006-03-23 | Sun I-Shan M | Polysilicon sidewall spacer lateral bipolar transistor on SOI |
| KR20100079575A (ko) * | 2008-12-31 | 2010-07-08 | 주식회사 동부하이텍 | 바이폴라 트랜지스터 및 그 제조 방법 |
| CN101719503B (zh) * | 2009-11-10 | 2012-07-04 | 上海宏力半导体制造有限公司 | 一种共电极薄soi纵向双极型晶体管器件及其制造方法 |
| CN101719508B (zh) * | 2009-11-10 | 2013-09-04 | 上海宏力半导体制造有限公司 | 一种薄soi纵向双极型晶体管及其制造方法 |
-
2009
- 2009-12-17 CN CN2009102013325A patent/CN102104063B/zh not_active Expired - Fee Related
-
2010
- 2010-07-14 WO PCT/CN2010/075156 patent/WO2011072527A1/zh active Application Filing
- 2010-07-14 US US13/055,577 patent/US8629029B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101719508B (zh) * | 2009-11-10 | 2013-09-04 | 上海宏力半导体制造有限公司 | 一种薄soi纵向双极型晶体管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8629029B2 (en) | 2014-01-14 |
| CN102104063B (zh) | 2012-10-31 |
| US20110233727A1 (en) | 2011-09-29 |
| WO2011072527A1 (zh) | 2011-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7456069B2 (en) | Method in the fabrication of an integrated injection logic circuit | |
| CN104979344A (zh) | 用于创建具有降低表面电场效果的具有在体衬底上的横向集电极的高电压互补bjt的方法 | |
| CN102088029B (zh) | SiGe BiCMOS工艺中的PNP双极晶体管 | |
| CN102104063B (zh) | 一种soi纵向双极晶体管及其制作方法 | |
| CN102931226A (zh) | 自对准锗硅异质结双极型三极管及其制作方法 | |
| CN102800589B (zh) | 一种基于SOI的SiGe-HBT晶体管的制备方法 | |
| CN102800590B (zh) | 一种基于SOI的SiGe-HBT晶体管的制备方法 | |
| CN102544081B (zh) | 锗硅异质结npn三极管及制造方法 | |
| CN103117299B (zh) | 自对准双极晶体管及其制作方法 | |
| CN103137673B (zh) | 自对准双极晶体管及其制造方法 | |
| CN103066101A (zh) | 锗硅hbt器件及制造方法 | |
| CN102544079B (zh) | 锗硅异质结npn晶体管及制造方法 | |
| US8637959B2 (en) | Vertical parasitic PNP device in a BiCMOS process and manufacturing method of the same | |
| CN103066117B (zh) | 半自对准双极晶体管及其制作方法 | |
| CN102544082B (zh) | 锗硅异质结npn三极管器件及制造方法 | |
| CN102412284B (zh) | 锗硅hbt工艺中垂直寄生型pnp三极管及其制造方法 | |
| CN102412275B (zh) | 锗硅BiCMOS工艺中纵向PNP器件及制作方法 | |
| CN101764100A (zh) | 与bcd集成制造工艺兼容的垂直双极型器件制造工艺 | |
| CN102412279B (zh) | 锗硅bicmos工艺中垂直寄生型pnp三极管及制造方法 | |
| CN103066119B (zh) | 锗硅异质结双极晶体管及制造方法 | |
| CN117855217A (zh) | 基于SOI工艺的双埋层悬浮电极Vertical-PNP结构及加工方法 | |
| CN103094328B (zh) | 一种SiGe BiCMOS工艺中的寄生PNP器件结构及其制造方法 | |
| CN102916041B (zh) | 基于soi的锗硅异质结双极晶体管及其制作方法 | |
| CN102412311B (zh) | BiCMOS工艺中的PN结变容器及制造方法 | |
| CN103137678B (zh) | 锗硅异质结双极晶体管及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121031 Termination date: 20191217 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |