CN103035689A - 锗硅hbt的集电区引出结构及其制造方法 - Google Patents
锗硅hbt的集电区引出结构及其制造方法 Download PDFInfo
- Publication number
- CN103035689A CN103035689A CN2012101637836A CN201210163783A CN103035689A CN 103035689 A CN103035689 A CN 103035689A CN 2012101637836 A CN2012101637836 A CN 2012101637836A CN 201210163783 A CN201210163783 A CN 201210163783A CN 103035689 A CN103035689 A CN 103035689A
- Authority
- CN
- China
- Prior art keywords
- collector region
- polycrystalline silicon
- doped polycrystalline
- doped
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 title abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 134
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 239000012535 impurity Substances 0.000 claims abstract description 15
- 229920005591 polysilicon Polymers 0.000 claims description 63
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 43
- 229910052732 germanium Inorganic materials 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 33
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 31
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 22
- 238000002513 implantation Methods 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 15
- 230000003071 parasitic effect Effects 0.000 claims description 14
- 238000011065 in-situ storage Methods 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 3
- 150000002290 germanium Chemical class 0.000 claims description 3
- 238000005429 filling process Methods 0.000 claims description 2
- 238000002955 isolation Methods 0.000 abstract description 6
- 230000008569 process Effects 0.000 description 12
- 239000010410 layer Substances 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 9
- 238000001259 photo etching Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011960 computer-aided design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
Abstract
本申请公开了一种锗硅HBT的集电区引出结构，包括集电区电极；还包括填充结构，其顶面接触集电区电极的底面。所述填充结构对称分布于集电区两侧的隔离区及其下方的衬底中。所述填充结构包括下层的无掺杂多晶硅和上层的掺杂多晶硅，所述掺杂多晶硅中掺杂有与衬底相反类型的杂质。掺杂多晶硅的深度＞集电区的深度＞隔离区的深度。两个掺杂多晶硅的侧面接触集电区。本申请还公开了其制造方法。本申请可以降低集电区引出结构与衬底之间的寄生电容。
Description
技术领域
本申请涉及一种半导体集成电路器件，特别是涉及一种HBT（Heterojunction Bipolar Transistar，异质结双极晶体管）器件。
背景技术
锗硅（SiGe）是硅和锗通过共价键结合形成的半导体化合物，是这两种元素无限互溶的替位式固溶体。锗硅HBT器件是一种常用的高频RF（Radio Frequency，射频）器件。
申请号为201110370460.X、申请日为2011年11月21日、名称为“超高压锗硅HBT器件及其制造方法”的中国发明专利申请请求保护一种超高压锗硅HBT器件，其结构如图1所示。
在半导体衬底101中具有两个隔离区102、两个赝埋层103和集电区104。隔离区102是在衬底101的表面先刻蚀沟槽，再以介质材料填充所述沟槽而形成的。赝埋层103是隔离区102底部的一块掺杂区，是在所述沟槽底部进行离子注入形成的。集电区104是在两个隔离区102之间和两个赝埋层103之间的一块掺杂区，是对隔离区102之间的衬底101进行离子注入而形成的。集电区104的深度大于隔离结构102。集电区104的两侧均与赝埋层103相接触。在集电区104之上具有锗硅基区105，其两端可在集电区104上，也可在紧邻集电区104的隔离区102上。在隔离结构102之上具有锗硅场板106，其在赝埋层103与集电区104交界处的正上方。锗硅基区105和锗硅场板106是对同一锗硅外延层刻蚀后分别形成的。在锗硅基区105之上具有介质107和多晶硅发射区108。多晶硅发射区108的垂直剖面呈T形，上大下小，其底部接触锗硅基区105，其顶部与锗硅基区105之间为介质107。在锗硅基区105的两侧、锗硅场板106的两侧均具有第一侧墙109。在多晶硅发射区108的两侧具有第二侧墙110。第一电极111穿越层间介质（ILD）和隔离区102，与赝埋层103相接触。第二电极112、第三电极113、第四电极114均穿越层间介质，分别与锗硅场板106、锗硅基区105、多晶硅发射区108相接触。第一电极111和第二电极112相连，作为集电极。第三电极113作为基极。第四电极114作为发射极。
上述超高压锗硅HBT器件中，赝埋层103和第一电极111作为集电区引出结构。器件的BC结（锗硅基区105和集电区104之间的PN结）呈现两维分布特性，既有从锗硅基区105向衬底方向101的纵向延伸，也有从锗硅基区105向赝埋层103方向的横向延伸，这便提高了锗硅HBT器件的共发射极组态的击穿电压Bvceo。该击穿电压Bvceo可达5～20V，因此该锗硅HBT器件称为“超高压”锗硅HBT器件。
上述超高压锗硅HBT器件中，赝埋层103是隔离区102底部的一块掺杂区，是在所述沟槽底部进行低能量、高剂量的离子注入形成的，具有结浅且掺杂浓度高的特点。这便造成赝埋层103与衬底101间的寄生电容Ccs很难控制在较低水平，从而影响器件的射频功率特性。
发明内容
本申请所要解决的技术问题是提供一种新的锗硅HBT的集电区引出结构，可以降低集电区引出结构与衬底之间的寄生电容。为此，本申请还要提供所述锗硅HBT的集电区引出结构的制造方法。
为解决上述技术问题，本申请锗硅HBT的集电区引出结构包括集电区电极；还包括填充结构，其顶面接触集电区电极的底面。所述填充结构对称分布于集电区两侧的隔离区及其下方的衬底中。所述填充结构包括下层的无掺杂多晶硅和上层的掺杂多晶硅，所述掺杂多晶硅中掺杂有与衬底相反类型的杂质。掺杂多晶硅的深度＞集电区的深度＞隔离区的深度。两个掺杂多晶硅的侧面接触集电区。
进一步地，所述填充结构包括下层的无掺杂多晶硅、上层的掺杂多晶硅和连接这两部分的中间层介质。
本申请锗硅HBT的集电区引出结构的制造方法为：先在两个隔离区及其下方的衬底中均形成沟槽，所述沟槽分为上、下两部分；
再淀积无掺杂多晶硅将沟槽填充满；接着将沟槽上部的无掺杂多晶硅去除掉以空出沟槽上部，沟槽上部的深度＞隔离区的深度；接着淀积掺杂多晶硅将沟槽上部填充满；
在淀积掺杂多晶硅的同时原位掺杂或淀积之后通过离子注入，使掺杂多晶硅中具有与衬底相反类型的杂质；
接着对两个隔离区之间的衬底进行离子注入从而形成集电区，集电区两侧均与掺杂多晶硅的侧面接触，集电区的深度介于沟槽上部的深度和隔离区的深度之间；
最后在层间介质上开设底部位于填充结构顶面的通孔，以导电材料填充通孔形成集电区电极。
进一步地，对沟槽的填充过程改为：淀积无掺杂多晶硅将沟槽填充满；接着将沟槽上部的无掺杂多晶硅去除掉以空出沟槽上部，沟槽上部的深度＞隔离区的深度；接着淀积中间层介质将沟槽上部部分填充；最后淀积掺杂多晶硅将沟槽上部的剩余部分填充满。
本申请锗硅HBT的集电区引出结构中，无掺杂多晶硅作为掺杂多晶硅和衬底在反向偏压下的耗尽区，可大幅降低两者之间的寄生电容。掺杂多晶硅与集电区相连，构成了外集电区，其掺杂浓度高于集电区。这一方面降低了集电区串联电阻，也就减小了器件的饱和压降；另一方面有利于与集电区电极之间形成良好的欧姆接触。
如再增加可选的中间层介质，其可阻止掺杂多晶硅中的杂质向非掺杂多晶硅中扩散，则无掺杂多晶硅基本为本征多晶硅，更加有利于其作为掺杂多晶硅和衬底在反向偏压下的耗尽区，从而降低两者之间的寄生电容。
附图说明
图1是一种现有的超高压锗硅HBT的垂直剖面示意图；
图2a是本申请的超高压锗硅HBT的垂直剖面示意图；
图2b～图2c是图2a中的填充结构300的各种实现方式；
图3a～图3k是本申请的超高压锗硅HBT的制造方法的各步骤示意图。
图中附图标记说明：
101为半导体衬底；102为隔离区；103为赝埋层；104为集电区；105为锗硅基区；106为锗硅场板；107为介质；108为发射区；109为第一侧墙；110为第二侧墙；111为第一电极；112为第二电极；113为第三电极；114为第四电极；201为半导体衬底；202为隔离区；203为第一介质；204为沟槽；204a为沟槽上部；204b为沟槽下部；205为无掺杂多晶硅；206为中间层介质；207为掺杂多晶硅；208为第一光刻胶；209为集电区；210为第二介质；211为第三多晶硅；212为锗硅基区；213为第三介质；214为第四介质；215为多晶硅发射区；216为基区侧墙；217为发射区侧墙；218为层间介质；219为集电区电极；220为基区电极；221为发射区电极；300为填充结构；301为集电区位置；302为基区窗口；303为发射区窗口；304为发射区位置；305为基区位置。
具体实施方式
请参阅图2a，本申请的超高压锗硅HBT器件的集电区结构包括：
在半导体衬底201紧邻表面处以有源区为中心左右对称分布有两个隔离区202。这两个隔离区202及其下方的衬底201中也对称分布有填充结构300。请参阅图2b，填充结构300包括下层的无掺杂多晶硅205和上层的掺杂多晶硅207。所述掺杂多晶硅207中掺杂有与衬底201相反类型的杂质。在两个隔离区202之间、两个填充结构300之间为集电区211，其垂直剖面呈倒T形，其顶部由于在两个隔离区202之间因而宽度最小，其两侧均与掺杂多晶硅205的侧面相接触。掺杂多晶硅207的深度＞集电区209的深度＞隔离区202的深度。在层间介质218中具有集电区电极219，其底面与填充结构300的顶面相接触。
除了上述集电区引出结构外，图2a所示的超高压锗硅HBT器件还包括常规结构如下。在集电区209及其紧邻的部分隔离区202之上具有锗硅基区212，其垂直剖面呈正T形，其两肩膀部位之下分别是第三多晶硅211和第二介质210。在锗硅基区212之上具有多晶硅发射区215，其垂直剖面呈正T形，其两肩膀部位之下分别是第四介质214和第三介质213。在隔离结构202之上且在锗硅基区212两侧具有基区侧墙216。在锗硅基区212之上且在多晶硅发射区215两侧具有发射区侧墙217。上述结构之上覆盖有层间介质218，其中除具有连接填充结构300的集电区电极219，还具有连接锗硅基区212的基区电极220、连接多晶硅发射区215的发射区电极221。
所述隔离区202、第二介质210、第三介质213、第四介质214、基区侧墙216、发射区侧墙217、层间介质218均为介质材料，可采用氧化硅、氮化硅、氮氧化硅或其任意组合。
请参阅图2a、图2b，所述掺杂多晶硅207在锗硅基区212的外侧。掺杂多晶硅207与有源区（即两个隔离区202之间的硅材料）边缘的距离越大，器件的击穿电压越高；反之亦然。所述填充结构300的深度越深，掺杂多晶硅207与衬底201之间的寄生电容就越小；反之亦然。
图2c给出了所述填充结构300的另一种实现方式。填充结构300包括下层的无掺杂多晶硅205、上层的掺杂多晶207和连接这两部分的中间层介质206。中间层介质206用来隔离无掺杂多晶硅205和掺杂多晶硅207，避免在热过程中掺杂多晶硅207中的杂质扩散到无掺杂多晶硅205中，因而有利于降低掺杂多晶硅207和衬底201之间的纵向寄生电容。因此，中间层介质206的厚度应控制在杂质在以后的热过程中不能扩散穿透为最佳。此外，中间层介质206还可用于精确控制掺杂多晶硅207在隔离区202以下的深度，使得掺杂多晶硅207与衬底201的侧向（横向）寄生电容也较小。
与现有的超高压锗硅HBT器件相比，本申请可以降低集电区引出结构与衬底之间的寄生电容。这是由于：
1、无掺杂多晶硅205位于衬底201和掺杂多晶硅207之间，作为两者在反向偏压下的耗尽区，由于无掺杂多晶硅205具有一定厚度，因而可大幅降低掺杂多晶硅207与衬底201之间的纵向寄生电容。
2、掺杂多晶硅207与集电区209相连，作为外集电区。重掺杂的外集电区207的掺杂浓度大于轻掺杂的集电区209。这一方面降低了集电区串联电阻，也就减小了器件的饱和压降；另一方面有利于掺杂多晶硅207与集电区电极219之间形成良好的欧姆接触。
3、如在填充结构300中增加中间介质206，则可以阻止掺杂多晶硅207中的杂质向非掺杂多晶硅205中扩散，这样无掺杂多晶硅205基本为本征多晶硅，更加有利于其作为掺杂多晶硅207和衬底201在反向偏压下的耗尽区，从而有利于降低掺杂多晶硅207与衬底201之间的纵向寄生电容。
图1所示的现有锗硅HBT中，假定赝埋层103采用高剂量、低能量的砷或磷注入，衬底101的电阻率为100欧姆·厘米；则赝埋层103与衬底101之间的PN结的面电容密度约为0.05fF/μm2。
本申请锗硅HBT中，假定填充结构300的总深度为3.5微米，其中无掺杂多晶硅205的深度为3微米，掺杂多晶硅207的深度为0.5微米，则掺杂多晶硅207与衬底201之间的面电容密度大幅下降到0.01fF/μm2，掺杂多晶硅207在隔离区202下方与衬底201之间的侧向电容密度仍然为0.05fF/μm2。如掺杂多晶硅207的宽度为掺杂多晶硅207与衬底201之间形成的PN结结深的2倍，则本申请可使掺杂多晶硅207与衬底201之间的寄生电容Ccs下降53%，约一半，这将十分有利于超高压锗硅HBT的射频特性提高。
下表为采用TCAD（Technology Computer Aided Design，指半导体工艺模拟以及器件模拟工具）模拟的常规赝埋层（在沟槽底部以离子注入形成）、本申请填充结构（在沟槽中多次填充多晶硅形成），两者与衬底之间的寄生电容对照表。
本申请的超高压锗硅HBT的制造方法包括如下步骤：
第1步，请参阅图3a，先在半导体衬底201中制作两个隔离区202，可采用局部氧化（LOCOS）或浅槽隔离（STI）工艺。所述半导体衬底201例如为p型硅衬底。
然后在衬底201的表面形成第一介质层203，作为有源区的临时保护层，可采用热氧化生长工艺（如果是氧化硅）、或采用淀积与光刻和光刻、刻蚀工艺形成。
接着在每个隔离区202及其下方的衬底201中刻蚀出沟槽204。沟槽204分为上部204a和下部204b两部分。
第2步，请参阅图3b，先在硅片上淀积无掺杂多晶硅层205，至少将沟槽204完全填充。例如采用化学气相淀积（CVD）工艺。
然后对无掺杂多晶硅205进行平坦化工艺，例如为化学机械研磨（CMP）工艺，将隔离区202和第一介质203上方的无掺杂多晶硅205研磨去除掉。剩余的无掺杂多晶硅205完全位于沟槽204内。
第3步，请参阅图3c，采用干法反刻工艺将沟槽上部204a内的无掺杂多晶硅205刻蚀掉，从而空出沟槽上部204a。沟槽上部204a的深度＞隔离区202的深度。此时剩余的无掺杂多晶硅205作为填充结构300的底层。
然后在硅片上淀积中间层介质206，将沟槽上部204a部分填充而不能完全填充。例如采用高密度等离子体化学气相淀积（HDPCVD）工艺。
然后对中间层介质206进行平坦化工艺，将隔离区202和第一介质203上方的中间层介质206通过研磨去除掉。剩余的中间层介质206完全位于沟槽上部204a内，作为填充结构300的中间层介质。
第4步，请参阅图3d，先在硅片上淀积掺杂多晶硅层207，至少将沟槽上部204a完全填充。在淀积掺杂多晶硅207的同时原位掺杂或淀积之后通过离子注入，使掺杂多晶硅207掺杂有与衬底相反类型的杂质。当衬底201为p型掺杂时，掺杂多晶硅207为n型重掺杂。
然后对掺杂多晶硅207进行平坦化工艺，将隔离区202和第一介质203上方的掺杂多晶硅207研磨去除掉。剩余的掺杂多晶硅207完全位于第二沟槽207内，作为填充结构300的顶层。
第5步，请参阅图3e，采用光刻工艺在第一光刻胶层208上暴露出集电区位置301。集电区位置301是指两个沟槽204之间的区域，还可能包括部分的沟槽204所在区域。
接着对集电区位置301进行离子注入，从而在两个沟槽204之间的衬底201中形成轻掺杂的集电区209。所述离子注入的杂质类型与衬底201相反。当衬底201为p型掺杂时，离子注入为n型杂质，所形成的集电区209为n型轻掺杂。集电区209的垂直剖面呈倒T形。集电区209的两侧均与掺杂多晶硅207的侧面接触，而不与无掺杂多晶硅205的侧面接触。集电区209的深度介于沟槽上部204a的深度和隔离区202的深度之间。
第6步，请参阅图3f，在硅片上依次淀积第二介质210、第三多晶硅211，分别作为基区下方的介质和多晶硅。
接着采用光刻工艺在第二光刻胶层上暴露出基区窗口302。基区窗口302是指集电区209顶部的全部区域，以及隔离区202紧邻着集电区209顶部的部分区域。
再后采用刻蚀工艺去除掉基区窗口302中的第三多晶硅211、第二介质210和第一介质203。由于第一介质203全部位于基区窗口302中，因而被完全去除掉。
接着在硅片上外延生长一层锗硅212，至少将基区窗口302填充满。并以平坦化工艺将锗硅212的上表面研磨平整。
第7步，请参阅图3g，在硅片上依次淀积第三介质213、第四介质214，分别作为发射区下方的两种介质。
接着采用光刻工艺在第三光刻胶层上暴露出发射区窗口303。发射区窗口303是指集电区209顶部的部分区域。
再后采用刻蚀工艺去除掉发射区窗口303中的第四介质214、第三介质213。
接着在硅片上淀积第四多晶硅215，作为发射区材料，至少将发射区窗口303填充满。并以平坦化工艺将第四多晶硅215的上表面研磨平整。
最后以离子注入工艺对第四多晶硅215进行与衬底201具有相反类型杂质的离子注入。
第8步，请参阅图3h，采用光刻工艺在第四光刻胶层上仅保留发射区位置304。发射区位置304是指集电区209顶部的全部区域的正上方。
接着采用刻蚀工艺去除掉除发射区位置304以外区域的第四多晶硅215、第四介质214、第三介质213。剩余的第四多晶硅215的垂直剖面呈T形，作为发射区，其两肩膀部位下方为第四介质214和第三介质213。
最后对锗硅212在多晶硅发射区215外侧的部分（图中椭圆处，即外基区）进行与衬底201具有相同类型杂质的离子注入。
第9步，请参阅图3i，采用光刻工艺在第五光刻胶层上仅保留基区位置305。基区位置305是指集电区209顶部的全部区域、以及隔离区202紧挨着集电区209顶部的部分区域。
接着采用刻蚀工艺去除掉除基区位置305以外区域的锗硅212、第三多晶硅211、第二介质210。剩余的锗硅212的垂直剖面呈T形，作为基区，其两肩膀部位下方为第三多晶硅211和第二介质210。
第10步，请参阅图3j，在硅片淀积第五介质作为侧墙材料，并对其进行反刻，从而在锗硅基区212的两侧形成基区侧墙216，在多晶硅发射区215的两侧形成发射区侧墙217。
第11步，请参阅图3k，在硅片淀积层间介质（ILD）218，例如采用BPSG（硼磷硅玻璃）。
然后采用光刻和刻蚀工艺在层间介质218上刻蚀出多个通孔，包括底部在掺杂多晶硅207的第一通孔、底部在锗硅基区212的第二通孔、底部在多晶硅发射区215的第三通孔。
接着在这些通孔中填充导电材料，并经平坦化后形成集电区电极219、基区电极220、发射区电极221，例如采用钨塞工艺。
其中，集电区位置301的宽度＞基区位置305的宽度＞基区窗口302的宽度＞发射区位置304的宽度（大致相当于集电区208顶部的宽度）＞发射区窗口303的宽度。
所述方法第4步中，淀积掺杂多晶硅207优选采用原位掺杂，也可先淀积再进行离子注入。优选地，掺杂多晶硅207的掺杂浓度在1×1020原子每立方厘米以上，以保证集电区电极219与掺杂多晶硅207之间形成良好的欧姆接触，并减小集电区209的串联电阻，且有利于减小掺杂多晶硅207与衬底201之间的寄生电容。所述方法第7步中，淀积第四多晶硅215并对其进行离子注入也可改为原位掺杂有杂质的第四多晶硅215。
上述锗硅HBT器件的制造方法中，从第1步中刻蚀沟槽204开始～第5步结束、第11步中形成集电区电极219的部分属于对集电区引出结构的制造方法。其针对的是填充结构300由三部分堆叠而成的情况。
当然，填充结构300也可仅由掺杂多晶硅207和无掺杂多晶硅205两部分堆叠而成，此时在所述方法第3步中省略淀积中间介质206并对其进行平坦化处理的步骤。
以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (7)
1.一种锗硅HBT的集电区引出结构，包括集电区电极；其特征是，还包括填充结构，其顶面接触集电区电极的底面；所述填充结构对称分布于集电区两侧的隔离区及其下方的衬底中；所述填充结构包括下层的无掺杂多晶硅和上层的掺杂多晶硅，所述掺杂多晶硅中掺杂有与衬底相反类型的杂质；掺杂多晶硅的深度＞集电区的深度＞隔离区的深度；两个掺杂多晶硅的侧面接触集电区。
2.根据权利要求1所述的锗硅HBT的集电区引出结构，其特征是，所述填充结构包括下层的无掺杂多晶硅、上层的掺杂多晶硅和连接这两部分的中间层介质。
3.根据权利要求1所述的锗硅HBT的集电区引出结构，其特征是，所述掺杂多晶硅位于锗硅基区的外侧。
4.根据权利要求1所述的锗硅HBT的集电区引出结构，其特征是，所述掺杂多晶硅与有源区边缘的距离越大，器件的击穿电压越高；反之亦然。
5.根据权利要求1所述的锗硅HBT的集电区引出结构，其特征是，所述掺杂多晶硅的深度越深，掺杂多晶硅与衬底之间的寄生电容就越小；反之亦然。
6.一种锗硅HBT的集电区引出结构的制造方法，其特征是，先在两个隔离区及其下方的衬底中均形成沟槽，所述沟槽分为上、下两部分；
再淀积无掺杂多晶硅将沟槽填充满；接着将沟槽上部的无掺杂多晶硅去除掉以空出沟槽上部，沟槽上部的深度＞隔离区的深度；接着淀积掺杂多晶硅将沟槽上部填充满；
在淀积掺杂多晶硅的同时原位掺杂或淀积之后通过离子注入，使掺杂多晶硅中具有与衬底相反类型的杂质；
接着对两个隔离区之间的衬底进行离子注入从而形成集电区，集电区两侧均与掺杂多晶硅的侧面接触，集电区的深度介于沟槽上部的深度和隔离区的深度之间；
最后在层间介质上开设底部位于填充结构顶面的通孔，以导电材料填充通孔形成集电区电极。
7.根据权利要求6所述的锗硅HBT的集电区引出结构的制造方法，其特征是，对沟槽的填充过程改为：淀积无掺杂多晶硅将沟槽填充满；接着将沟槽上部的无掺杂多晶硅去除掉以空出沟槽上部，沟槽上部的深度＞隔离区的深度；接着淀积中间层介质将沟槽上部部分填充；最后淀积掺杂多晶硅将沟槽上部的剩余部分填充满。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210163783.6A CN103035689B (zh) | 2012-05-23 | 2012-05-23 | 锗硅hbt的集电区引出结构及其制造方法 |
| US13/899,858 US9130003B2 (en) | 2012-05-23 | 2013-05-22 | Structure for picking up a collector and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210163783.6A CN103035689B (zh) | 2012-05-23 | 2012-05-23 | 锗硅hbt的集电区引出结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103035689A true CN103035689A (zh) | 2013-04-10 |
| CN103035689B CN103035689B (zh) | 2015-06-03 |
Family
ID=48022407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210163783.6A Active CN103035689B (zh) | 2012-05-23 | 2012-05-23 | 锗硅hbt的集电区引出结构及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9130003B2 (zh) |
| CN (1) | CN103035689B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR3087047B1 (fr) * | 2018-10-08 | 2021-10-22 | St Microelectronics Sa | Transistor bipolaire |
| US20230178638A1 (en) * | 2021-12-06 | 2023-06-08 | Globalfoundries Singapore Pte. Ltd. | Bipolar transistors |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040092076A1 (en) * | 2001-09-18 | 2004-05-13 | Matsushita Electric Industrial Co., Ltd | Semiconductor device and fabrication method thereof |
| US20040195655A1 (en) * | 2003-03-25 | 2004-10-07 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor and method for fabricating the same |
| JP2005005446A (ja) * | 2003-06-11 | 2005-01-06 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| CN102412287A (zh) * | 2011-11-08 | 2012-04-11 | 上海华虹Nec电子有限公司 | 锗硅hbt器件及其制造方法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5003365A (en) * | 1988-06-09 | 1991-03-26 | Texas Instruments Incorporated | Bipolar transistor with a sidewall-diffused subcollector |
| JP2708027B2 (ja) * | 1995-10-05 | 1998-02-04 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| CN1263637A (zh) * | 1997-07-11 | 2000-08-16 | 艾利森电话股份有限公司 | 制作用于射频的集成电路器件的工艺 |
| JP3070674B2 (ja) * | 1997-11-06 | 2000-07-31 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3528756B2 (ja) * | 2000-05-12 | 2004-05-24 | 松下電器産業株式会社 | 半導体装置 |
| JP2003297848A (ja) * | 2002-04-01 | 2003-10-17 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2003303830A (ja) * | 2002-04-12 | 2003-10-24 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| KR100486304B1 (ko) * | 2003-02-07 | 2005-04-29 | 삼성전자주식회사 | 자기정렬을 이용한 바이씨모스 제조방법 |
| JP4216634B2 (ja) | 2003-04-23 | 2009-01-28 | 株式会社日立製作所 | 半導体装置 |
| WO2005006444A1 (ja) * | 2003-07-11 | 2005-01-20 | Matsushita Electric Industrial Co., Ltd. | ヘテロバイポーラトランジスタおよびその製造方法 |
| US7180159B2 (en) * | 2004-07-13 | 2007-02-20 | Texas Instruments Incorporated | Bipolar transistor having base over buried insulating and polycrystalline regions |
| US20060076629A1 (en) * | 2004-10-07 | 2006-04-13 | Hamza Yilmaz | Semiconductor devices with isolation and sinker regions containing trenches filled with conductive material |
| CN102097465B (zh) | 2009-12-15 | 2012-11-07 | 上海华虹Nec电子有限公司 | BiCMOS工艺中的寄生垂直型PNP三极管及其制造方法 |
| CN102117827B (zh) | 2009-12-31 | 2012-11-07 | 上海华虹Nec电子有限公司 | BiCMOS工艺中的寄生垂直型PNP器件 |
| KR101228367B1 (ko) * | 2011-10-14 | 2013-02-01 | 주식회사 동부하이텍 | 바이폴라 트랜지스터와 그 제조 방법 |
| CN102437180B (zh) | 2011-11-21 | 2013-09-11 | 上海华虹Nec电子有限公司 | 超高压锗硅hbt器件及其制造方法 |
-
2012
- 2012-05-23 CN CN201210163783.6A patent/CN103035689B/zh active Active
-
2013
- 2013-05-22 US US13/899,858 patent/US9130003B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040092076A1 (en) * | 2001-09-18 | 2004-05-13 | Matsushita Electric Industrial Co., Ltd | Semiconductor device and fabrication method thereof |
| US20040195655A1 (en) * | 2003-03-25 | 2004-10-07 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor and method for fabricating the same |
| JP2005005446A (ja) * | 2003-06-11 | 2005-01-06 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| CN102412287A (zh) * | 2011-11-08 | 2012-04-11 | 上海华虹Nec电子有限公司 | 锗硅hbt器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9130003B2 (en) | 2015-09-08 |
| US20130328047A1 (en) | 2013-12-12 |
| CN103035689B (zh) | 2015-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7667270B2 (en) | Double trench for isolation of semiconductor devices | |
| CN102437180B (zh) | 超高压锗硅hbt器件及其制造方法 | |
| US10886160B2 (en) | Sinker to buried layer connection region for narrow deep trenches | |
| US10325907B2 (en) | Substrate isolation for low-loss radio frequency (RF) circuits | |
| US8288244B2 (en) | Lateral passive device having dual annular electrodes | |
| KR100644497B1 (ko) | 횡형 헤테로 바이폴라 트랜지스터 및 그 제조방법 | |
| US20080169507A1 (en) | Discrete on-chip soi resistors | |
| US9059281B2 (en) | Dual L-shaped drift regions in an LDMOS device and method of making the same | |
| US8093661B2 (en) | Integrated circuit device with single crystal silicon on silicide and manufacturing method | |
| CN103050521B (zh) | 锗硅hbt器件的集电区引出结构及其制造方法 | |
| US8742538B2 (en) | SiGe HBT and manufacturing method thereof | |
| CN103035689B (zh) | 锗硅hbt的集电区引出结构及其制造方法 | |
| US9431286B1 (en) | Deep trench with self-aligned sinker | |
| US8816400B2 (en) | SiGe HBT having deep pseudo buried layer and manufacturing method thereof | |
| CN104576731A (zh) | 一种射频ldmos器件及其制造方法 | |
| US8907453B2 (en) | Parasitic lateral PNP transistor and manufacturing method thereof | |
| US10236354B2 (en) | Three dimensional monolithic LDMOS transistor | |
| CN103178100B (zh) | 纵向pnp型三极管及其制造方法 | |
| US11955530B2 (en) | RF MOS varactor | |
| CN116314176A (zh) | 一种低电容低残压tvs器件的制备方法及tvs器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140123 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140123 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |