JP6259809B2 - 改善された降伏電圧とカットオフ周波数との積を有するＳｉＧｅヘテロ接合バイポーラトランジスタ - Google Patents

改善された降伏電圧とカットオフ周波数との積を有するＳｉＧｅヘテロ接合バイポーラトランジスタ Download PDF

Info

Publication number
JP6259809B2
JP6259809B2 JP2015501948A JP2015501948A JP6259809B2 JP 6259809 B2 JP6259809 B2 JP 6259809B2 JP 2015501948 A JP2015501948 A JP 2015501948A JP 2015501948 A JP2015501948 A JP 2015501948A JP 6259809 B2 JP6259809 B2 JP 6259809B2
Authority
JP
Japan
Prior art keywords
region
epitaxial structure
conductivity type
sige
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015501948A
Other languages
English (en)
Other versions
JP2015515129A5 (ja
JP2015515129A (ja
Inventor
エイ バブコック ジェフェリー
エイ バブコック ジェフェリー
サドヴニコフ アレクセイ
サドヴニコフ アレクセイ
Original Assignee
日本テキサス・インスツルメンツ株式会社
テキサス インスツルメンツ インコーポレイテッド
テキサス インスツルメンツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社, テキサス インスツルメンツ インコーポレイテッド, テキサス インスツルメンツ インコーポレイテッド filed Critical 日本テキサス・インスツルメンツ株式会社
Publication of JP2015515129A publication Critical patent/JP2015515129A/ja
Publication of JP2015515129A5 publication Critical patent/JP2015515129A5/ja
Application granted granted Critical
Publication of JP6259809B2 publication Critical patent/JP6259809B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0825—Combination of vertical direct transistors of the same conductivity type having different characteristics,(e.g. Darlington transistors)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
    • H01L27/0826—Combination of vertical complementary transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Description

本願は、改善された降伏電圧とカットオフ周波数との積を有するＳｉＧｅヘテロ接合バイポーラトランジスタ（ＨＢＴ）に関する。
バイポーラトランジスタは、エミッタ、エミッタに接続されたベース、及びベースに接続されたコレクタを有する周知の構造である。エミッタは第１の導電型を有し、ベースは第２の導電型を有し、コレクタは第１の導電型を有する。例えば、ｎｐｎバイポーラトランジスタが、ｎ型エミッタ、ｐ型ベース、及びｎ型コレクタを有し、ｐｎｐバイポーラトランジスタが、ｐ型エミッタ、ｎ型ベース、及びｐ型コレクタを有する。
エミッタ及びベースが、それぞれ、シリコン及びゲルマニウム等、異なる半導体材料から形成されるとき、その界面はヘテロ接合として知られる。ヘテロ接合は、ベースからエミッタに注入され得るホールの数を制限する。注入されるホールの数を制限することは、ベースのドーパント濃度を上昇させ得、それがトランジスタのベース抵抗を低下させ、最大周波数を上昇させる。
図１は、従来技術のＳｉＧｅヘテロ接合バイポーラ構造１００の例を示す断面図を示す。図１に示すように、バイポーラ構造１００は、シリコン・オン・オキサイド（ＳＯＩ）ウエハ１１０を含み、シリコン・オン・オキサイドウエハ１１０は、シリコンハンドルウエハ１１２、シリコンハンドルウエハ１１２に接する埋込隔離層１１４、及び埋込隔離層１１４に接する単結晶シリコン基板１１６を有する。シリコン基板１１６は、重ドープｐ導電型（ｐ＋）埋込領域１２０、及び重ドープｎ導電型（ｎ＋）埋込領域１２２を有する。
図１に更に示されるように、バイポーラ構造１００は、シリコン基板１１６の頂部表面に接する単結晶シリコンエピタキシャル構造１３０を含む。エピタキシャル構造１３０は、外方拡散の領域を除いて、極めて低いドーパント濃度を有する。例えば、多数のｐ型原子がｐ＋埋込層１２０からエピタキシャル構造１３０へ外方拡散し、多数のｎ型原子がｎ＋埋込層１２２からエピタキシャル構造１３０へ外方拡散する。この例において、エピタキシャル構造１３０は、外側拡散の領域を除いて、極めて軽くドープされたｎ導電型（ｎ−−−）領域である。
また、バイポーラ構造１００は、エピタキシャル構造１３０に接する多数の浅トレンチ隔離構造１３２、及びエピタキシャル構造１３０並びにシリコン基板１１６に接し、それらを介して延びて埋込隔離層１１４に接するディープトレンチ隔離構造１３４を含む。埋込隔離層１１４及びディープトレンチ隔離構造１３４は、電気的に隔離された単結晶シリコン領域１３６、及び横方向に隣接する電気的に隔離された単結晶シリコン領域１３８を形成する。
また、バイポーラ構造１００は、シリコンエピタキシャル構造１３０の頂部表面から下方にエピタキシャル構造１３０を介して延びてｐ＋埋込領域１２０に接する軽ドープｐ導電型（ｐ−）領域１４０、及びシリコンエピタキシャル構造１３０の頂部表面から下方にエピタキシャル構造１３０を介して延びてｎ＋埋込領域１２２に接する軽ドープｎ導電型（ｎ−）領域１４２を含む。
また、バイポーラ構造１００は、シリコンエピタキシャル構造１３０の頂部表面から下方にエピタキシャル構造１３０を介してｐ＋埋込領域１２０まで延びるｐ導電型シンカ領域１４４、及びシリコンエピタキシャル構造１３０の頂部表面から下方にエピタキシャル構造１３０を介してｎ＋埋込領域１２２まで延びるｎ導電型シンカ領域１４６を含む。
シンカ領域１４４は、重ドープｐ導電型（ｐ＋）表面領域、及び中ドープｐ導電型（ｐ）下部領域を含み、シンカ領域１４６は、重ドープｎ導電型（ｎ＋）表面領域、及び中ドープｎ導電型（ｎ）下部領域を含む。
また、バイポーラ構造１００は、シリコンエピタキシャル構造１３０、浅いトレンチ隔離構造１３２、及びｐ−領域１４０に接し、それらの上に在るＳｉＧｅエピタキシャル構造１５０、及びシリコンエピタキシャル構造１３０、浅いトレンチ隔離構造１３２、及びｎ−領域１４２に接し、それらの上に在るＳｉＧｅエピタキシャル構造１５２を含む。
ＳｉＧｅエピタキシャル構造１５０は、最上層、及び最上層に接しその下に在る層を含む、多数の層を有する。最上層は、中央領域１５４、及び中央領域１５４に接する外側領域を含む。中央領域１５４は、外方拡散に起因して、重ドーパント濃度及びｐ導電型（ｐ＋）を有する。中央領域１５４を水平に囲む外側領域は、極めて低いドーパント濃度、及びこの例ではｎ導電型（ｎ−−−）、を有する。
最上層に接しその下に在る層はゲルマニウムを含む。また、この層は、重ドーパント濃度及びｎ導電型（ｎ＋）を有する。また、ＳｉＧｅエピタキシャル構造１５０は、単結晶アクティブ領域、ポリシリコンコンタクト領域、及び単結晶アクティブ領域をポリシリコンコンタクト領域に接続するリンク領域を含む。
同様に、ＳｉＧｅエピタキシャル構造１５２は、最上層、及び最上層に接しその下に在る層を含む、多数の層を有する。最上層は、中央領域１５６、及び中央領域１５６に接する外側領域を有する。中央領域１５６は、外方拡散に起因して、重ドーパント濃度及びｎ導電型（ｎ＋）を有する。中央領域１５６を水平に囲む外側領域は、極めて低いドーパント濃度、及びこの例ではｎ導電型（ｎ−−−）、を有する。
最上層に接しその下に在る層はゲルマニウムを含む。また、この層は重ドーパント濃度及びｐ導電型（ｐ＋）を有する。また、ＳｉＧｅエピタキシャル構造１５２は、単結晶アクティブ領域、ポリシリコンコンタクト領域、及び単結晶アクティブ領域とポリシリコンコンタクト領域とを接続するリンク領域を含む。
バイポーラ構造１００は更に、ＳｉＧｅエピタキシャル構造１５０に接する隔離構造１６０、及びＳｉＧｅエピタキシャル構造１５２に接する隔離構造１６２を含む。隔離構造１６０は、ＳｉＧｅエピタキシャル構造１５０の単結晶アクティブ領域を露出させるエミッタ開口１６４、及びＳｉＧｅエピタキシャル構造１５０のポリシリコンコンタクト領域を露出させるコンタクト開口１６６を有する。同様に、隔離構造１６２は、ＳｉＧｅエピタキシャル構造１５２の単結晶アクティブ領域を露出させるエミッタ開口１７０、及びＳｉＧｅエピタキシャル構造１５２のポリシリコンコンタクト領域を露出させるコンタクト開口１７２を有する。
バイポーラ構造１００は更に、隔離構造１６０に接し、エミッタ開口１６４を介して延びてＳｉＧｅエピタキシャル構造１５０のｐ＋領域１５４に接する重ドープｐ導電型（ｐ＋）ポリシリコン構造１８０を含む。また、バイポーラ構造１００は、隔離構造１６２に接し、エミッタ開口１７０を介して延びてＳｉＧｅエピタキシャル構造１５２のｎ＋領域１５６に接する重ドープｎ導電型（ｎ＋）ポリシリコン構造１８２を含む。
ｐ＋ポリシリコン構造１８０及びｐ＋領域１５４はエミッタを形成し、ＳｉＧｅエピタキシャル構造１５０の残りの部分はｎ型ベースを形成し、ｐ＋埋込領域１２０、ｐ−領域１４０、及びｐ型シンカ領域１４４の組み合わせは、ｐｎｐ ＳｉＧｅヘテロ接合バイポーラトランジスタ（ＨＢＴ）１９０のコレクタを形成する。また、ｎ＋ポリシリコン構造１８２及びｎ＋領域１５６はエミッタを形成し、ＳｉＧｅエピタキシャル構造１５２の残りの部分はｐ型ベースを形成し、ｎ＋埋込領域１２２、ｎ−領域１４２、及びｎ型シンカ領域１４６の組み合わせは、ｎｐｎ ＳｉＧｅ ＨＢＴ１９２のコレクタを形成する。
ｐｎｐ ＳｉＧｅ ＨＢＴ１９０の最大（又はカットオフ）周波数は、ｐ−領域１４０のドーパント濃度によって部分的に定義される。ｐ−領域１４０のドーパント濃度が上昇するにつれて、コレクタ抵抗が低下し、ＨＢＴ１９０のカットオフ周波数が上昇する。一方、ｐ−領域１４０のドーパント濃度が低下すると、コレクタ抵抗が上昇し、ＨＢＴ１９０のカットオフ周波数が低下する。
降伏電圧とカットオフ周波数との積は、ジョンソンリミットとして知られる、相対的に一定の値を生成する。従って、ジョンソンリミットの結果、ｐ−領域１４０のドーパント濃度が上昇するにつれて、ＨＢＴ１９０のカットオフ周波数は上昇し、ＨＢＴ１９０の降伏電圧は低下する。一方、ｐ−領域１４０のドーパント濃度が低下するにつれて、ＨＢＴ１９０のカットオフ周波数は低下し、トランジスタ１９０の降伏電圧は上昇する。
同様に、ｎｐｎ ＳｉＧｅ ＨＢＴ１９２のカットオフ周波数は、ｎ−領域１４２のドーパント濃度によって部分的に定義される。従って、ジョンソンリミットの結果、ｎ−領域１４２のドーパント濃度が上昇するにつれて、ＨＢＴ１９２のカットオフ周波数は上昇し、ＨＢＴ１９２の降伏電圧は低下する。一方、ｎ−領域１４２のドーパント濃度が低下するにつれて、ＨＢＴ１９２のカットオフ周波数は低下し、ＨＢＴ１９２の降伏電圧は上昇する。
最新の低電圧ＳｉＧｅ ＨＢＴはジョンソンリミットを破っている。しかしながら、これらの低電圧ＳｉＧｅ ＨＢＴは、充分にスケーリングせず、５ボルトより実質的に大きい電圧で用いることができない。従って、ジョンソンリミットを破り、高電圧を扱うことができるＳｉＧｅ ＨＢＴに対する需要が存在する。
従来技術のＳｉＧｅヘテロ接合バイポーラ構造１００の例を示す断面図である。
本発明に従ったＳｉＧｅヘテロ接合バイポーラ構造２００の例を示す断面図である。 本発明に従ったＳｉＧｅヘテロ接合バイポーラ構造２００の例を示す、図２Ａの２Ｂ−２Ｂの線に沿った平面図である。
本発明に従ったＳｉＧｅヘテロ接合バイポーラ構造を形成する方法３００を示す断面図である。 本発明に従ったＳｉＧｅヘテロ接合バイポーラ構造を形成する方法３００を示す断面図である。 本発明に従ったＳｉＧｅヘテロ接合バイポーラ構造を形成する方法３００を示す断面図である。 本発明に従ったＳｉＧｅヘテロ接合バイポーラ構造を形成する方法３００を示す断面図である。 本発明に従ったＳｉＧｅヘテロ接合バイポーラ構造を形成する方法３００を示す断面図である。
本発明の代替実施形態に従ったＳｉＧｅヘテロ接合バイポーラ構造４００を示す断面図である。 本発明の代替実施形態に従ったＳｉＧｅヘテロ接合バイポーラ構造４００を示す、図４Ａの４Ｂ−４Ｂの線に沿った平面図である。
本発明の代替実施形態に従ったＳｉＧｅヘテロ接合バイポーラ構造を形成する方法５００を示す断面図である。 本発明の代替実施形態に従ったＳｉＧｅヘテロ接合バイポーラ構造を形成する方法５００を示す断面図である。 本発明の代替実施形態に従ったＳｉＧｅヘテロ接合バイポーラ構造を形成する方法５００を示す断面図である。 本発明の代替実施形態に従ったＳｉＧｅヘテロ接合バイポーラ構造を形成する方法５００を示す断面図である。 本発明の代替実施形態に従ったＳｉＧｅヘテロ接合バイポーラ構造を形成する方法５００を示す断面図である。
本発明の代替実施形態に従ったＳｉＧｅヘテロ接合バイポーラ構造６００を示す断面図である。 本発明の代替実施形態に従ったＳｉＧｅヘテロ接合バイポーラ構造６００を示す、図６Ａの６Ｂ−６Ｂの線に沿った平面図である。
本発明の代替実施形態に従ったＳｉＧｅヘテロ接合バイポーラ構造を形成する方法７００を示す断面図である。 本発明の代替実施形態に従ったＳｉＧｅヘテロ接合バイポーラ構造を形成する方法７００を示す断面図である。 本発明の代替実施形態に従ったＳｉＧｅヘテロ接合バイポーラ構造を形成する方法７００を示す断面図である。 本発明の代替実施形態に従ったＳｉＧｅヘテロ接合バイポーラ構造を形成する方法７００を示す断面図である。 本発明の代替実施形態に従ったＳｉＧｅヘテロ接合バイポーラ構造を形成する方法７００を示す断面図である。
図２Ａ及び図２Ｂは、本発明に従ったＳｉＧｅヘテロ接合バイポーラ構造２００を示す。
ＳｉＧｅヘテロ接合バイポーラ構造２００は、ＳｉＧｅヘテロ接合バイポーラ構造２００がｐ−領域１４０を、中空コアを有する軽ドープｎ導電型（ｎ−）領域２１０に置き替えているという点でＳｉＧｅヘテロ接合バイポーラ構造１００とは異なる。その結果、ｎ−領域２１０は、より軽いｎ−ドーパント濃度を有するシリコンエピタキシャル構造１３０の第１の中央領域に接し、それを水平に囲む。
図２Ａ及び図２Ｂに更に示すように、ｎ−領域２１０は、ＳｉＧｅエピタキシャル構造１５０から垂直に下方にｐ＋埋込領域１２０まで延びる。また、ｎ−−−ドーパント濃度を有する電気的に隔離されたシリコン領域１３６内のシリコンエピタキシャル構造１３０の外側領域が、より高いドーパント濃度を有するｎ−領域２１０に接し、それを水平に囲む。また、図２Ｂは正方形を有するｎ−領域２１０を示すが、ｎ−領域２１０は、代替として、円形、楕円形、又は長方形、並び他の形状を有して実装され得る。
また、ＳｉＧｅヘテロ接合バイポーラ構造２００は、ＳｉＧｅヘテロ接合バイポーラ構造２００が、ｎ−領域１４２を、中空コアを有する軽ドープｐ導電型（ｐ−）領域２１２に置き替えているという点で、ＳｉＧｅヘテロ接合バイポーラ構造１００とは異なる。その結果、ｐ−領域２１２は、より軽いｎ−−−ドーパント濃度を有するシリコンエピタキシャル構造１３０の第２の中央領域に接し、それを水平に囲む。
図２Ａ及び図２Ｂに更に示すように、ｐ−領域２１２はＳｉＧｅエピタキシャル構造１５２から垂直に下方にｎ＋埋込領域１２２まで延びる。また、ｎ−−−ドーパント濃度を有する電気的に隔離されたシリコン領域１３８内のシリコンエピタキシャル構造１３０の外側領域が、より高いドーパント濃度を有するｐ−領域２１２に接し、それを水平に囲む。また、図２Ｂは正方形を有するｐ−領域２１２を示すが、ｐ−領域２１２は、代替として、円形、楕円形、又は長方形並び他の形状を有して実装され得る。
ｐ＋ポリシリコン構造１８０及びｐ＋領域１５４はエミッタを形成し、ｎ−領域２１０、及びＳｉＧｅエピタキシャル構造１５０の残りの部分はベースを形成し、ｐ＋埋込領域１２０及びｐ型コンタクト領域１４４は、ｐｎｐ ＳｉＧｅヘテロ接合バイポーラトランジスタ（ＨＢＴ）２２０のコレクタを形成する。また、ｎ＋ポリシリコン構造１８２及びｎ＋領域１５６はエミッタを形成し、ｐ−領域２１２、及びＳｉＧｅエピタキシャル構造１５２の残りの部分はベースを形成し、ｎ＋埋込領域１２２及びｎ型コンタクト領域１４６はｎｐｎ ＳｉＧｅ ＨＢＴ２２２のコレクタを形成する。ｐｎｐ ＳｉＧｅ ＨＢＴ２２０及びｎｐｎ ＳｉＧｅ ＨＢＴ２２２は、従来の方式で動作し、高電圧、例えば＞５Ｖで動作し得る。
本発明の１つの利点は、ｐｎｐ ＳｉＧｅ ＨＢＴ２２０のための降伏電圧（ＢＶＣＥＯ）とカットオフ周波数（ｆＴ）との積が、ｐｎｐ ＳｉＧｅ ＨＢＴ１９０のための（ＢＶＣＥＯ）（ｆＴ）より実質的に大きいことである（例えば、ｐｎｐ ＳｉＧｅ ＨＢＴ１９０では２００ＧＨｚに対し、ｐｎｐ ＳｉＧｅ ＨＢＴ２２０では２４０ＧＨｚである）。このように、本発明は、ジョンソンリミットを破る。
また、ｎｐｎ ＳｉＧｅ ＨＢＴ２２２のための（ＢＶＣＥＯ）（ｆＴ）は、ｎｐｎ ＳｉＧｅ ＨＢＴ１９２のための（ＢＶＣＥＯ）（ｆＴ）より、同じ量だけ大きい。ｐｎｐ ＳｉＧｅ ＨＢＴ２２０及びｎｐｎ ＳｉＧｅ ＨＢＴ２２２の他の利点としては、より高いアーリー電圧（約２×）、及び単結晶アクティブ領域をポリシリコンコンタクト領域に接続するリンク領域におけるより低いベース抵抗が含まれる。
図３Ａ〜図３Ｅは、本発明に従ったＳｉＧｅヘテロ接合バイポーラ構造を形成する方法３００を示す。
図３Ａに示されるように、この方法は、従来方式で形成された中間構造３０８を用いる。中間構造３０８は、シリコンハンドルウエハ３１２と、シリコンハンドルウエハ３１２に接する埋込隔離層３１４と、埋込隔離層３１４に接する単結晶シリコン基板３１６とを有するシリコン・オン・オキサイド（ＳＯＩ）ウエハ３１０を含む。シリコン基板３１６は、ｐ＋埋込領域３２０、ｎ＋埋込領域３２２、ｐ＋埋込領域３２４、及びｎ＋埋込領域３２６を有する。
また、中間構造３０８は、シリコン基板３１６の頂部表面に接する単結晶シリコンエピタキシャル構造３３０を含む。この例では、エピタキシャル構造３３０は、外方拡散の領域を除いて、極めて低いドーパント濃度、及びｎ導電型（ｎ−−−）を有する。例えば、多数のｐ型原子がｐ＋埋込層３２０からエピタキシャル構造３３０に外方拡散し、多数のｎ型原子がｎ＋埋込層３２２からエピタキシャル構造３３０に外方拡散し、多数のｐ型原子がｐ＋埋込層３２４からエピタキシャル構造３３０に外方拡散し、多数のｎ型原子がｎ＋埋込層３２６からエピタキシャル構造３３０に外方拡散する。その結果、エピタキシャル構造３３０の実質的に全てが極めて低いドーパント濃度を有する。
また、中間構造３０８は、エピタキシャル構造３３０に接する多数の浅いトレンチ隔離構造３３２、及びエピタキシャル構造３３０並びにシリコン基板３１６に接し、それらを介して延びて埋込隔離層３１４に接する、ディープトレンチ隔離構造３３４を含む。
ディープトレンチ隔離構造３３４は、電気的に隔離された単結晶シリコン領域３３６、横方向に隣接する電気的に隔離された単結晶シリコン領域３３７、横方向に隣接する電気的に隔離された単結晶シリコン領域３３８、及び横方向に隣接する電気的に隔離された単結晶シリコン領域３３９を形成する。
図３Ａに更に示すように、方法３００は、パターニングされたフォトレジスト層３４０を、エピタキシャル構造３３０の頂部表面に接するように従来の方式で形成することで始まる。パターニングされたフォトレジスト層３４０の形成に続き、図３Ｂに示すように、ｎ−領域３４２及びｎ−領域３４４を形成するように、パターニングされたフォトレジスト層３４０を介して、リン又はヒ素等のｎ型ドーパントが打ち込まれる。ｎ−領域３４２は中空コアを有する。その結果、ｎ−領域３４２は、より軽いドーパント濃度（ｎ−−−）を有するシリコンエピタキシャル構造３３０の第１の中央領域３４５に接し、それを水平に囲む。
図３Ｂに更に示すように、ｎ−領域３４２は、エピタキシャル構造３３０の頂部表面からエピタキシャル構造３３０を介して垂直に下方に延びてｐ＋埋込領域３２０に接し、一方、ｎ−領域３４４は、エピタキシャル構造３３０の頂部表面からエピタキシャル構造３３０を介して垂直に下方に延びてｎ＋埋込領域３２６に接する。また、ｎ−−−ドーパント濃度を有する電気的に隔離されたシリコン領域３３６内のシリコンエピタキシャル構造３３０の外側領域が、より高いドーパント濃度を有するｎ−領域３４２に接し、それを水平に囲む。ｎ−領域３４２及び３４４が形成された後、パターニングされたフォトレジスト層３４０は従来の方式で除去される。
図３Ｃに示すように、パターニングされたフォトレジスト層３４０の除去に続き、パターニングされたフォトレジスト層３５０が、エピタキシャル構造３３０の頂部表面に接するように従来の方式で形成される。パターニングされたフォトレジスト層３５０の形成に続き、図３Ｄに示すように、ｐ−領域３５２及びｐ−領域３５４を形成するように、パターニングされたフォトレジスト層３５０を介して、ボロン等のｐ型ドーパントが打ち込まれる。ｐ−領域３５２は中空コアを有する。その結果、ｐ−領域３５２が、より軽いドーパント濃度（ｎ−−−）を有するシリコンエピタキシャル構造３３０の第２の中央領域３５５に接し、それを水平に囲む。
図３Ｄに更に示すように、ｐ−領域３５２は、エピタキシャル構造３３０の頂部表面から垂直に下方にエピタキシャル構造３３０を介して延びてｎ＋埋込領域３２２に接し、一方、ｐ−領域３５４は、エピタキシャル構造３３０の頂部表面から垂直に下方にエピタキシャル構造３３０を介して延びてｐ＋埋込領域３２４に接する。また、ｎ−−−ドーパント濃度を有する電気的に隔離されたシリコン領域３３７内のシリコンエピタキシャル構造３３０の外側領域が、より高いドーパント濃度を有するｐ−領域３５２に接し、それを水平に囲む。ｐ−領域３５２及び３５４が形成された後、パターニングされたフォトレジスト層３５０は従来の方式で除去される。
図３Ｅに示されるように、方法３００は、ｐ型及びｎ型コレクタシンカ領域を従来方式で形成する（或いは、ｐ型及びｎ型コレクタシンカ領域は、ｎ−領域３４２及び３４４、及びｐ−領域３５２及び３５４が形成される前に形成されてもよい）ことで継続する。その後、方法３００は、従来のステップに従い、ｐｎｐ ＳｉＧｅ ＨＢＴ３６０、ｎｐｎ ＳｉＧｅ ＨＢＴ３６２、ｐｎｐ ＳｉＧｅ ＨＢＴ３６４、及びｎｐｎ ＳｉＧｅ ＨＢＴ３６６を形成する。
図２Ａ及び図３Ｅに示すように、ｐｎｐ ＳｉＧｅ ＨＢＴ３６０及びｎｐｎ ＳｉＧｅ ＨＢＴ３６２は、それぞれ、ｐｎｐ ＳｉＧｅ ＨＢＴ２２０及びｎｐｎ ＳｉＧｅ ＨＢＴ２２２と実質的に同一である。また、図１及び図３Ｅに示すように、ｐｎｐ ＳｉＧｅ ＨＢＴ３６４及びｎｐｎ ＳｉＧｅ ＨＢＴ３６６は、それぞれ、ｐｎｐ ＳｉＧｅ ＨＢＴ１９０及びｎｐｎ ＳｉＧｅ ＨＢＴ１９２と実質的に同じである。
このように、図３Ｅに示すように、方法３００の１つの利点は、追加的なマスキングステップ無しに、ｐｎｐ ＳｉＧｅ ＨＢＴ１９０及びｎｐｎ ＳｉＧｅ ＨＢＴ１９２が形成されるとの同時に、ｐｎｐ ＳｉＧｅ ＨＢＴ２２０及びｎｐｎ ＳｉＧｅ ＨＢＴ２２２が形成され得ることである。従って、例えば、ＨＢＴ３６０、３６２、３６４、及び３６６は、各々、より高い降伏電圧を提供する、ＨＢＴ３６０及び３６２と同じ周波数で動作し得る。
図４Ａ及び図４Ｂは、本発明の代替実施形態に従ったＳｉＧｅヘテロ接合バイポーラ構造４００を示す。
図４Ａ及び図４Ｂに示すように、ＳｉＧｅヘテロ接合バイポーラ構造４００は、ＳｉＧｅヘテロ接合バイポーラ構造４００が、ｐ−領域１４０に接しそれを水平に囲む中空コアを備えるｎ−領域４１０を更に含むという点で、ＳｉＧｅヘテロ接合バイポーラ構造１００とは異なる。ｎ−領域４１０は、ＳｉＧｅエピタキシャル構造１５０から垂直に下方に延びてｐ＋埋込領域１２０に接する。
また、ｎ−ドーパント濃度を有する電気的に隔離されたシリコン領域１３６内のシリコンエピタキシャル構造１３０の外側領域が、より高いドーパント濃度を有するｎ−領域４１０に接し、それを水平に囲む。また、図４Ｂは正方形を有するｎ−領域４１０を示すが、ｎ−領域４１０は、代替として、円形、楕円形、又は長方形、並びに他の形状を有して実装され得る。
また、ＳｉＧｅヘテロ接合バイポーラ構造４００は、ＳｉＧｅヘテロ接合バイポーラ構造４００が、ｎ−領域１４２に接しそれを水平に囲む中空コアを備えるｐ−領域４１２を含むという点で、ＳｉＧｅヘテロ接合バイポーラ構造１００とは異なる。ｐ−領域４１２は、ＳｉＧｅエピタキシャル構造１５２から垂直に下方に延びてｎ＋埋込領域１２２に接する。
また、ｎ−−−ドーパント濃度を有する電気的に隔離されたシリコン領域１３８内のシリコンエピタキシャル構造１３０の外側領域が、より高いドーパント濃度を有するｐ−領域４１２に接し、それを水平に囲む。また、図４Ｂは正方形を有するｐ−領域４１２を示すが、ｐ−領域４１２は、代替として、円形、楕円形、又は長方形、並びに他の形状を有して実装され得る。
ｐ＋ポリシリコン構造１８０及びｐ＋領域１５４はエミッタを形成し、ｎ−領域４１０、及びＳｉＧｅエピタキシャル構造１５０の残りの部分はベースを形成し、ｐ＋埋込領域１２０、ｐ−領域１４０、及びｐ型コンタクト領域１４４の組み合わせは、ｐｎｐ ＳｉＧｅヘテロ接合バイポーラトランジスタ（ＨＢＴ）４２０のコレクタを形成する。
また、ｎ＋ポリシリコン構造１８２及びｎ＋領域１５６はエミッタを形成し、ｐ−領域４１２、及びＳｉＧｅエピタキシャル構造１５２の残りの部分はベースを形成し、ｎ＋埋込領域１２２、ｎ−領域１４２、及びｎ型コンタクト領域１４６の組み合わせは、ｎｐｎ ＳｉＧｅ ＨＢＴ４２２のコレクタを形成する。ｐｎｐ ＳｉＧｅ ＨＢＴ４２０及びｎｐｎ ＳｉＧｅ ＨＢＴ４２２は、従来の方式で動作し、高電圧で動作し得、ｐｎｐ ＳｉＧｅ ＨＢＴ２２０及びｎｐｎ ＳｉＧｅ ＨＢＴ２２２と同様の利点を有する。
図５Ａ〜図５Ｅは、本発明の代替実施形態に従ったＳｉＧｅヘテロ接合バイポーラ構造を形成する方法５００を示す。
図５Ａに示すように、この方法は、シリコン・オン・オキサイド（ＳＯＩ）ウエハ５１０を含む、従来方式で形成されたベース構造５０８を用いる。シリコン・オン・オキサイド（ＳＯＩ）ウエハ５１０は、シリコンハンドルウエハ５１２、シリコンハンドルウエハ５１２に接する埋込隔離層５１４、及び埋込隔離層５１４に接する単結晶シリコン基板５１６を有する。シリコン基板５１６は、ｐ＋埋込領域５２０、ｎ＋埋込領域５２２、ｐ＋埋込領域５２４、及びｎ＋埋込領域５２６を有する。
また、ベース構造５０８は、シリコン基板５１６の頂部表面に接する単結晶シリコンエピタキシャル構造５３０を含む。この例では、エピタキシャル構造５３０は、外方拡散の領域を除いて、極めて低いドーパント濃度及びｎ導電型（ｎ−−−）を有する。例えば、多数のｐ型原子がｐ＋埋込層５２０からエピタキシャル構造５３０に外方拡散し、多数のｎ型原子がｎ＋埋込層５２２からエピタキシャル構造５３０に外方拡散し、多数のｐ型原子がｐ＋埋込層５２４からエピタキシャル構造５３０に外方拡散し、多数のｎ型原子がｎ＋埋込層５２６からエピタキシャル構造５３０に外方拡散する。その結果、エピタキシャル構造５３０の実質的に全てが極めて低いドーパント濃度を有する。
また、ベース構造５０８は、エピタキシャル構造５３０に接する多数の浅いトレンチ隔離構造５３２、及びエピタキシャル構造５３０並びにシリコン基板５１６に接し、それらを介して延びて埋込隔離層５１４に接するディープトレンチ隔離構造５３４を含む。ディープトレンチ隔離構造５３４は、電気的に隔離された単結晶シリコン領域５３６、横方向に隣接する電気的に隔離された単結晶シリコン領域５３７、横方向に隣接する電気的に隔離された単結晶シリコン領域５３８、及び横方向に隣接する電気的に隔離された単結晶シリコン領域５３９を形成する。
図５Ａに更に示すように、方法５００は、パターニングされたフォトレジスト層５４０を、エピタキシャル構造５３０の頂部表面に接するように従来の方式で形成することで始まる。パターニングされたフォトレジスト層５４０の形成に続き、図５Ｂに示されるように、中空コアを備えるｎ−領域５４２、ｎ−領域５４４、及びｎ−領域５４６を形成するように、リン又はヒ素等のｎ型ドーパントが、パターニングされたフォトレジスト層５４０を介して打ち込まれる。このように、ｎ−領域５４２は、より低いドーパント濃度（ｎ−−−）を有するシリコンエピタキシャル構造５３０の第１の中央領域５４５に接し、それを水平に囲む。
図５Ｂに更に示すように、ｎ−領域５４２は、エピタキシャル構造５３０の頂部表面から垂直に下方にエピタキシャル構造５３０を介して延びてｐ＋埋込領域５２０に接し、一方、ｎ−領域５４４は、エピタキシャル構造５３０の頂部表面から垂直に下方にエピタキシャル構造５３０を介して延びてｎ＋埋込領域５２２に接し、ｎ−領域５４６は、エピタキシャル構造５３０の頂部表面から垂直に下方にエピタキシャル構造５３０を介して延びてｎ＋埋込領域５２６に接する。
また、ｎ−ドーパント濃度を有する電気的に隔離されたシリコン領域５３６内のシリコンエピタキシャル構造５３０の外側領域が、より高いドーパント濃度を有するｎ−領域５４２に接し、それを水平に囲む。ｎ−領域５４２、５４４、及び５４６が形成された後、パターニングされたフォトレジスト層５４０は従来の方式で除去される。
図５Ｃに示すように、パターニングされたフォトレジスト層５４０の除去に続き、パターニングされたフォトレジスト層５５０がエピタキシャル構造５３０の頂部表面に接するように従来の方式で形成される。パターニングされたフォトレジスト層５５０の形成に続き、図５Ｄに示すように、ｐ−領域５５２、中空コアを備えるｐ−領域５５４、及びｐ−領域５５６を形成するように、パターニングされたフォトレジスト層５５０を介してボロン等のｐ型ドーパントが打ち込まれる。このように、ｐ−領域５５２は、ｎ−領域５４２に接し、ｎ−領域５４２により水平に囲まれ、ｐ−領域５５４は、ｎ−領域５４４に接し、ｎ−領域５４４により水平に囲まれる。
図５Ｄに更に示すように、ｐ−領域５５２は、エピタキシャル構造５３０の頂部表面から垂直に下方にエピタキシャル構造５３０を介して延びてｐ＋埋込領域５２０に接し、一方、ｐ−領域５５４は、エピタキシャル構造５３０の頂部表面から垂直に下方にエピタキシャル構造５３０を介して延びてｎ＋埋込領域５２２に接し、ｐ−領域５５６は、エピタキシャル構造５３０の頂部表面から垂直に下方にエピタキシャル構造５３０を介して延びてｐ＋埋込領域５２４に接する。
また、ｎ−−−ドーパント濃度を有する電気的に隔離されたシリコン領域５３７内のシリコンエピタキシャル構造５３０の外側領域が、より高いドーパント濃度を有するｐ−領域５５４に接し、それを水平に囲む。ｐ−領域５５２、５５４、及び５５６が形成された後、パターニングされたフォトレジスト層５５０は従来の方式で除去される。
図５Ｅに示すように、方法５００は、ｐ型及びｎ型コレクタシンカ領域を従来方式で形成する（或いは、ｐ型及びｎ型コレクタシンカ領域は、ｎ−領域５４２、５４４、５４６、及びｐ−領域５５２、５５４、５５６が形成される前に形成されてもよい）ことで継続する。方法５００は、その後、従来のステップに従って、ｐｎｐ ＳｉＧｅ ＨＢＴ５６０、ｎｐｎ ＳｉＧｅ ＨＢＴ５６２、ｐｎｐ ＳｉＧｅ ＨＢＴ５６４、及びｎｐｎ ＳｉＧｅ ＨＢＴ５６６を形成する。
図４Ａ及び図５Ｅに示すように、ｐｎｐ ＳｉＧｅ ＨＢＴ５６０及びｎｐｎ ＳｉＧｅ ＨＢＴ５６２は、それぞれ、ｐｎｐ ＳｉＧｅ ＨＢＴ４２０及びｎｐｎ ＳｉＧｅ ＨＢＴ４２２と実質的に同じである。また、図１及び図５Ｅに示すように、ｐｎｐ ＳｉＧｅ ＨＢＴ５６４及びｎｐｎ ＳｉＧｅ ＨＢＴ５６６は、それぞれ、ｐｎｐ ＳｉＧｅ ＨＢＴ１９０及びｎｐｎ ＳｉＧｅ ＨＢＴ１９２と実質的に同じである。このように、ＨＢＴ５６０、５６２、５６４、及び５６６は、追加的なマスキングステップ無しに、同時に形成され得る。また、ＨＢＴ５６０、５６２、５６４、及び５６６は、各々、例えば、より高い降伏電圧を提供するＨＢＴ５６０及び５６２と同じ周波数で動作し得る。
図６Ａ及び図６Ｂは、本発明の代替実施形態に従ったＳｉＧｅヘテロ接合バイポーラ構造６００を示す。
図６Ａ及び図６Ｂに示すように、ＳｉＧｅヘテロ接合バイポーラ構造６００は、ＳｉＧｅヘテロ接合バイポーラ構造６００が、ｐ−領域１４０を、補償領域６１０、及び補償領域６１０を水平に囲むｎ−領域６１２に置き替えているという点で、ＳｉＧｅヘテロ接合バイポーラ構造１００とは異なる。補償領域６１０はｐ型及びｎ型不純物原子の両方を有する。
図６Ａ及び図６Ｂに更に示すように、補償領域６１０及びｎ−領域６１２は、ＳｉＧｅエピタキシャル構造１５０から垂直に下方にｐ＋埋込領域１２０まで延びる。また、ｎ−−−ドーパント濃度を有する電気的に隔離されたシリコン領域１３６内のシリコンエピタキシャル構造１３０の外側領域が、より高いドーパント濃度を有するｎ−領域６１２に接し、それを水平に囲む。また、図６Ｂは正方形を有するｎ−領域６１２を示すが、ｎ−領域６１２は、代替として、円形、楕円形、又は長方形、並びに他の形状を有して実装され得る。
また、ＳｉＧｅヘテロ接合バイポーラ構造６００は、ＳｉＧｅヘテロ接合バイポーラ構造６００が、ｎ−領域１４２を、補償領域６１４、及び補償領域６１４を水平に囲むｐ−領域６１６に置き替えているという点でも、ＳｉＧｅヘテロ接合バイポーラ構造１００とは異なる。補償領域６１４はｐ型及びｎ型不純物原子の両方を有する。
図６Ａ及び図６Ｂに更に示すように、補償領域６１４及びｐ−領域６１６は、ＳｉＧｅエピタキシャル構造１５２から垂直に下方にｎ＋埋込領域１２２まで延びる。また、ｎ−−−ドーパント濃度を有する電気的に隔離されたシリコン領域１３８内のシリコンエピタキシャル構造１３０の外側領域が、より高いドーパント濃度を有するｐ−領域６１６に接し、それを水平に囲む。また、図６Ｂは正方形を有するｐ−領域６１６を示すが、ｐ−領域６１６は、代替として、円形、楕円形、又は長方形、並びに他の形状を有して実装され得る。
この例において、ｐ＋ポリシリコン構造１８０及びｐ＋領域１５４はエミッタを形成し、ｎ−領域６１２、及びＳｉＧｅエピタキシャル構造１５０の残りの部分はベースを形成し、ｐ＋埋込領域１２０及びｐ型コンタクト領域１４４は、ｐｎｐ ＳｉＧｅヘテロ接合バイポーラトランジスタ（ＨＢＴ）６２０のコレクタを形成する。
また、ｎ＋ポリシリコン構造１８２及びｎ＋領域１５６はエミッタを形成し、ｐ−領域６１６、及びＳｉＧｅエピタキシャル構造１５２の残りの部分はベースを形成し、ｎ＋埋込領域１２２及びｎ型コンタクト領域１４６は、ｎｐｎ ＳｉＧｅ ＨＢＴ６２２のコレクタを形成する。ｐｎｐ ＳｉＧｅ ＨＢＴ６２０及びｎｐｎ ＳｉＧｅ ＨＢＴ６２２は、従来の方式で動作し、高電圧で動作し得、ｐｎｐ ＳｉＧｅ ＨＢＴ２２０及びｎｐｎ ＳｉＧｅ ＨＢＴ２２２と同じ利点を有する。
図７Ａ〜図７Ｅは、本発明の代替実施形態に従ったＳｉＧｅヘテロ接合バイポーラ構造を形成する方法７００を示す。
図７Ａに示すように、この方法は、シリコン・オン・オキサイド（ＳＯＩ）ウエハ７１０を含む、従来方式で形成されたベース構造７０８を用いる。シリコン・オン・オキサイド（ＳＯＩ）ウエハ７１０は、シリコンハンドルウエハ７１２、シリコンハンドルウエハ７１２に接する埋込隔離層７１４、及び埋込隔離層７１４に接する単結晶シリコン基板７１６を有する。シリコン基板７１６は、ｐ＋埋込領域７２０、ｎ＋埋込領域７２２、ｐ＋埋込領域７２４、及びｎ＋埋込領域７２６を有する。
また、ベース構造７０８は、シリコン基板７１６の頂部表面に接する単結晶シリコンエピタキシャル構造７３０を含む。この例において、エピタキシャル構造７３０は、外方拡散の領域を除き、極めて低いドーパント濃度及びｎ導電型（ｎ−−−）を有する。例えば、多数のｐ型原子がｐ＋埋込層７２０からエピタキシャル構造７３０に外方拡散し、多数のｎ型原子がｎ＋埋込層７２２からエピタキシャル構造７３０に外方拡散し、多数のｐ型原子がｐ＋埋込層７２４からエピタキシャル構造７３０に外方拡散し、多数のｎ型原子がｎ＋埋込層７２６からエピタキシャル構造７３０に外方拡散する。その結果、エピタキシャル構造７３０の実質的に全てが極めて低いドーパント濃度を有する。
また、ベース構造７０８は、エピタキシャル構造７３０に接する多数の浅いトレンチ隔離構造７３２、及びエピタキシャル構造７３０並びにシリコン基板７１６に接し、それらを介して延びて埋込隔離層７１４に接するディープトレンチ隔離構造７３４を有する。ディープトレンチ隔離構造７３４は、電気的に隔離されたシリコン領域７３６、横方向に隣接する電気的に隔離されたシリコン領域７３７、横方向に隣接する電気的に隔離されたシリコン領域７３８、及び横方向に隣接する電気的に隔離されたシリコン領域７３９を形成する。
図７Ａに更に示すように、方法７００は、パターニングされたフォトレジスト層７４０を、エピタキシャル構造７３０の頂部表面に接するように従来の方式で形成することで始まる。パターニングされたフォトレジスト層７４０の形成に続き、図７Ｂに示すように、ｎ−領域７４２、ｎ−領域７４４、及びｎ−領域７４６を形成するように、パターニングされたフォトレジスト層７４０を介してリン又はヒ素等のｎ型ドーパントが打ち込まれる。ｎ−領域７４２は、ｎ−領域７４４及びｎ−領域７４６より実質的に広い。
図７Ｂに更に示すように、ｎ−領域７４２は、エピタキシャル構造７３０の頂部表面から垂直に下方にエピタキシャル構造７３０を介して延びてｐ＋埋込領域７２０に接し、ｎ−領域７４４は、エピタキシャル構造７３０の頂部表面から垂直に下方にエピタキシャル構造７３０を介して延びてｎ＋埋込領域７２２に接し、ｎ−領域７４６は、エピタキシャル構造７３０の頂部表面から垂直に下方にエピタキシャル構造７３０を介して延びてｎ＋埋込領域７２６に接する。
また、ｎ−−−ドーパント濃度を有する電気的に隔離されたシリコン領域７３６内のシリコンエピタキシャル構造７３０の外側領域が、より高いドーパント濃度を有するｎ−領域７４２に接し、それを水平に囲む。ｎ−領域７４２、７４４、及び７４６が形成された後、パターニングされたフォトレジスト層７４０は従来の方式で除去される。
図７Ｃに示すように、パターニングされたフォトレジスト層７４０の除去に続き、パターニングされたフォトレジスト層７５０がエピタキシャル構造７３０の頂部表面に接するように従来の方式で形成される。パターニングされたフォトレジスト層７５０の形成に続き、図７Ｄに示すように、補償領域７５２、補償領域７５２に接しそれを水平に囲むｎ−領域７５３、補償領域７５４、補償領域７５４に接しそれを水平に囲むｐ−領域７５６、及びｐ−領域７５８を形成するように、パターニングされたフォトレジスト層７５０を介してボロン等のｐ型ドーパントが打ち込まれる。
図７Ｄに更に示すように、補償領域７５２及びｎ−領域７５３は、エピタキシャル構造７３０の頂部表面から垂直に下方にエピタキシャル構造７３０を介して延びてｐ＋埋込領域７２０に接し、補償領域７５４及びｐ−領域７５６は、エピタキシャル構造７３０の頂部表面から垂直に下方にエピタキシャル構造７３０を介して延びてｎ＋埋込領域７２２に接し、ｐ−領域７５８は、エピタキシャル構造７３０の頂部表面から垂直に下方にエピタキシャル構造７３０を介して延びてｐ＋埋込領域７２４に接する。
また、ｎ−−−ドーパント濃度を有する電気的に隔離されたシリコン領域７３７内のシリコンエピタキシャル構造７３０の外側領域が、より高いドーパント濃度を有するｐ−領域７５６に接し、それを水平に囲む。領域７５２、７５３、７５４、７５６、及び７５８が形成された後、パターニングされたフォトレジスト層７５０は従来の方式で除去される。
図７Ｅに示すように、方法７００は、ｐ型及びｎ型コレクタシンカ領域を従来方式で形成する（或いは、ｐ型及びｎ型コレクタシンカ領域は、領域７４２、７４４、７４６、７５２、７５３、７５４、及び７５６が形成される前に形成されてもよい）ことで継続する。その後、方法７００は、ｐｎｐ ＳｉＧｅ ＨＢＴ７６０、ｎｐｎ ＳｉＧｅ ＨＢＴ７６２、ｐｎｐ ＳｉＧｅ ＨＢＴ７６４、及びｎｐｎ ＳｉＧｅ ＨＢＴ７６６を形成するように、従来のステップに従う。
補償領域７５２及び７５４の主なドーパント型及び濃度は、ｎ型及びｐ型インプラントの相対的ドーパント濃度に依存する。ｎ型及びｐ型インプラントのドーパント濃度が実質的に等しい場合は、補償領域７５２及び７５４は実質的にニュートラルである。
図６Ａ及び図７Ｅに示すように、ｐｎｐ ＳｉＧｅ ＨＢＴ７６０及びｎｐｎ ＳｉＧｅ ＨＢＴ７６２は、それぞれ、ｐｎｐ ＳｉＧｅ ＨＢＴ６２０及びｎｐｎ ＳｉＧｅ ＨＢＴ６２２と実質的に同一である。また、図１及び図７Ｅに示すように、ｐｎｐ ＳｉＧｅ ＨＢＴ７６４及びｎｐｎ ＳｉＧｅ ＨＢＴ７６６は、それぞれ、ｐｎｐ ＳｉＧｅ ＨＢＴ１９０及びｎｐｎ ＳｉＧｅ ＨＢＴ１９２と実質的に同一である。このように、ＨＢＴ７６０、７６２、７６４、及び７６６は、追加的なマスキングステップ無しに、同時に形成され得る。また、ＨＢＴ７６０、７６２、７６４、及び７６６は、各々、例えば、より高い降伏電圧を提供するＨＢＴ７６０及び７６２と同じ周波数で動作し得る。
当業者であれば、本発明の請求の範囲内で、他の多くの実施形態及び変形が可能であることを理解するであろう。

Claims (6)

  1. 第１の導電型を有し、コレクタとして機能する基板構造と、
    第２の導電型と頂部表面と底部表面とを有する第１のエピタキシャル構造であって、前記底部表面が前記基板構造に接する、前記第１のエピタキシャル構造と、
    前記第１のエピタキシャル構造に接し、且つ、前記第１のエピタキシャル構造の前記頂部表面から下に前記エピタキシャル構造を介して延びて前記基板構造に接する、第２の導電型の領域と、
    前記第２の導電型と頂部表面と底部表面とを有する第２のエピタキシャル構造であって、前記底部表面が前記第１のエピタキシャル構造と前記第２の導電型の前記領域とに接し、シリコンとゲルマニウムを含み、ベースとして機能する、前記第２のエピタキシャル構造と、
    を含むバイポーラ構造であって、
    前記第２のエピタキシャル構造が、前記第２のエピタキシャル構造の頂部表面から前記第２のエピタキシャル構造内に延びてエミッタとして機能する第１導電型の領域を含み、
    前記第２の導電型の領域が、前記第１のエピタキシャル構造の中央領域に接し、前記第１のエピタキシャル構造の中央領域を水平に囲み、
    前記第１のエピタキシャル構造の外側領域が、前記第２の導電型の領域に接し、前記第２の導電型の領域を水平に囲み、
    前記第１のエピタキシャル構造が或るドーパント濃度を有し、前記第２の導電型の領域が前記第１のエピタキシャル構造の前記ドーパント濃度より高いドーパント濃度を有する、バイポーラ構造。
  2. 請求項１に記載のバイポーラ構造であって、
    前記第２の導電型の領域が中空コアを有する、バイポーラ構造。
  3. 請求項１に記載のバイポーラ構造であって、
    第１及び第２の導電型の不純物を含み、前記基板構造と前記第２のエピタキシャル構造とに接する補償領域を更に含み、前記第２の導電型の領域が、前記補償領域に接し、前記補償領域を水平に囲む、バイポーラ構造。
  4. 請求項３に記載のバイポーラ構造であって、
    前記第１のエピタキシャル構造の外側領域が前記第２の導電型の領域を水平に囲む、バイポーラ構造。
  5. 第１の導電型を有し、コレクタとして機能する基板構造と、
    第２の導電型と頂部表面と底部表面とを有する第１のエピタキシャル構造であって、前記底部表面が前記基板構造に接する、前記第１のエピタキシャル構造と、
    前記第１のエピタキシャル構造に接し、且つ、前記第１のエピタキシャル構造の前記頂部表面から下に前記エピタキシャル構造を介して延びて前記基板構造に接する、第２の導電型の領域と、
    前記第２の導電型と頂部表面と底部表面とを有する第２のエピタキシャル構造であって、前記底部表面が前記第１のエピタキシャル構造と前記第２の導電型の領域とに接し、シリコンとゲルマニウムを含み、ベースとして機能する、前記第２のエピタキシャル構造と、
    前記基板構造と前記第２のエピタキシャル構造とに接し、前記エピタキシャル構造の頂部表面から下に前記エピタキシャル構造を介して延びて前記基板構造に接する第１の導電型の第１の領域であって、前記第２の導電型の領域が、前記第１の導電型の第１の領域に接し、前記第１の導電型の第１の領域を水平に囲む、前記第１の導電型の第１の領域と、
    を含む、バイポーラ構造であって、
    前記第２のエピタキシャル構造が、前記第２のエピタキシャル構造の頂部表面から前記第２のエピタキシャル構造内に延びてエミッタとして機能する第１導電型の第２の領域を含み、
    前記第１のエピタキシャル構造の外側領域が前記第２の導電型の領域を水平に囲み、
    前記第１のエピタキシャル構造が或るドーパント濃度を有し、前記第２の導電型の領域が前記第１のエピタキシャル構造の前記ドーパント濃度より高いドーパント濃度を有する、バイポーラ構造。
  6. 請求項５に記載のバイポーラ構造であって、
    前記第２の導電型の領域が中空コアを有する、バイポーラ構造。
JP2015501948A 2012-03-23 2013-03-25 改善された降伏電圧とカットオフ周波数との積を有するＳｉＧｅヘテロ接合バイポーラトランジスタ Active JP6259809B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/429,262 US8648391B2 (en) 2012-03-23 2012-03-23 SiGe heterojunction bipolar transistor with an improved breakdown voltage-cutoff frequency product
US13/429,262 2012-03-23
PCT/US2013/033706 WO2013142860A1 (en) 2012-03-23 2013-03-25 SiGe HETEROJUNCTION BIPOLAR TRANSISTOR WITH IMPROVED BREAKDOWN VOLTAGE-CUTOFF FREQUENCY PRODUCT

Publications (3)

Publication Number Publication Date
JP2015515129A JP2015515129A (ja) 2015-05-21
JP2015515129A5 JP2015515129A5 (ja) 2016-05-19
JP6259809B2 true JP6259809B2 (ja) 2018-01-10

Family

ID=49211022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015501948A Active JP6259809B2 (ja) 2012-03-23 2013-03-25 改善された降伏電圧とカットオフ周波数との積を有するＳｉＧｅヘテロ接合バイポーラトランジスタ

Country Status (4)

Country Link
US (1) US8648391B2 (ja)
JP (1) JP6259809B2 (ja)
CN (1) CN104205337B (ja)
WO (1) WO2013142860A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9324846B1 (en) 2015-01-08 2016-04-26 Globalfoundries Inc. Field plate in heterojunction bipolar transistor with improved break-down voltage

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4812890A (en) * 1985-11-19 1989-03-14 Thompson-Csf Components Corporation Bipolar microwave integratable transistor
EP0632505B1 (en) * 1993-07-01 1997-10-01 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno A vertical bipolar power transistor with buried base and interdigitated geometry
US6894366B2 (en) 2000-10-10 2005-05-17 Texas Instruments Incorporated Bipolar junction transistor with a counterdoped collector region
US6724066B2 (en) * 2001-04-30 2004-04-20 Texas Instruments Incorporated High breakdown voltage transistor and method
US20020177253A1 (en) 2001-05-25 2002-11-28 International Business Machines Corporation Process for making a high voltage NPN Bipolar device with improved AC performance
KR100394747B1 (ko) 2001-08-27 2003-08-14 주식회사 케이이씨 이종접합 바이폴라 소자
JP3660897B2 (ja) * 2001-09-03 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
US6878976B2 (en) 2002-03-13 2005-04-12 International Business Machines Corporation Carbon-modulated breakdown voltage SiGe transistor for low voltage trigger ESD applications
JP4949650B2 (ja) * 2005-07-13 2012-06-13 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US7390720B2 (en) 2006-10-05 2008-06-24 International Business Machines Corporation Local collector implant structure for heterojunction bipolar transistors and method of forming the same
US7968417B2 (en) 2007-10-01 2011-06-28 Newport Fab, Llc Method for integrating high voltage and high speed bipolar transistors on a substrate and related structure

Also Published As

Publication number Publication date
US8648391B2 (en) 2014-02-11
WO2013142860A1 (en) 2013-09-26
CN104205337A (zh) 2014-12-10
CN104205337B (zh) 2018-04-24
JP2015515129A (ja) 2015-05-21
US20130249057A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
US7514751B2 (en) SiGe DIAC ESD protection structure
US7242071B1 (en) Semiconductor structure
JP2005536060A5 (ja)
US7446012B2 (en) Lateral PNP transistor and the method of manufacturing the same
CN109599398A (zh) 单堆叠双极型esd保护装置
US20150179754A1 (en) Manufacturing method of semiconductor structure
US9184257B2 (en) Semiconductor device and related fabrication methods
US5637909A (en) Semiconductor device and method of manufacturing the same
JPS6229904B2 (ja)
US6607960B2 (en) Bipolar transistor manufacturing method
JP6259809B2 (ja) 改善された降伏電圧とカットオフ周波数との積を有するＳｉＧｅヘテロ接合バイポーラトランジスタ
US10727324B2 (en) Bipolar junction transistor
CN107026196B (zh) 具有外质装置区无沟槽隔离的双极性接面晶体管
US7973386B1 (en) ESD protection bipolar device with internal avalanche diode
JP5031552B2 (ja) バイポーラトランジスタおよびバイポーラトランジスタの製造方法
JPS6323335A (ja) 半導体装置及びその製造方法
JP2004266275A (ja) 縦形バイポーラトランジスタ及びその製造方法
CN105355594B (zh) 集成电路结构
US8455980B2 (en) Schottky-clamped bipolar transistor with reduced self heating
JP6271157B2 (ja) 半導体装置
KR101519548B1 (ko) 정합 특성 향상을 위한 쌍극성 접합 트랜지스터
JP6284243B2 (ja) 浅い外方拡散されたｐ＋エミッタ領域を備えたＳｉＧｅヘテロ接合バイポーラトランジスタ
CN116153973A (zh) 纵向双极型晶体管及制作方法
CN113823678A (zh) 一种高压npn器件
JPS6348189B2 (ja)

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160322

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170307

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170607

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171211

R150 Certificate of patent or registration of utility model

Ref document number: 6259809

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250