CN107154448B - 光电二极管的制备方法和光电二极管 - Google Patents
光电二极管的制备方法和光电二极管 Download PDFInfo
- Publication number
- CN107154448B CN107154448B CN201610119690.1A CN201610119690A CN107154448B CN 107154448 B CN107154448 B CN 107154448B CN 201610119690 A CN201610119690 A CN 201610119690A CN 107154448 B CN107154448 B CN 107154448B
- Authority
- CN
- China
- Prior art keywords
- layer
- ion
- doped region
- oxide
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 79
- 239000002184 metal Substances 0.000 claims abstract description 79
- 238000005530 etching Methods 0.000 claims abstract description 47
- 238000002955 isolation Methods 0.000 claims abstract description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 28
- 230000008569 process Effects 0.000 claims abstract description 26
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 6
- 150000002500 ions Chemical class 0.000 claims description 121
- 238000002347 injection Methods 0.000 claims description 30
- 239000007924 injection Substances 0.000 claims description 30
- 239000000243 solution Substances 0.000 claims description 26
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 20
- 238000002513 implantation Methods 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 17
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 17
- 238000005516 engineering process Methods 0.000 claims description 12
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 10
- -1 boron ion Chemical class 0.000 claims description 9
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 230000006378 damage Effects 0.000 abstract description 14
- 238000010923 batch production Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000011109 contamination Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Abstract
本发明提供了一种光电二极管的制备方法和光电二极管，其中，制备方法包括：在硅衬底的正侧形成第一离子掺杂区、分压环；在硅衬底的背侧形成第二离子掺杂区；在形成分压环的正侧依次形成氧化物隔离层和介质层；对第一离子掺杂区上方的指定区域的氧化物隔离层和介质层进行刻蚀，以形成金属接触孔；在形成金属接触孔的正侧形成金属层，并对金属层进行刻蚀，以形成金属电极；在形成金属电极后，去除介质层，以完成光电二极管的制备过程。通过本发明技术方案，减少了金属刻蚀过程对氧化物隔离层的污染和离子损伤，提升了光电二极管的器件可靠性。
Description
技术领域
本发明涉及半导体芯片技术领域，具体而言，涉及一种光电二极管的制备方法和一种光电二极管。
背景技术
在相关技术中，在光电二极管的制备过程中，在刻蚀接触孔以形成金属连接之前，光电二极管的离子掺杂区仅覆盖有氧化层作为刻蚀掩蔽层。
如图1所示，光电二极管包括：第一离子掺杂区101、分压环102、第二离子掺杂区103、氧化层104(即氧化物隔离层)、氧化层透光窗口105、金属电极106，其中，若采用干法刻蚀金属层，则对氧化层104和氧化层透光窗口105造成离子损伤，进而可能造成晶格缺陷，若采用湿法刻蚀金属层，则会对氧化层透光窗口105造成金属沾污，影响光电二极管的氧化层透光窗口105的透光特性。
因此，如何设计一种新的光电二极管的制备方案，以降低金属刻蚀过程对氧化物隔离层的污染和离子损伤成为亟待解决的技术问题。
发明内容
本发明正是基于上述技术问题至少之一，提出了一种新的光电二极管的制备方案，通过在刻蚀接触孔前形成介质层，以在刻蚀接触孔和刻蚀金属层时保护氧化物隔离层，并且通过湿法去除介质层，有效降低了金属刻蚀过程对氧化物隔离层的污染和离子损伤，工艺集成度高，适于批量生产。
有鉴于此，本发明提出了一种光电二极管的制备方法，包括：在硅衬底的正侧形成第一离子掺杂区、分压环；在所述硅衬底的背侧形成第二离子掺杂区；在形成所述分压环的正侧依次形成氧化物隔离层和介质层；对所述第一离子掺杂区上方的指定区域的所述氧化物隔离层和所述介质层进行刻蚀，以形成金属接触孔；在形成所述金属接触孔的正侧形成金属层，并对所述金属层进行刻蚀，以形成金属电极；在形成所述金属电极后，去除所述介质层，以完成所述光电二极管的制备过程，其中，所述第一离子掺杂区的离子类型和所述分压环的离子类型相反，所述分压环的离子类型和所述第二离子掺杂区的离子类型相同。
在该技术方案中，通过在刻蚀接触孔前形成介质层，以在刻蚀接触孔和刻蚀金属层时保护氧化物隔离层及下侧的氧化层，并且通过湿法去除介质层，有效降低了金属刻蚀过程对氧化物隔离层的污染和离子损伤，工艺集成度高，适于批量生产。
具体地，若第一离子掺杂区为P型掺杂时，分压环和第二离子掺杂区均为N型掺杂，若第一离子掺杂区为N型掺杂时，分压环和第二离子掺杂区均为P型掺杂。
其中，介质层隔离了金属层和氧化物隔离层，进而在刻蚀金属层的过程中，降低了金属刻蚀对氧化物隔离层的污染和离子损伤，另外，制备介质层和湿法去除介质层均兼容于CMOS工艺等标准集成电路制造方法，采用上述光电二极管的制备方法进行批量生产。
在上述技术方案中，优选地，在硅衬底的正侧形成第一离子掺杂区、分压环，具体包括以下步骤：在所述硅衬底的正侧形成氧化层，刻蚀待形成所述第一离子掺杂区的上方的所述氧化层至第一指定厚度，以形成第一注入窗口；通过所述第一注入窗口进行第一次离子注入的离子为硼离子，注入剂量范围为1.0E12～1.0E14/cm2，注入能量范围为40～150KeV；在完成所述第一次离子注入后，进行驱入处理，其中，所述第一指定厚度大于或等于零。
在该技术方案中，通过形成第一注入窗口，并通过第一注入窗口进行第一次离子注入，形成了光电二极管的一个正侧电极，奠定了光电二极管的结构基础。
在上述技术方案中，优选地，在所述硅衬底上形成氧化层，刻蚀待形成所述第一离子掺杂区的上方的所述氧化层至第一指定厚度，以形成第一注入窗口，具体包括以下步骤：以温度范围为900～1200℃的热氧化工艺在所述硅衬底的正侧形成所述氧化层；图形化刻蚀所述氧化层，以去除所述第一离子掺杂区的上方的氧化层，以形成所述第一注入窗口。
在该技术方案中，通过以温度范围为900～1200℃的热氧化工艺形成氧化层，提升了氧化层的致密性，进而提升了光电二极管的可靠性。
在上述任一项技术方案中，优选地，在硅衬底的正侧形成第一离子掺杂区、分压环，具体还包括以下步骤：刻蚀待形成所述分压环的上方的所述氧化层至第二指定厚度，以形成第二注入窗口；通过所述第二注入窗口进行第二次离子注入的离子为磷离子或砷离子，注入剂量范围为1.0E14～1.0E16/cm2，注入能量范围为40～150KeV，其中，所述第二指定厚度大于或等于零。
在该技术方案中，通过形成第二注入窗口，并通过第二注入窗口进行第二次离子注入，形成了光电二极管的一个分压环，进一步地奠定了光电二极管的结构基础。
在上述任一项技术方案中，优选地，在所述硅衬底的背侧形成第二离子掺杂区，具体包括以下步骤：在所述硅衬底的背侧进行第三次离子注入，所述第三次离子注入的离子为磷离子或砷离子，注入剂量范围为1.0E14～1.0E16/cm2，注入能量范围为40～150KeV，以形成所述第二离子掺杂区。
在该技术方案中，通过第三次离子注入，形成了光电二极管的背侧电极(作为地线)，更进一步地奠定了光电二极管的结构基础。
在上述任一项技术方案中，优选地，在形成所述分压环的正侧依次形成氧化物隔离层和介质层，具体包括以下步骤：对形成所述第一离子掺杂区、所述分压环和所述第二离子掺杂区的硅衬底进行驱入处理，所述驱入处理的温度范围为1000～1200℃，时间范围为50～500分钟，以激活所述第一离子掺杂区、所述分压环和所述第二离子掺杂区，同时，形成了所述氧化物隔离层。
在该技术方案中，通过对第一离子掺杂区、分压环和第二离子掺杂区进行驱入处理，实现了注入的离子与硅原子的键合，形成了光电二极管的PN结，保证了光电二极管可以感光工作。
在上述任一项技术方案中，优选地，在形成所述分压环的正侧依次形成氧化物隔离层和介质层，具体还包括以下步骤：在形成所述氧化物隔离层的正侧形成氮化硅层，以完成所述介质层的制备，形成所述氮化硅层的温度范围为600～900℃。
在该技术方案中，通过形成氮化硅层作为介质层，隔离了金属层和氧化物隔离层，也即在刻蚀接触孔和金属层时，氮化硅层作为氧化物隔离层的保护屏障，避免了对氧化物隔离层的损伤和沾污，从而提升了器件可靠性。
值得特别强调的是，氮化硅层的制备兼容于标准CMOS工艺，利于批量生产上述光电二极管。
在上述任一项技术方案中，优选地，在形成所述金属接触孔的正侧形成金属层，并对所述金属层进行刻蚀，以形成金属电极，具体包括以下步骤：通过金属溅射工艺在形成所述金属接触孔的正侧形成铝-硅-铜合金层；对所述铝-硅-铜合金层进行图形化刻蚀，以形成所述金属电极。
在该技术方案中，通过形成铝-硅-铜合金层，兼容于CMOS标准工艺且制造成本低，利于批量生产上述光电二极管。
在上述任一项技术方案中，优选地，在形成所述金属电极后，去除所述介质层，以完成所述光电二极管的制备过程，具体包括以下步骤：在形成所述金属电极后，采用磷酸溶液去除所述氮化硅层，所述磷酸溶液的温度范围为100～200℃。
在该技术方案中，通过磷酸溶液去除氮化硅层，由于磷酸溶液对氧化物隔离层不刻蚀，所以避免了干法刻蚀对氧化物隔离层的离子损伤，以及金属刻蚀过程对第一离子掺杂区的氧化物隔离层的沾污，提高了第一离子掺杂区的透光性，进而提升了光电二极管的可靠性。
根据本发明的第二方面，还提出了一种光电二极管，采用如上述任一项技术方案所述的光电二极管的制备方法制备而成，因此，该光电二极管具有和上述技术方案中任一项所述的光电二极管的制备方法相同的技术效果，在此不再赘述。
通过以上技术方案，通过在刻蚀接触孔前形成介质层，以在刻蚀接触孔和刻蚀金属层时保护氧化物隔离层，并且通过湿法去除介质层，有效降低了金属刻蚀过程对氧化物隔离层的污染和离子损伤，工艺集成度高，适于批量生产。
附图说明
图1示出了相关技术中光电二极管的剖面结构示意图；
图2示出了根据本发明的实施例的光电二极管的制备方法的示意流程图；
图3至图11示出了根据本发明的实施例的光电二极管的制备过程的剖面示意图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用第三方不同于在此描述的第三方方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
下面结合图2至图11对根据本发明的实施例的光电二极管的制备方法进行具体说明。
如图2至图11所示，根据本发明的实施例的光电二极管的制备方法，包括：步骤202，在硅衬底的正侧形成第一离子掺杂区301、第二离子掺杂区303分压环302；步骤204，在所述硅衬底的背侧形成第二离子掺杂区303；步骤206，在形成所述第二离子掺杂区303分压环302的正侧依次形成氧化物隔离层304和介质层306；步骤208，对所述第一离子掺杂区301上方的指定区域的所述氧化物隔离层304和所述介质层306进行刻蚀，以形成金属接触孔307；步骤210，在形成所述金属接触孔307的正侧形成金属层，并对所述金属层进行刻蚀，以形成金属电极308；步骤212，在形成所述金属电极308后，去除所述介质层306，以完成所述光电二极管的制备过程，其中，所述第一离子掺杂区301的离子类型和所述第二离子掺杂区303分压环302的离子类型相反，所述第二离子掺杂区303分压环302的离子类型和所述第二离子掺杂区303的离子类型相同。
在该技术方案中，通过在刻蚀接触孔307前形成介质层306，以在刻蚀接触孔307和刻蚀金属层时保护氧化物隔离层304及下侧的氧化层305，并且通过湿法去除介质层306，有效降低了金属刻蚀过程对氧化物隔离层304的污染和离子损伤，工艺集成度高，适于批量生产。
具体地，若第一离子掺杂区301为P型掺杂时，第二离子掺杂区303分压环302和第二离子掺杂区303均为N型掺杂，若第一离子掺杂区301为N型掺杂时，第二离子掺杂区303分压环302和第二离子掺杂区303均为P型掺杂。
其中，介质层306隔离了金属层和氧化物隔离层304，进而在刻蚀金属层的过程中，降低了金属刻蚀对氧化物隔离层304的污染和离子损伤，另外，制备介质层306和湿法去除介质层306均兼容于CMOS工艺等标准集成电路制造方法，采用上述光电二极管的制备方法进行批量生产。
在上述技术方案中，优选地，在硅衬底的正侧形成第一离子掺杂区301、第二离子掺杂区303分压环302，具体包括以下步骤：在所述硅衬底的正侧形成氧化层305，刻蚀待形成所述第一离子掺杂区301的上方的所述氧化层305至第一指定厚度，以形成第一注入窗口；通过所述第一注入窗口进行第一次离子注入的离子为硼离子，注入剂量范围为1.0E12～1.0E14/cm2，注入能量范围为40～150KeV；在完成所述第一次离子注入后，进行驱入处理，其中，所述第一指定厚度大于或等于零。
在该技术方案中，通过形成第一注入窗口，并通过第一注入窗口进行第一次离子注入，形成了光电二极管的一个正侧电极，奠定了光电二极管的结构基础。
在上述技术方案中，优选地，在所述硅衬底上形成氧化层305，刻蚀待形成所述第一离子掺杂区301的上方的所述氧化层305至第一指定厚度，以形成第一注入窗口，具体包括以下步骤：以温度范围为900～1200℃的热氧化工艺在所述硅衬底的正侧形成所述氧化层305；图形化刻蚀所述氧化层305，以去除所述第一离子掺杂区301的上方的氧化层305，以形成所述第一注入窗口。
在该技术方案中，通过以温度范围为900～1200℃的热氧化工艺形成氧化层305，提升了氧化层305的致密性，进而提升了光电二极管的可靠性。
在上述任一项技术方案中，优选地，在硅衬底的正侧形成第一离子掺杂区301、第二离子掺杂区303分压环302，具体还包括以下步骤：刻蚀待形成所述第二离子掺杂区303分压环302的上方的所述氧化层305至第二指定厚度，以形成第二注入窗口；通过所述第二注入窗口进行第二次离子注入的离子为磷离子或砷离子，注入剂量范围为1.0E14～1.0E16/cm2，注入能量范围为40～150KeV，其中，所述第二指定厚度大于或等于零。
在该技术方案中，通过形成第二注入窗口，并通过第二注入窗口进行第二次离子注入，形成了光电二极管的一个分压环302，进一步地奠定了光电二极管的结构基础。
在上述任一项技术方案中，优选地，在所述硅衬底的背侧形成第二离子掺杂区303，具体包括以下步骤：在所述硅衬底的背侧进行第三次离子注入，所述第三次离子注入的离子为磷离子或砷离子，注入剂量范围为1.0E14～1.0E16/cm2，注入能量范围为40～150KeV，以形成所述第二离子掺杂区303。
在该技术方案中，通过第三次离子注入，形成了光电二极管的背侧电极(作为地线)，更进一步地奠定了光电二极管的结构基础。
在上述任一项技术方案中，优选地，在形成所述第二离子掺杂区303分压环302的正侧依次形成氧化物隔离层304和介质层306，具体包括以下步骤：对形成所述第一离子掺杂区301、所述第二离子掺杂区303分压环302和所述第二离子掺杂区303的硅衬底进行驱入处理，所述驱入处理的温度范围为1000～1200℃，时间范围为50～500分钟，以激活所述第一离子掺杂区301、所述第二离子掺杂区303分压环302和所述第二离子掺杂区303，同时，形成了所述氧化物隔离层304。
在该技术方案中，通过对第一离子掺杂区301、第二离子掺杂区303分压环302和第二离子掺杂区303进行驱入处理，实现了注入的离子与硅原子的键合，形成了光电二极管的PN结，保证了光电二极管可以感光工作。
在上述任一项技术方案中，优选地，在形成所述第二离子掺杂区303分压环302的正侧依次形成氧化物隔离层304和介质层306，具体还包括以下步骤：在形成所述氧化物隔离层304的正侧形成氮化硅层，以完成所述介质层306的制备，形成所述氮化硅层的温度范围为600～900℃。
在该技术方案中，通过形成氮化硅层作为介质层306，隔离了金属层和氧化物隔离层304，也即在刻蚀接触孔307和金属层时，氮化硅层作为氧化物隔离层304的保护屏障，避免了对氧化物隔离层304的损伤和沾污，从而提升了器件可靠性。
值得特别强调的是，氮化硅层的制备兼容于标准CMOS工艺，利于批量生产上述光电二极管。
在上述任一项技术方案中，优选地，在形成所述金属接触孔307的正侧形成金属层，并对所述金属层进行刻蚀，以形成金属电极308，具体包括以下步骤：通过金属溅射工艺在形成所述金属接触孔307的正侧形成铝-硅-铜合金层；对所述铝-硅-铜合金层进行图形化刻蚀，以形成所述金属电极308。
在该技术方案中，通过形成铝-硅-铜合金层，兼容于CMOS标准工艺且制造成本低，利于批量生产上述光电二极管。
在上述任一项技术方案中，优选地，在形成所述金属电极308后，去除所述介质层306，以完成所述光电二极管的制备过程，具体包括以下步骤：在形成所述金属电极308后，采用磷酸溶液去除所述氮化硅层，所述磷酸溶液的温度范围为100～200℃。
在该技术方案中，通过磷酸溶液去除氮化硅层，由于磷酸溶液对氧化物隔离层304不刻蚀，所以避免了干法刻蚀对氧化物隔离层304的离子损伤，以及金属刻蚀过程对第一离子掺杂区301的氧化物隔离层304的沾污，如图11所示的虚线箭头为光入射轨迹，提高了第一离子掺杂区301的透光性，进而提升了光电二极管的可靠性。
以上结合附图详细说明了本发明的技术方案，考虑到相关技术中的光电二极管的可靠性问题，本发明提出了一种新的光电二极管的制备方案，通过在刻蚀接触孔前形成介质层，以在刻蚀接触孔和刻蚀金属层时保护氧化物隔离层，并且通过湿法去除介质层，有效降低了金属刻蚀过程对氧化物隔离层的污染和离子损伤，工艺集成度高，适于批量生产。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种光电二极管的制备方法，其特征在于，包括：
在硅衬底的正侧形成第一离子掺杂区、分压环；
在所述硅衬底的背侧形成第二离子掺杂区；
在所述硅衬底的正侧依次形成氧化物隔离层和介质层；
对所述第一离子掺杂区上方的指定区域的所述氧化物隔离层和所述介质层进行刻蚀，以形成金属接触孔；
在形成所述金属接触孔的正侧形成金属层，并对所述金属层进行刻蚀，以形成金属电极；
在形成所述金属电极后，去除所述介质层，以完成所述光电二极管的制备过程，
其中，所述第一离子掺杂区的离子类型和所述分压环的离子类型相反，所述分压环的离子类型和所述第二离子掺杂区的离子类型相同。
2.根据权利要求1所述的光电二极管的制备方法，其特征在于，在硅衬底的正侧形成第一离子掺杂区、分压环，具体包括以下步骤：
在所述硅衬底的正侧形成氧化层，刻蚀待形成所述第一离子掺杂区的上方的所述氧化层至第一指定厚度，以形成第一注入窗口；
通过所述第一注入窗口进行第一次离子注入的离子为硼离子，注入剂量范围为1.0E12～1.0E14/cm2，注入能量范围为40～150KeV；
在完成所述第一次离子注入后，进行驱入处理，
其中，所述第一指定厚度大于或等于零。
3.根据权利要求2所述的光电二极管的制备方法，其特征在于，在所述硅衬底上形成氧化层，刻蚀待形成所述第一离子掺杂区的上方的所述氧化层至第一指定厚度，以形成第一注入窗口，具体包括以下步骤：
以温度范围为900～1200℃的热氧化工艺在所述硅衬底的正侧形成所述氧化层；
图形化刻蚀所述氧化层，以去除所述第一离子掺杂区的上方的氧化层，以形成所述第一注入窗口。
4.根据权利要求3所述的光电二极管的制备方法，其特征在于，在硅衬底的正侧形成第一离子掺杂区、分压环，具体还包括以下步骤：
刻蚀待形成所述分压环的上方的所述氧化层至第二指定厚度，以形成第二注入窗口；
通过所述第二注入窗口进行第二次离子注入的离子为磷离子或砷离子，注入剂量范围为1.0E14～1.0E16/cm2，注入能量范围为40～150KeV，其中，所述第二指定厚度大于或等于零。
5.根据权利要求4所述的光电二极管的制备方法，其特征在于，在所述硅衬底的背侧形成第二离子掺杂区，具体包括以下步骤：
在所述硅衬底的背侧进行第三次离子注入，所述第三次离子注入的离子为磷离子或砷离子，注入剂量范围为1.0E14～1.0E16/cm2，注入能量范围为40～150KeV，以形成所述第二离子掺杂区。
6.根据权利要求1至5中任一项所述的光电二极管的制备方法，其特征在于，在所述硅衬底的正侧依次形成氧化物隔离层和介质层，具体包括以下步骤：
对形成所述第一离子掺杂区、所述分压环和所述第二离子掺杂区的硅衬底进行驱入处理，所述驱入处理的温度范围为1000～1200℃，时间范围为50～500分钟，以激活所述第一离子掺杂区、所述分压环和所述第二离子掺杂区，同时，形成了所述氧化物隔离层。
7.根据权利要求6所述的光电二极管的制备方法，其特征在于，在所述硅衬底的正侧依次形成氧化物隔离层和介质层，具体还包括以下步骤：
在形成所述氧化物隔离层的正侧形成氮化硅层，以完成所述介质层的制备，形成所述氮化硅层的温度范围为600～900℃。
8.根据权利要求7所述的光电二极管的制备方法，其特征在于，在形成所述金属接触孔的正侧形成金属层，并对所述金属层进行刻蚀，以形成金属电极，具体包括以下步骤：
通过金属溅射工艺在形成所述金属接触孔的正侧形成铝-硅-铜合金层；
对所述铝-硅-铜合金层进行图形化刻蚀，以形成所述金属电极。
9.根据权利要求7或8所述的光电二极管的制备方法，其特征在于，在形成所述金属电极后，去除所述介质层，以完成所述光电二极管的制备过程，具体包括以下步骤：
在形成所述金属电极后，采用磷酸溶液去除所述氮化硅层，所述磷酸溶液的温度范围为100～200℃。
10.一种光电二极管，其特征在于，采用如权利要求1至9中任一项所述的光电二极管的制备方法制备而成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610119690.1A CN107154448B (zh) | 2016-03-02 | 2016-03-02 | 光电二极管的制备方法和光电二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610119690.1A CN107154448B (zh) | 2016-03-02 | 2016-03-02 | 光电二极管的制备方法和光电二极管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107154448A CN107154448A (zh) | 2017-09-12 |
| CN107154448B true CN107154448B (zh) | 2019-06-11 |
Family
ID=59792012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610119690.1A Active CN107154448B (zh) | 2016-03-02 | 2016-03-02 | 光电二极管的制备方法和光电二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107154448B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109755338B (zh) * | 2018-12-12 | 2022-02-08 | 勒威半导体技术(嘉兴)有限公司 | 光电二极管的制备方法及光电二极管 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101931021A (zh) * | 2010-08-28 | 2010-12-29 | 湘潭大学 | 单光子雪崩二极管及基于此的三维coms图像传感器 |
| CN102412343A (zh) * | 2011-11-30 | 2012-04-11 | 中国科学院半导体研究所 | 可用于单光子探测的平面型雪崩二极管探测器的制作方法 |
| CN102637782A (zh) * | 2011-02-14 | 2012-08-15 | 同方光电科技有限公司 | 一种提高光提取效率发光二极管的制作方法 |
| CN102867857A (zh) * | 2011-09-30 | 2013-01-09 | 成都芯源系统有限公司 | 半导体器件及其制作方法 |
-
2016
- 2016-03-02 CN CN201610119690.1A patent/CN107154448B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101931021A (zh) * | 2010-08-28 | 2010-12-29 | 湘潭大学 | 单光子雪崩二极管及基于此的三维coms图像传感器 |
| CN102637782A (zh) * | 2011-02-14 | 2012-08-15 | 同方光电科技有限公司 | 一种提高光提取效率发光二极管的制作方法 |
| CN102867857A (zh) * | 2011-09-30 | 2013-01-09 | 成都芯源系统有限公司 | 半导体器件及其制作方法 |
| CN102412343A (zh) * | 2011-11-30 | 2012-04-11 | 中国科学院半导体研究所 | 可用于单光子探测的平面型雪崩二极管探测器的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107154448A (zh) | 2017-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005510885A (ja) | 背面接点を有する太陽電池の製造 | |
| JPWO2015133539A1 (ja) | 太陽電池の製造方法および太陽電池 | |
| CN103985780B (zh) | 太阳能电池的制作方法 | |
| TWI529858B (zh) | Manufacturing method of semiconductor device | |
| US9490315B2 (en) | Power semiconductor device and method of fabricating the same and cutoff ring | |
| CN102832121B (zh) | 快恢复二极管制造方法 | |
| CN103762265B (zh) | 基于标准cmos工艺的新型光互连结构及其制备方法 | |
| CN107154448B (zh) | 光电二极管的制备方法和光电二极管 | |
| CN103325880B (zh) | 一种增强型硅基光电二极管及其制作方法 | |
| CN104253041A (zh) | 非穿通型绝缘栅双极晶体管的制造方法 | |
| US20170025561A1 (en) | Manufacturing method of solar cell and solar cell | |
| CN107785417A (zh) | 碳化硅功率器件及其制造方法 | |
| CN209766425U (zh) | 一种带有过压斩波特性的可控硅芯片 | |
| CN109065565B (zh) | 图像传感器及其形成方法 | |
| US8871608B2 (en) | Method for fabricating backside-illuminated sensors | |
| US20150311327A1 (en) | Itc-igbt and manufacturing method therefor | |
| CN112908930B (zh) | 一种改善soi晶圆制造良率的方法 | |
| CN105575980A (zh) | 背照式图像传感器的制作方法及背照式图像传感器 | |
| JP2013125877A (ja) | パワー半導体装置およびその製造方法 | |
| JP5659689B2 (ja) | 逆阻止ｉｇｂｔの製造方法 | |
| CN107346791A (zh) | 瞬变电压抑制二极管的制备方法和瞬变电压抑制二极管 | |
| TWI668880B (zh) | Solar battery unit and solar battery module | |
| CN105336777A (zh) | 一种超结mos器件及其制造方法 | |
| US20140273330A1 (en) | Method of forming single side textured semiconductor workpieces | |
| CN106298654B (zh) | 金属氧化物功率器件的制备方法及金属氧化物功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220718 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |