CN112908930B - 一种改善soi晶圆制造良率的方法 - Google Patents

一种改善soi晶圆制造良率的方法 Download PDF

Info

Publication number
CN112908930B
CN112908930B CN202110086178.2A CN202110086178A CN112908930B CN 112908930 B CN112908930 B CN 112908930B CN 202110086178 A CN202110086178 A CN 202110086178A CN 112908930 B CN112908930 B CN 112908930B
Authority
CN
China
Prior art keywords
layer
silicon layer
wafer
shallow
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110086178.2A
Other languages
English (en)
Other versions
CN112908930A (zh
Inventor
毛永吉
叶甜春
罗军
赵杰
王云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Ruili Flat Core Microelectronics Guangzhou Co Ltd
Original Assignee
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Ruili Flat Core Microelectronics Guangzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Greater Bay Area Institute of Integrated Circuit and System, Ruili Flat Core Microelectronics Guangzhou Co Ltd filed Critical Guangdong Greater Bay Area Institute of Integrated Circuit and System
Priority to CN202110086178.2A priority Critical patent/CN112908930B/zh
Publication of CN112908930A publication Critical patent/CN112908930A/zh
Application granted granted Critical
Publication of CN112908930B publication Critical patent/CN112908930B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种改善SOI晶圆制造良率的方法，其可降低晶圆应力和形变，提高晶边链接紧密度和晶圆结合良率，该方法中基础晶圆、链接晶圆分别包括第一硅层、第二硅层，在第一硅层、第二硅层的一端分别覆盖抗反射层和光阻层，在第一硅层的一端蚀刻出第一浅槽，向第二硅层内注入氢离子，在第二硅层的一端、氢离子层蚀刻出第二浅槽，第一硅层、第二硅层的一端分别经高温氧化形成第一氧化层、第二氧化层，将第一氧化层与第二氧化层链接，链接时第一浅槽与第二浅槽对应，加热使氢离子层断裂获取待研磨层，采用退火和CMP研磨工艺使待研磨层形成SOI晶圆。

Description

一种改善SOI晶圆制造良率的方法
技术领域
本发明涉及半导体技术领域，具体为一种改善SOI晶圆制造良率的方法。
背景技术
随着半导体的发展，SOI硅晶绝缘体技术应运而生，SOI技术是由Si晶圆透过特殊氧化反应，使氧化层(Buried Oxide)形成于Si层与Si晶圆间，最终产生Si/SiO2(BuriedOxide)/Si Substrate结构，由于SOI的半导体特性(低功耗、高性价比与低制造周期等)，使得元件拥有取代线宽较大(16-12nm)的FinFET结构优势，因此SOI硅晶绝缘体技术是解决在不微缩线宽尺寸，以相同制程方式提升元件效率问题的有效方法之一。
目前常用的SOI晶圆先进制造工艺为智能剥离技术(Smart-Cut)，该技术制造工艺主要包括：(1)基础晶圆1(见图1，包括第一硅层11)经高温氧化形成第一氧化层12，即Si+O2＝SiO2；(2)链接晶圆2经高温氧化形成第二氧化层22；(3)对氧化后的链接晶圆2的氧化这一面，注入氢离子(见图2，包括第二氧化层22、第二硅层21、位于第二氧化层22与第二硅层21之间的离子注入层(即氢离子层23)；(4)将图1所示基础晶圆1与图2所示链接晶圆2的氧化层链接(见图3)；(5)加热至400～600摄氏度使氢离子层23断裂，留下一定厚度的硅层；(6)退火和CMP研磨形成Si/SiO2/Si结构(见图4)，即SOI晶圆。
采用上述Smart-Cut方法，可实现SOI晶圆的快速加工制造，但存在两片氧化层接合键结良率差等问题，上述步骤(1)(2)中“晶圆经高温氧化形成氧化层”时，高温下晶格的拉应力易导致晶圆弯曲，即使第一氧化层与第一硅层或第二氧化层与第二硅层的面向上凸起(见图5、图6)，严重时易导致晶边链接不紧密(见图7)，从而影响基础晶圆1和链结晶圆2的链结，使结合良率下降，生产成本增加。
发明内容
针对现有技术中存在的现有SOI晶圆制造工艺中，晶圆经高温氧化形成氧化层时，高温下晶格的拉应力易导致晶圆弯曲，使氧化层的面向上凸起，或使晶边链接不紧密，从而使基础晶圆和链结晶圆的结合良率下降，增加了生产成本的问题，本发明提供了一种通过构建应力释放通道改善SOI晶圆制造良率的方法，其可降低晶圆经高温导致的应力和形变，提高晶边链接紧密度和晶圆结合良率，可降低投入成本。
为实现上述目的，本发明采用如下技术方案：
一种改善SOI晶圆制造良率的方法，该方法基于基础晶圆、链接晶圆实现，所述基础晶圆、链接晶圆分别包括第一硅层、第二硅层，其特征在于，所述方法包括：
S1、在所述第一硅层、第二硅层的一端分别覆盖抗反射层和光阻层；
S2、在所述第一硅层的一端蚀刻出第一浅槽；
S3、向所述第二硅层内注入氢离子，形成氢离子层；
S4、在所述第二硅层的一端、氢离子层蚀刻出第二浅槽；
S5、所述第一硅层的一端经高温氧化形成第一氧化层，所述高温的温度范围为1100度以上；
S6、所述第二硅层的一端经高温氧化形成第二氧化层，所述高温的温度范围为1100度以上；
S7、将所述第一氧化层与所述第二氧化层链接，链接时所述第一浅槽与所述第二浅槽对应；
S8、加热使所述氢离子层断裂，获取一定厚度待研磨层；
S9、采用退火和CMP研磨工艺使所述待研磨层形成SOI晶圆。
其进一步特征在于，
步骤S1中，所述抗反射层位于所述光阻层与所述硅层之间；
步骤S1中，所述抗反射层的厚度为20纳米～40纳米，所述光阻层的厚度为200纳米～500纳米；
步骤S1中，采用光刻工艺对所述光阻层进行处理；
步骤S2、S4中，采用干法刻蚀分别在所述第一硅层、第二硅层的表面蚀刻出所述第一浅槽、第二浅槽，所述第一浅槽、第二浅槽的深度均为50nm～200nm；
步骤S2、S4中，所述第一浅槽、第二浅槽的深度为125nm；
步骤S2、S4中，所述第一浅槽、第二浅槽均为网格状，且分别设置于所述第一硅层、第二硅层的表面，所述第一浅槽、第二浅槽均包括横向槽、纵向槽，所述横向槽、纵向槽交叉连接形成所述网格状；
步骤S2、S4中，在所述第一硅层、第二硅层的表面蚀刻出所述第一浅槽、第二浅槽，再在同一蚀刻腔体内，采用干法刻蚀将所述抗反射层和所述光阻层去除；
步骤S8中，加热使所述氢离子层断裂，加热温度范围为400℃～600℃；
步骤S8中，所述氢离子层断裂后，通过研磨获取的剩余层的厚度为5纳米～20纳米；
步骤S9中，所述退火的温度为1100℃。
采用本发明上述结构可以达到如下有益效果：对基础晶圆、链接晶圆上的第一硅层、第二硅层进行高温氧化前，分别在第一硅层、第二硅层的表面刻蚀出第一浅槽、第二浅槽，第一浅槽、第二浅槽分别在基础晶圆、链接晶圆上形成应力释放通道，对基础晶圆、链接晶圆高温氧化时，通过第一浅槽、第二浅槽释放应力，从而降低了晶圆经高温氧化导致的应力和形变；在将基础晶圆上的第一氧化层与链接晶圆上的第二氧化层链接时，第一浅槽与第二浅槽对应，通过第一浅槽、第二浅槽释放应力，提高了基础晶圆、链接晶圆的晶边链接紧密度，从而提高了晶圆结合良率，避免了因晶圆结合不良而导致晶圆质量不合格的问题出现，降低了投入成本。
附图说明
图1为现有基础晶圆的主视结构示意图；
图2为现有链接晶圆的主视结构示意图；
图3为现有基础晶圆与链接晶圆链接后的结构示意图；
图4为现有经退火和CMP研磨处理后的SOI晶圆的结构示意图；
图5为现有基础晶圆经高温氧化后产生形变的主视结构示意图；
图6为现有链接晶圆经高温氧化后产生形变的主视结构示意图；
图7为现有基础晶圆与链接晶圆的晶边链接不紧密的主视结构示意图；
图8a为第一硅层或第二硅层覆盖抗反射层和光阻层，并对光阻层处理后主视的剖视结构示意图；
图8b为在第一硅层蚀刻出第一浅槽，再将抗反射层和光阻层去除后主视的剖视结构示意图；
图8c为向第二硅层注入氢离子后主视的剖视结构示意图；
图8d为在第二硅层一端、氢离子层蚀刻出第二浅槽，再将抗反射层和光阻层去除后的主视的剖视结构示意图；
图8e为将第一氧化层与第二氧化层链接后的主视的剖视结构示意图；
图9为在第一硅层表面蚀刻出第一浅槽，或在第二硅层表面蚀刻出第二浅槽的俯视结构示意图。
具体实施方式
见图8、图9，实施例一、一种通过构建应力释放通道改善SOI晶圆制造良率的方法，该方法基于基础晶圆1(见图1)、链接晶圆2(见图2)实现，基础晶圆1、链接晶圆2分别包括第一硅层11、第二硅层21，第一硅层11、第二硅层21的厚度均为7微米，方法包括以下步骤：
S1、在第一硅层11、第二硅层21的一端分别覆盖抗反射层3和光阻层4，抗反射层3位于光阻层4与硅层之间，采用现有的光刻工艺对光阻层4进行处理，光刻工艺后，获得显影后的图形，对光阻层4处理后的效果图见图8a；本实施例中抗反射层厚度为20nm、光阻层厚度为200nm；
S2、采用现有的干法刻蚀在第一硅层11的一端蚀刻出第一浅槽10，再采用干法刻蚀将抗反射层3和光阻层4去除，见图8b，将第一浅槽10的深度范围设定为50nm；该步骤中，在同一蚀刻腔体内，先后进行第一浅槽10蚀刻、抗反射层3和光阻层4的去除。
S3、向第二硅层21内注入氢离子，形成氢离子层23，见图8c；
S4、采用现有的干法刻蚀在第二硅层21的一端、氢离子层23蚀刻出第二浅槽20，再采用干法刻蚀将第二硅层21表面的抗反射层3和光阻层4去除，见图8d，第二浅槽20的深度范围为125nm；该步骤中，在同一蚀刻腔体内，先后进行第二浅槽20蚀刻、抗反射层3和光阻层4的去除。
步骤S2、S4中，第一浅槽10、第二浅槽20分别呈网格状设置于第一硅层11、第二硅层21的表面，第一浅槽10、第二浅槽20均包括横向槽、纵向槽，横向槽、纵向槽形成网格状，见图9；
S5、第一硅层11的一端经高温氧化形成第一氧化层12，高温的温度大于1100度，第一氧化层12厚度为5纳米；
S6、第二硅层21的一端经高温氧化形成第二氧化层22，高温的温度大于1100度，第二氧化层厚度为5纳米；
S7、将第一氧化层12与第二氧化层22链接，链接时第一浅槽10与第二浅槽20对应，见图8e；
S8、加热使氢离子层23断裂，加热温度为400℃，获取一定厚度待研磨层，待研磨层的厚度为50纳米，经氢离子层断裂后使第二硅层21变薄，可有效缩减后续CMP工艺的研磨时间；同时获得的硅层厚度均匀性显著提高。
S9、采用1100℃退火和现有的CMP研磨工艺使待研磨层形成SOI晶圆。
实施例二、实施例三采用的加工方法步骤与上述实施例一中步骤S1～步骤S10相同，但在实施例二、实施例三中，根据实际加工及应用时，第一氧化层、第二氧化层、光阻层、抗反射层的厚度不同，第一浅槽10、第二浅槽20的蚀刻深度，待研磨层的厚度也不同，实施例二中抗反射层厚度为30纳米，光阻层厚度为350纳米，第一氧化层12、第二氧化层22的厚度为7.5nm，第一浅槽10、第二浅槽20的深度范围为200nm，步骤S8中加热使氢离子层断裂的加热温度为600℃，获取的待研磨层的厚度为75纳米，实施例三中，第一氧化层12、第二氧化层22的厚度为10纳米，抗反射层厚度为40纳米，光阻层厚度为500纳米，第一浅槽10、第二浅槽20的深度范围为125nm，步骤S8中加热使氢离子层23断裂的加热温度为500℃，获取的待研磨层的厚度为100纳米。
上述实施例一、二、三中，将采用本发明方法各加工步骤对基础晶圆、链接晶圆进行加工后获得的SOI晶圆(见图8中的h)，与采用现有Smart-Cut方法获得的SOI晶圆(见图7)进行对比，可以看出，即使在高温氧化时的高温达到1100度时，采用本发明方法也可有效改善基础晶圆和链接晶圆的应力变形，可使基础晶圆与链接晶圆链接后晶边的紧密度大大提高，从而提高了晶圆结合良率，避免了因晶圆结合不良而导致晶圆质量不合格的问题出现，降低了投入成本。本申请中用于应力释放的第一浅槽、第二浅槽可以是集成电路制造中的切割道，但不局限于切割道。
以上的仅是本申请的优选实施方式，本发明不限于以上实施例。可以理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想到的其他改进和变化，均应认为包含在本发明的保护范围之内。

Claims (6)

1.一种改善SOI晶圆制造良率的方法，该方法基于基础晶圆、链接晶圆实现，所述基础晶圆、链接晶圆分别包括第一硅层、第二硅层，其特征在于，所述方法包括：
在所述第一硅层、第二硅层的一端分别覆盖抗反射层和光阻层；
在所述第一硅层的一端蚀刻出第一浅槽；
向所述第二硅层内注入氢离子，形成氢离子层；
在所述第二硅层的一端、氢离子层蚀刻出第二浅槽；
所述第一硅层的一端经高温氧化形成第一氧化层，所述高温的温度为1100度以上；
所述第二硅层的一端经高温氧化形成第二氧化层，所述高温的温度为1100度以上；
将所述第一氧化层与所述第二氧化层链接，链接时所述第一浅槽与所述第二浅槽对应；所述第一浅槽、第二浅槽均为网格状，且分别设置于所述第一硅层、第二硅层的表面，所述第一浅槽、第二浅槽均包括横向槽、纵向槽，所述横向槽、纵向槽交叉连接形成所述网格状；
加热使所述氢离子层断裂，获取一定厚度待研磨层；
采用退火和CMP研磨工艺使所述待研磨层形成SOI晶圆。
2.根据权利要求1所述的一种改善SOI晶圆制造良率的方法，其特征在于，所述抗反射层位于所述光阻层与所述硅层之间，所述抗反射层的厚度为20纳米～40纳米，所述光阻层的厚度为200纳米～500纳米。
3.根据权利要求2所述的一种改善SOI晶圆制造良率的方法，其特征在于，采用光刻工艺对所述光阻层进行处理。
4.根据权利要求3所述的一种改善SOI晶圆制造良率的方法，其特征在于，采用干法刻蚀分别在所述第一硅层、第二硅层的表面蚀刻出所述第一浅槽、第二浅槽，所述第一浅槽、第二浅槽的深度均为50nm～200nm。
5.根据权利要求4所述的一种改善SOI晶圆制造良率的方法，其特征在于，所述第一浅槽、第二浅槽的深度为125nm。
6.根据权利要求5所述的一种改善SOI晶圆制造良率的方法，其特征在于，在所述第一硅层、第二硅层的表面蚀刻出所述第一浅槽、第二浅槽，再在同一蚀刻腔体内，采用干法刻蚀将所述抗反射层和所述光阻层去除。
CN202110086178.2A 2021-01-22 2021-01-22 一种改善soi晶圆制造良率的方法 Active CN112908930B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110086178.2A CN112908930B (zh) 2021-01-22 2021-01-22 一种改善soi晶圆制造良率的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110086178.2A CN112908930B (zh) 2021-01-22 2021-01-22 一种改善soi晶圆制造良率的方法

Publications (2)

Publication Number Publication Date
CN112908930A CN112908930A (zh) 2021-06-04
CN112908930B true CN112908930B (zh) 2023-03-14

Family

ID=76117596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110086178.2A Active CN112908930B (zh) 2021-01-22 2021-01-22 一种改善soi晶圆制造良率的方法

Country Status (1)

Country Link
CN (1) CN112908930B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101527277A (zh) * 2009-03-05 2009-09-09 电子科技大学 双面介质槽部分soi材料的制备方法
CN104409411A (zh) * 2014-11-24 2015-03-11 上海华虹宏力半导体制造有限公司 半导体器件及其形成方法
JP2015060887A (ja) * 2013-09-17 2015-03-30 信越半導体株式会社 Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101527277A (zh) * 2009-03-05 2009-09-09 电子科技大学 双面介质槽部分soi材料的制备方法
JP2015060887A (ja) * 2013-09-17 2015-03-30 信越半導体株式会社 Ｓｏｉウェーハの製造方法及び貼り合わせｓｏｉウェーハ
CN104409411A (zh) * 2014-11-24 2015-03-11 上海华虹宏力半导体制造有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
CN112908930A (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
EP1958243B1 (en) Method of manufacturing semiconductor device
JP4825402B2 (ja) 半導体装置の製造方法
TW201448219A (zh) 半導體裝置及其製作方法
WO2023016305A1 (zh) 一种分离栅功率器件及其制造方法
SG184638A1 (en) Multi-layer structures and process for fabricating semiconductor devices
CN111952239B (zh) 具有空腔结构的半导体衬底及其制备方法
JP2006339398A (ja) 半導体装置の製造方法
CN104253041A (zh) 非穿通型绝缘栅双极晶体管的制造方法
CN112908930B (zh) 一种改善soi晶圆制造良率的方法
CN101226895A (zh) 浅沟槽隔离结构的制造方法
CN111710649B (zh) 一种半导体器件及其制作方法
US8962399B2 (en) Method of making a semiconductor layer having at least two different thicknesses
CN111489972B (zh) 半导体结构及其形成方法
CN110634735A (zh) 双重栅极氧化层生长方法及半导体器件的制造方法
CN116544180B (zh) 一种半导体结构的制作方法
CN110854201B (zh) 鳍式晶体管的制造方法
JPH113974A (ja) 半導体集積回路装置およびその製造方法
US10490451B2 (en) Process for fabricating a transistor structure including a plugging step
US20120329233A1 (en) Wafer treatment method and fabricating method of mos transistor
KR100929063B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR100541704B1 (ko) 금속 살리사이드 구조를 갖는 반도체 소자의 제조 방법
US20080237778A1 (en) Semiconductor device and method for manufacturing the same
CN118116869A (zh) 半导体结构的形成方法
CN116564805A (zh) 半导体器件的制造方法
KR20030058576A (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20220920

Address after: 510000 building a, No. 136, Kaiyuan Avenue, Huangpu Development Zone, Guangzhou, Guangdong

Applicant after: Guangdong Dawan District integrated circuit and System Application Research Institute

Applicant after: Ruili flat core Microelectronics (Guangzhou) Co.,Ltd.

Address before: 510535 building a, 136 Kaiyuan Avenue, Guangzhou Development Zone, Guangdong Province

Applicant before: Guangdong Dawan District integrated circuit and System Application Research Institute

Applicant before: AoXin integrated circuit technology (Guangdong) Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant