CN104409411A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN104409411A
CN104409411A CN201410682247.6A CN201410682247A CN104409411A CN 104409411 A CN104409411 A CN 104409411A CN 201410682247 A CN201410682247 A CN 201410682247A CN 104409411 A CN104409411 A CN 104409411A
Authority
CN
China
Prior art keywords
wafer
coating
oxide skin
semiconductor device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410682247.6A
Other languages
English (en)
Other versions
CN104409411B (zh
Inventor
刘张李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201410682247.6A priority Critical patent/CN104409411B/zh
Publication of CN104409411A publication Critical patent/CN104409411A/zh
Application granted granted Critical
Publication of CN104409411B publication Critical patent/CN104409411B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种半导体器件及其形成方法，半导体器件的形成方法包括：提供第一、第二晶圆；形成若干沟槽；在第二晶圆上形成第一氧化物层；使第二晶圆与第一晶圆键合，以第一晶圆作为半导体器件的衬底，以第一氧化物层作为埋氧层，以第二晶圆作为用于形成器件的顶层硅。半导体器件包括：衬底；位于衬底表面的第二氧化物层；第一氧化物层；第一、第二氧化物层共同构成埋氧层；衬底与埋氧层相对的第一面中具有若干沟槽；半导体器件还包括形成于埋氧层上的顶层硅。本发明的有益效果在于，在衬底靠近埋氧层的表面积累的载流子会被沟槽隔断，减小了载流子对电容的影响，进而减小埋氧层下界面可变电容的变化量，半导体器件的射频特性得到提升。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，具体涉及一种半导体器件及其形成方法。
背景技术
在射频通信领域，为了优化半导体器件的射频特性开始广泛采用绝缘体上硅(Silicon On Insulator,SOI)技术。具体的SOI技术是通过形成一层埋氧层，将硅衬底硅与用于形成半导体器件的顶层硅隔离开来。
但是，现今市场对于芯片性能的要求逐渐增加，例如在射频通信领域中，市场要求芯片对射频信号的抗干扰能力增强，同时芯片传递信号精度也要提升；而依靠现有的绝缘体上硅技术制造的半导体器件已经越来越难以满足这些需求。
因此，如何形成射频特性更好的SOI硅片结构，成为本领域技术人员需要解决的问题。
发明内容
本发明解决的问题是提供一种半导体器件及其形成方法，以形成射频特性更好的SOI硅片结构。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：
提供第一晶圆以及第二晶圆；
在所述第一晶圆的第一面中形成若干沟槽；
在所述第二晶圆的第一面上形成第一氧化物层；
使第二晶圆的第一氧化物层与所述第一晶圆的第一面键合，以所述第一晶圆作为半导体器件的衬底，以第一氧化物层作为埋氧层，以第二晶圆作为用于形成器件的顶层硅。
可选的，第一晶圆的第一面中形成若干沟槽的步骤之后，使第一晶圆与第二晶圆键合的步骤之前，所述形成方法还包括：
至少在第一晶圆第一面的沟槽表面形成与所述第一氧化物层材料相同的第二氧化物层。
可选的，至少在第一晶圆第一面的沟槽表面形成第二氧化物层的步骤中，
使所述第二氧化物层位于所述沟槽的侧壁以及底面；
或者，使所述第二氧化物层填充所述沟槽。
可选的，采用热氧化或者化学气相沉积的方式形成所述第二氧化物层。
可选的，在第二晶圆的第一面上形成第一氧化物层的步骤包括：
采用化学气相沉积或者热氧化的方式形成所述第一氧化物层。
可选的，将第二晶圆与第一晶圆键合的步骤之后，所述形成方法还包括：
剥离所述第二晶圆的第二面上部分厚度的第二晶圆材料，剩余的第二晶圆用于形成所述顶层硅。
可选的，剥离第二晶圆第二面上部分厚度的第二晶圆材料的步骤包括：
在所述第二晶圆中形成一层氢离子掺杂层；
对所述第二晶圆进行退火，以使所述氢离子掺杂层转变为气泡层；
以所述气泡层作为分离层，剥离第二晶圆第二面上部分厚度的第二晶圆材料。
可选的，在剥离部分厚度的第二晶圆材料的步骤之后，所述形成方法还包括：
对剩余的第二晶圆的表面进行平坦化处理。
一种半导体器件，包括：
衬底；
形成于所述衬底上的第二氧化物层；
形成于所述第二氧化物层上的第一氧化物层，所述第二氧化物层以及所述第一氧化物层共同构成埋氧层；所述衬底与埋氧层相对的第一面中具有若干沟槽；
所述半导体器件还包括形成于所述埋氧层上的用于形成器件的顶层硅。
可选的，所述第二氧化物层还位于与所述沟槽的侧壁以及底面，或者，所述第二氧化物层还填充于所述沟槽内。
与现有技术相比，本发明的技术方案具有以下优点：
在将第一晶圆与第二晶圆键合之后，第一晶圆作为形成的半导体器件的衬底，第二晶圆用于形成器件(例如源极、漏极等)的顶层硅，第一氧化物层用于构成半导体器件的埋氧层，也就是说，衬底、埋氧层以及顶层硅构成了半导体器件的SOI硅片结构。由于作为衬底的第一晶圆中形成有沟槽，在衬底中形成有沟槽的水平面中，衬底材料并不连续，而是被沟槽所隔断，这样半导体器件的使用过程中，即使受到信号影响，在衬底靠近埋氧层的表面积累了随信号变化的载流子，这一层载流子也可以被沟槽所隔断，这样减少了载流子对衬底与顶层硅之间的电容的影响，也就是减少电容随所述载流子的变化量，这样形成的半导体器件受到射频信号变化而产生的信号波形失真能够减小，也就是说半导体器件的抗干扰能力也更强，半导体器件的射频特性得到提升。
进一步，通过在第一晶圆的第一面形成二氧化硅，并在第二晶圆的第一面形成第二氧化物层，这样做可以使第二晶圆的第一面与第一晶圆的第一面较好的键合在一起。
附图说明
图1至图6是本发明半导体器件的形成方法一实施例中各个步骤的结构示意图；
图7和图8是本发明半导体器件的形成方法另一实施例部分步骤的结构示意图；
图9为本发明半导体器件一实施例的结构示意图。
具体实施方式
在现有技术中，由于SOI硅片结构中的硅衬底与顶层硅(top silicon)之间有埋氧层隔离，硅衬底与顶层硅之间会存在固有的电容，在一些情况下，经过的射频信号可能会干扰到埋氧层下方的衬底，使衬底中的载流子积累、耗尽甚至反型，并在衬底与顶层硅之间使硅衬底与硅衬底上方形成器件的区域之间的电容会随着射频信号产生不规律的、非线性的变化，进而导致经过半导体器件的信号波形失真。由于这些失真或者误差通常是非线性的，很难被纠正，因此需要提升半导体器件的抗干扰能力。
为此，本发明提供一种半导体器件的形成方法，包括以下步骤：
提供第一晶圆以及第二晶圆；在所述第一晶圆的第一面中形成若干沟槽；在所述第二晶圆的第一面上形成第一氧化物层；使第二晶圆第一面与所述第一晶圆第一面键合，以所述第一晶圆作为半导体器件的衬底，以第一氧化物层作为埋氧层，以第二晶圆作为顶层硅，衬底、埋氧层以及顶层硅形成绝缘体上硅结构。
通过上述步骤可以构成由第一晶圆作为衬底、第一氧化物层作为埋氧层、第二晶圆作为顶层硅的SOI硅片结构。由于作为衬底的第一晶圆中形成有沟槽，在衬底中形成有沟槽的水平面中，衬底材料不连续，而是被沟槽所隔断，这样半导体器件的使用过程中，在衬底靠近埋氧层处积累的载流子对衬底与顶层硅之间的电容的影响能够得到一定程度的减小，这样形成的半导体器件受到射频信号变化而产生的信号波形失真能够减小，也就是说半导体器件的抗干扰能力也更强，半导体器件的射频特性得到提升。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图1至图6，为本发明半导体器件的形成方法一实施例中各个步骤的结构示意图。其中图1和图2为第一晶圆的示意图，图3和图5为第二晶圆的示意图，图5和图6为第一晶圆和第二晶圆键合的示意图。
首先参考图1，提供第一晶圆100。所述第一晶圆100为常规的硅晶圆，本发明对此不作任何限定。
接着在所述第一晶圆100的第一面中形成若干沟槽101，所述沟槽101可以在后续第一晶圆100与第二晶圆键合后，改善半导体器件的射频特性。具体来说，在形成半导体器件之后，在衬底中形成有沟槽的水平面中衬底材料不连续，而是被沟槽101所隔断，这样半导体器件的使用过程中，即使受到信号影响，在衬底靠近埋氧层的表面积累了随信号变化的载流子，积累的载流子也会被沟槽101隔断，这样可以减小载流子对衬底与顶层硅之间的电容的影响，形成的半导体器件受到射频信号变化而产生的信号波形失真能够减小，也就是说半导体器件的抗干扰能力也更强，半导体器件的射频特性得到提升。
在形成所述沟槽101之后，对第二晶圆进行处理的步骤之前，本实施例还包括以下步骤：
至少在第一晶圆100第一面的表面形成与第一氧化物层材料相同的第二氧化物层。由于本发明需要在第二晶圆上形成第一氧化物层(将在后续进行说明)，且第二晶圆的第一氧化物层将与第一晶圆100的第一面键合，在第一晶圆的第一面上形成材料相同的第二氧化物层有利于材料之间相互键合。
参考图2，在本实施例中，可以通过热氧化硅晶圆的方式，在形成有沟槽101的第一晶圆100表面形成所述第二氧化物层110。
同时，热氧化的步骤在沟槽101的侧壁以及底面也形成了所述第二氧化物层，但是这并不影响本发明的实施。
由于本实施例的第一晶圆100为硅晶圆，所以形成的第二氧化物层110的材料为二氧化硅。由于第二氧化物层110的材料与第一氧化物层的材料相同，后续形成的第一氧化物层的材料也是二氧化硅。
本实施例中的第二氧化物层110厚度范围可以在几百埃至几千埃，但是本发明对所述第二氧化物层110的厚度不作任何限定，而是应当根据实际情况进行判断。
接着参考图3，提供第二晶圆200。所述第二晶圆200同样可以为常规的硅晶圆，本发明对此也不作任何限定。
接着在所述第二晶圆200的第一面上形成第一氧化物层210。第二晶圆200的第一面用于形成第一氧化物层210，并通过所述第一氧化物层210与第一晶圆100的第一面键合。
在后续将第二晶圆200与第一晶圆100键合后，第二晶圆用于将作为形成器件(例如源极、漏极等)的顶层硅，同时键合后的第一晶圆100则作为半导体器件的衬底，第一氧化物层210用于作为埋氧层，衬底、埋氧层以及顶层硅构成SOI硅片结构。
在本实施例中，采用热氧化的方式在第二晶圆200的第一面上形成第一氧化物层210。由于本实施例中第二晶圆200为硅晶圆，因此形成的第一氧化物层210的材料为二氧化硅。
但是本发明对如何形成所述第一氧化物层210不作限定，在本发明的其它实施例当中，也可以通过化学气相沉积第一氧化物层材料，然后平坦化所述第一氧化物层材料的方式形成所述第一氧化物层210。
同时，本实施例中的第一氧化物层210厚度范围可以在几百埃至几千埃，但是本发明对所第一氧化物层210的厚度不作任何限定，而是应当根据实际情况进行判断。
在本实施例中，在后续键合第一晶圆100以及第二晶圆200之后，还包括以下步骤：
剥离所述第二晶圆200的第二面上部分厚度的第二晶圆材料，剩余的第二晶圆200用于形成所述顶层硅。也就是说，在将第二晶圆200键合在第一晶圆100上之后，本实施例将从第二晶圆的第二面剥离掉一部分厚度的第二晶圆材料。这样做的目的在于减少第二晶圆200的厚度，进而控制形成的半导体器件的尺寸。并且，剥离出来的第二晶圆材料还可以继续与其他的第一晶圆键合，这样在一定程度上节省了开支。
具体的，在本实施例中，可以采用以下方法剥离部分厚度的第二晶圆材料：
结合参考图4，对形成有第一氧化物层210的第二晶圆200进行氢离子掺杂，以在第二晶圆200中形成一层氢离子掺杂层201。此时，掺杂的氢离子会打破一些第二晶圆200中的硅-硅键，进而在第二晶圆200中形成一些缺陷，同时还有部分氢离子与第二晶圆200中的硅形成一些硅-氢键。
需要说明的是，对于具体如何掺杂氢离子以在第二晶圆200中形成所述氢离子掺杂层201，本发明不作任何限定，因为在现有技术中本领域技术人员可以通过控制各种掺杂工艺条件来控制掺杂的氢离子停止的位置。
在形成所述氢离子掺杂层201之后，还需要对所述第二晶圆200进行退火，以使上述的缺陷进一步扩大，并使这些氢离子形成氢气。这些缺陷中的气压升高，进而在氢离子掺杂的位置形成一层气泡层，此时气泡层在结构上将第二晶圆200位于气泡层两边的硅基本分离开来，在将第二晶圆200与第一晶圆100键合后便可以以气泡层作为分界，将一部分厚度的第二晶圆材料剥离下来。
在本实施例中，在形成所述氢离子掺杂层201之后，先将第二晶圆200键合在第一晶圆100上，然后在对所述第二晶圆200进行上述的退火。因为剥离后剩余的第二晶圆材料厚度很小，一般只有几百埃至几千埃，如果先进行退火会导致第二晶圆200的部分材料事先被气泡层分隔开，这会导致后续将剩余的第二晶圆200和第一晶圆100键合的工艺很难进行。
结合参考图5和图6，在将第二晶圆200键合在第一晶圆100上之后，对第二晶圆200中的氢离子掺杂层201进行退火，使氢离子掺杂层201中的氢离子转变为氢气，进而使氢离子掺杂层201转变为一层气泡层，进而将第二晶圆200中的部分材料分隔开。
在这之后，只需要较小的力便可以将一部分被所述气泡层分隔出来的第二晶圆材料剥离下来。
此外，在本实施例中，在将一部分第二晶圆材料剥离之后，还可以对剩余的第二晶圆材料进行平坦化处理，以保证第二晶圆200的第一面表面的平坦，这样有利于后续在剩余的第二晶圆200中形成器件。
继续参考图6可以看出，此时的第一晶圆100作为半导体器件的衬底，第一氧化物层210作为形成的半导体器件的埋氧层，剩余的第二晶圆200作为顶层硅；所述衬底、埋氧层以及顶层硅形成了SOI硅片结构的半导体器件。
由于本实施例中在第一晶圆100的第一面上也形成有第二氧化物层110，所以本实施例中的所述埋氧层为第一氧化物层210与第二氧化物层110共同构成。
由于本实施例中的第二氧化物层110仅仅形成在沟槽101的侧壁与底部，在第一晶圆100与第二晶圆200的第一氧化物层210键合之后，沟槽101与第一氧化物层210构成若干空隙。当半导体器件在工作时信号影响，在衬底靠近埋氧层的表面积累了一层随信号变化的载流子，积累的载流子也会被沟槽101隔断，这样可以减小载流子对衬底与顶层硅之间的电容的影响，这样形成的半导体器件受到射频信号变化而产生的信号波形失真能够减小，也就是说半导体器件的抗干扰能力也更强，半导体器件的射频特性得到提升。
并且，由于空隙中的空气介电常数比较小，这样进一步有利于隔断载流子。
在这之后，在本实施例中，可以在顶层硅(剩余的第二晶圆200)中形成器件，例如源极、漏极等。
此外，参考图7至图8，为本发明半导体器件的形成方法另一实施例的部分步骤的结构示意图。
本实施例与上一实施例的区别在于，本实施例的第二氧化物层110a是完全填充于所述第一晶圆100a的沟槽101a中的。这样同样能够达到本发明的目的，因为作为半导体器件衬底的第一晶圆100a材料在水平方向上仍然是被沟槽101a所隔断的。
具体来说，可以通过化学气相沉积第二氧化物层材料，然后平坦化(例如CMP)所述第二氧化物层材料的方式，在所述第一晶圆100a的第一面表面以及沟槽101a中形成所述第二氧化物层110a。
在这之后，与上一实施例一样，可以将形成有第一氧化物层210a的第二晶圆200a与第一晶圆100a键合，然后形成将部分第二晶圆200a剥离，剩余的第二晶圆200a用于形成例如源极、漏极等器件。
此外，本发明还提供一种半导体器件，参考图9，表示本发明半导体器件一实施例的结构示意图，所述半导体器件包括：
衬底100b；
形成于所述衬底100b上的第二氧化物层110b；
形成于所述第二氧化物层110b上的第一氧化物层210b，所述第二氧化物层110b以及所述第一氧化物层210b共同构成埋氧层；
在本实施例中，所述第二氧化物层110b与所述第一氧化物层210b采用同样的材料形成，这样有利于形成所述半导体器件时第二氧化物层110b与所述第一氧化物层210b之间相互键合。
具体的，本实施例中的第二氧化物层110与所述第一氧化物层210b均为二氧化硅材料。
所述衬底100b与埋氧层相对的第一面中具有若干沟槽101b，所述沟槽101b可以在后续第一晶圆100b与第二晶圆键合后，改善半导体器件的射频特性。具体来说，在形成半导体器件之后，在衬底中形成有沟槽的水平面中衬底材料不连续，而是被沟槽101b所隔断，这样半导体器件的使用过程中，即使受到信号影响，在衬底靠近埋氧层的表面积累了随信号变化的载流子，积累的载流子也会被沟槽101b隔断，这样可以减小载流子对衬底与顶层硅之间的电容的影响，形成的半导体器件受到射频信号变化而产生的信号波形失真能够减小，也就是说半导体器件的抗干扰能力也更强，半导体器件的射频特性得到提升。
在本实施例中，所述第二氧化物层110b除了位于衬底100b表面，还位于与所述沟槽101b的侧壁以及底面。此时，沟槽101b与上方的第一氧化物层210b构成一空隙。由于空隙中的空气介电常数比较小，这样进一步有利于隔断载流子。
此外，本发明的半导体器件还包括形成于所述埋氧层上，用于形成器件(例如源极、漏极等)的顶层硅200b，所述衬底100b、埋氧层以及顶层硅200b共同构成了半导体器件的SOI硅片结构。
此外需要说明的是，本发明对所述第二氧化物层110b不仅限于位于沟槽101b的侧壁以及底面，在本发明的其他实施例中，所述第二氧化物层110b也可以是填充于所述沟槽101b当中，这样同样能够达到本发明的目的，因为作为半导体器件衬底的第一晶圆100a在水平方向上仍然是被沟槽101a所隔断的。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种半导体器件的形成方法，其特征在于，包括：
提供第一晶圆以及第二晶圆；
在所述第一晶圆的第一面中形成若干沟槽；
在所述第二晶圆的第一面上形成第一氧化物层；
使第二晶圆的第一氧化物层与所述第一晶圆的第一面键合，以所述第一晶圆作为半导体器件的衬底，以第一氧化物层作为埋氧层，以第二晶圆作为用于形成器件的顶层硅。
2.如权利要求1所述的形成方法，其特征在于，第一晶圆的第一面中形成若干沟槽的步骤之后，使第一晶圆与第二晶圆键合的步骤之前，所述形成方法还包括：
至少在第一晶圆第一面的沟槽表面形成与所述第一氧化物层材料相同的第二氧化物层。
3.如权利要求2所述的形成方法，其特征在于，至少在第一晶圆第一面的沟槽表面形成第二氧化物层的步骤中，
使所述第二氧化物层位于所述沟槽的侧壁以及底面；
或者，使所述第二氧化物层填充所述沟槽。
4.如权利要求2所述的形成方法，其特征在于，采用热氧化或者化学气相沉积的方式形成所述第二氧化物层。
5.如权利要求1所述的形成方法，其特征在于，在第二晶圆的第一面上形成
第一氧化物层的步骤包括：
采用化学气相沉积或者热氧化的方式形成所述第一氧化物层。
6.如权利要求1所述的形成方法，其特征在于，将第二晶圆与第一晶圆键合的步骤之后，所述形成方法还包括：
剥离所述第二晶圆的第二面上部分厚度的第二晶圆材料，剩余的第二晶圆用于形成所述顶层硅。
7.如权利要求6所述的形成方法，其特征在于，剥离第二晶圆第二面上部分厚度的第二晶圆材料的步骤包括：
在所述第二晶圆中形成一层氢离子掺杂层；
对所述第二晶圆进行退火，以使所述氢离子掺杂层转变为气泡层；
以所述气泡层作为分离层，剥离第二晶圆第二面上部分厚度的第二晶圆材料。
8.如权利要求6所述的形成方法，其特征在于，在剥离部分厚度的第二晶圆材料的步骤之后，所述形成方法还包括：对剩余的第二晶圆的表面进行平坦化处理。
9.一种半导体器件，其特征在于，包括：
衬底；
形成于所述衬底上的第二氧化物层；
形成于所述第二氧化物层上的第一氧化物层，所述第二氧化物层以及所述第一氧化物层共同构成埋氧层；所述衬底与埋氧层相对的第一面中具有若干沟槽；
所述半导体器件还包括形成于所述埋氧层上的用于形成器件的顶层硅。
10.如权利要求9所述的半导体器件，其特征在于，所述第二氧化物层还位于与所述沟槽的侧壁以及底面，或者，所述第二氧化物层还填充于所述沟槽内。
CN201410682247.6A 2014-11-24 2014-11-24 半导体器件及其形成方法 Active CN104409411B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410682247.6A CN104409411B (zh) 2014-11-24 2014-11-24 半导体器件及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410682247.6A CN104409411B (zh) 2014-11-24 2014-11-24 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN104409411A true CN104409411A (zh) 2015-03-11
CN104409411B CN104409411B (zh) 2017-12-08

Family

ID=52647027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410682247.6A Active CN104409411B (zh) 2014-11-24 2014-11-24 半导体器件及其形成方法

Country Status (1)

Country Link
CN (1) CN104409411B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104891430A (zh) * 2015-04-17 2015-09-09 上海华虹宏力半导体制造有限公司 硅片键合方法
CN104925749A (zh) * 2015-04-17 2015-09-23 上海华虹宏力半导体制造有限公司 硅片键合方法
CN106348245A (zh) * 2015-07-23 2017-01-25 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
CN107408532A (zh) * 2015-03-17 2017-11-28 太阳能爱迪生半导体有限公司 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
CN110289209A (zh) * 2019-07-05 2019-09-27 长春长光圆辰微电子技术有限公司 一种soi晶圆的加工方法
CN111290148A (zh) * 2020-02-19 2020-06-16 联合微电子中心有限责任公司 一种基于晶圆键合形成SiO2衬底的调制器制作方法及其调制器结构
CN112002672A (zh) * 2020-09-02 2020-11-27 中国科学院半导体研究所 一种新型绝缘体上硅晶圆及其制造方法
CN112908930A (zh) * 2021-01-22 2021-06-04 广东省大湾区集成电路与系统应用研究院 一种改善soi晶圆制造良率的方法
FR3142289A1 (fr) * 2022-11-23 2024-05-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’un empilement comprenant une couche isolante
FR3144398A1 (fr) * 2022-12-21 2024-06-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Substrat comprenant des tranchées et procédés de fabrication associés

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111239900B (zh) * 2020-03-18 2022-03-29 联合微电子中心有限责任公司 基于晶圆键合形成SiO2波导实现模斑转换的方法及模斑转换器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4784970A (en) * 1987-11-18 1988-11-15 Grumman Aerospace Corporation Process for making a double wafer moated signal processor
CN1816897B (zh) * 2003-07-10 2010-06-23 S.O.I.探测硅绝缘技术公司 用于应力系统的衬底组合件
CN102237369A (zh) * 2010-04-20 2011-11-09 北京大学 一种半导体锗基衬底材料及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4784970A (en) * 1987-11-18 1988-11-15 Grumman Aerospace Corporation Process for making a double wafer moated signal processor
CN1816897B (zh) * 2003-07-10 2010-06-23 S.O.I.探测硅绝缘技术公司 用于应力系统的衬底组合件
CN102237369A (zh) * 2010-04-20 2011-11-09 北京大学 一种半导体锗基衬底材料及其制备方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107408532A (zh) * 2015-03-17 2017-11-28 太阳能爱迪生半导体有限公司 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
CN104891430A (zh) * 2015-04-17 2015-09-09 上海华虹宏力半导体制造有限公司 硅片键合方法
CN104925749A (zh) * 2015-04-17 2015-09-23 上海华虹宏力半导体制造有限公司 硅片键合方法
CN106348245A (zh) * 2015-07-23 2017-01-25 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
CN106348245B (zh) * 2015-07-23 2018-02-06 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
CN110289209A (zh) * 2019-07-05 2019-09-27 长春长光圆辰微电子技术有限公司 一种soi晶圆的加工方法
CN111290148A (zh) * 2020-02-19 2020-06-16 联合微电子中心有限责任公司 一种基于晶圆键合形成SiO2衬底的调制器制作方法及其调制器结构
CN112002672A (zh) * 2020-09-02 2020-11-27 中国科学院半导体研究所 一种新型绝缘体上硅晶圆及其制造方法
CN112908930A (zh) * 2021-01-22 2021-06-04 广东省大湾区集成电路与系统应用研究院 一种改善soi晶圆制造良率的方法
CN112908930B (zh) * 2021-01-22 2023-03-14 广东省大湾区集成电路与系统应用研究院 一种改善soi晶圆制造良率的方法
FR3142289A1 (fr) * 2022-11-23 2024-05-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d’un empilement comprenant une couche isolante
WO2024110364A1 (fr) * 2022-11-23 2024-05-30 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d'un empilement comprenant une couche isolante
FR3144398A1 (fr) * 2022-12-21 2024-06-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Substrat comprenant des tranchées et procédés de fabrication associés

Also Published As

Publication number Publication date
CN104409411B (zh) 2017-12-08

Similar Documents

Publication Publication Date Title
CN104409411A (zh) 半导体器件及其形成方法
US10748989B2 (en) Insulating layer structure for semiconductor product, and preparation method of insulating layer structure
CN106611739B (zh) 衬底及其制造方法
WO2009116227A1 (ja) Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法
US9466573B2 (en) RF SOI switch with backside cavity and the method to form it
KR102652250B1 (ko) 집적 무선 주파수 디바이스를 위한 기판 및 이를 제조하기 위한 방법
CN103943547A (zh) 基于增强吸附来制备绝缘体上材料的方法
CN103296013A (zh) 射频器件的形成方法
KR101903239B1 (ko) Soi 기판 및 제조 방법
CN102800679A (zh) 闪存的存储单元的形成方法
US20140021631A1 (en) Semiconductor device and manufacturing method thereof
KR20160094416A (ko) 탄화규소용 층 전사 기술
CN104103573A (zh) 半导体结构及其形成方法
CN102437047B (zh) 一种sti结构cmp方法以及sti结构制作方法
JPH11330438A (ja) Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
CN105226067A (zh) 带有电荷陷阱和绝缘埋层的衬底及其制备方法
CN104701148B (zh) 分裂栅的制造方法
CN105140107A (zh) 带有电荷陷阱和绝缘埋层衬底的制备方法
CN105405809A (zh) 一种快闪存储器的制造方法
US11979132B2 (en) Method for manufacturing a substrate for a radiofrequency filter
CN102184940B (zh) 半导体结构及其形成方法
JP6070487B2 (ja) Ｓｏｉウェーハの製造方法、ｓｏｉウェーハ、及び半導体デバイス
US20150340267A1 (en) Deep Trench Isolation Structure and Method for Improved Product Yield
CN103035514B (zh) Rfldmos中形成厚氧化硅隔离层的制造方法
CN102201363A (zh) 用于闪存器件的浅沟槽隔离结构形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant